CN104851875A - 具有硅通孔的半导体结构及其制作方法和测试方法 - Google Patents

Abstract

本发明公开了一种具有硅通孔的半导体结构及其制作方法和测试方法。具有硅通孔的半导体结构包含：一基底，而此基底具有一正面和一背面；一元件是设置于基底的正面上；一第一测试垫是设置于基底的正面并且电连结元件；至少一硅通孔贯穿基底；及一第二测试垫设置于基底的背面并且第二测试垫和硅穿孔电连结。

Description

具有硅通孔的半导体结构及其制作方法和测试方法

技术领域

本发明是关于一具有硅通孔的半导体结构以及其制作和测试方法，尤其是关于正反面都有测试垫的具有硅通孔的半导体结构及其制作和测试方法。 

背景技术

在电子产品的微小化要求下，用以保护半导体芯片并提供外部电路连接的芯片封装构造需要符合轻薄短小的发展趋势。在芯片封装构造中，芯片与基板之间的电连接方式通常采用打线方式，芯片封装构造则通过焊球和焊线作为对外接合的媒介。然而，焊线具有一定的打线弧高而使得密封焊线的封胶体需具有较厚的厚度，而难以降低整体的封装厚度与封装尺寸。 

因此，业界已发展出另一种多芯片堆叠封装的技术，即硅通孔(Through Silicon Via,TSV)，硅通孔是芯片与芯片间互连的新技术，与以往传统的芯片封装堆叠技术不同之处是它可以提供三维的垂直导通路径，使导线连接长度缩短到等于芯片厚度，并可增加芯片的堆叠密度，以提升产品的信号与电力的传输速度，而垂直导线连接方式可减低寄生效应而降低功率消耗。 

然而在完成封装构造之前及/或之后，必须进行测试以确认硅通孔是否有缺陷以及是否正确安装，以保证封装构造可以正常运作。 

发明内容

为解决上述问题，本发明提出一种新颖的具有硅通孔的半导体结构及其制作方法和测试方法。 

本发明的一种具有硅通孔的半导体结构包含：一基底而此基底具有一正面和一背面；一多层介电层具有一内部电路，内部电路是设置于基底的正面；另外，至少一硅通孔贯穿基底；一第一焊垫设置于介电层之一表面上并且第一焊垫和内部电路电连结；一第一测试垫设置于介电层的表面上并且和第一焊垫电连结；一第二焊垫设置于基底的背面并且和硅通孔电连结；再者一第 二测试垫设置于基底的背面并且和第二焊垫电连结。 

本发明其次提出一种具有硅通孔的半导体结构的制作方法。首先提供一基底包含一正面和一背面，接着于基底的正面形成多层介电层，前述多层介电层包含一内部电路，然后不限顺序进行以下步骤：形成第一测试垫设置于介电层之一表面上，并且第一测试垫和内部电路电连结，另外，形成一第二测试垫设置于基底的背面并且第二测试垫和硅通孔电连结，再者形成至少一硅通孔贯穿基底，另外，测试第一测试垫和测试第二测试垫以判断硅通孔是否功能正常或是否通过可靠度测试。 

本发明又提出一种具有硅通孔的半导体结构的测试方法，包含首先提供一种具有硅通孔的半导体结构。具有硅通孔的半导体结构包含：一基底，前述基底包含一正面和一背面；一多层介电层是设置于基底的正面，而此多层介电层包含一内部电路；至少一硅通孔贯穿基底；一第一测试垫设置于介电层之一表面上并且第一测试垫和内部电路电连结；一第二测试垫设置于基底的背面并且第二测试垫和硅通孔电连结。此测试方法还包含：测试第一测试垫，之后再测试第二测试垫；或者先测试第二测试垫再测试第一测试垫；又，或者同时测试第一测试垫和第二测试垫。 

为了对本发明的上述及其他方面有更佳的了解，下文特举实施例，并配合所附附图，作详细说明如下。 

附图说明

图1至图2为根据本发明的第一优选实施例所绘示的具有硅通孔的半导体结构的制作工艺示意图。 

图3为根据本发明的第二优选实施例所绘示的具有硅通孔的半导体结构的制作工艺示意图。 

图4为根据本发明的第五优选实施例所绘示的具有硅通孔的半导体结构。 

图5为根据本发明的第六优选实施例所绘示的具有硅通孔的半导体结构。 

图6为根据本发明的第七优选实施例所绘示的测试硅通孔的方法。 

图7为根据本发明的第八优选实施例所绘示的测试硅通孔的方法。 

图8为根据本发明的第九优选实施例所绘示的测试硅通孔的方法。 

图9为根据本发明的第十优选实施例所绘示的测试硅通孔的方法。 

符号说明 

10   基底                   12   正面 

14   背面                   16   主动元件 

18   层间介电层             20   凹穴 

21   绝缘层                 22   材料层 

24   金属层间介电层         25   金属内连线 

26   内部电路               28   表面 

30   金属层                 32   焊垫 

34   测试垫                 36   保护层 

38   硅通孔                 40   金属层 

42   焊垫                   44   测试垫 

46   保护层                 50   探针 

52   探针                   100  具导有体硅结通构孔的半                                        导体结构 

200  具有硅通孔的半         300  具有硅通孔的半            导体结构                    导体结构 

400  具导有体硅结通构孔的半 1000 高压区            导体结构 

2000 低压区 

具体实施方式

本发明提供一种具有硅通孔的半导体结构以及一种测试硅通孔的方法。在本发明的半导体结构中的硅通孔可以利用先通孔（via first）制作工艺、中间通孔(via middle)制作工艺或后通孔（via last）制作工艺来制作，在先通孔制作工艺又可分为在金氧半电晶体(MOS)前与在金氧半电晶体后制作硅晶通孔的两种变化。以下将示例出本发明的具有硅通孔的半导体结构及其变化型，但本发明的应用范围非限于此。 

图1至图2为根据本发明的第一优选实施例所绘示的具有硅通孔的半导体结构的制作工艺示意图。本实施例中的硅通孔是在金氧半电晶体形成后及在金属内连线形成前的中间通孔制作工艺步骤形成。如图1所示，首先提供 一基底10，基底10可以是一硅基底、一三五族覆硅基底(例如GaN-on-silicon)、一石墨烯覆硅基底(graphene-on-silicon)等半导体基底，基底10具有相对的正面12与背面14，其中正面12用来制备各式半导体元件与金属内连线，而背面14为基底10的底面。然后于基底10的正面12上，形成一主动元件16，如金氧半电晶体，，再形成一层间介电层18覆盖主动元件16和正面12，之后形成凹穴20于基底10以及层间介电层18中。然后在凹穴20之中填满一材料层22，在本实施例中，材料层22为一导电层包含金属、掺杂多晶硅或是其它的导电材料，此外一绝缘层21可以设置于材料层22和凹穴20之间，绝缘层21可以为氧化硅、氮化硅、两者的组合或是其它材料。为了移除凹穴20之外的材料层22，在形成材料层22后进行一平坦化制作工艺例如蚀刻及/或化学机械研磨(CMP)，使得留下来的材料层22的上表面大致上与层间介电层18的上表面齐平(even or coplanar)。 

接着形成多层的金属层间介电层(inter-metal dielectric,IMD)24覆盖层间介电层18，并且在金属层间介电层24中形成金属内连线25和内部电路26，金属内连线25可以包含多个金属层和多个插塞，而内部电路26直接和主动元件16接触且电连结，内部电路26优选用于协助主动元件16进行特定运算，另外内部电路26也电连结材料层22。金属层和多个插塞中的任一者可以单镶嵌制作工艺或双镶嵌制作工艺或图案化制作工艺所形成。最后在最上层的金属层间介电层24的表面28上形成一横向连续的金属层30，其中金属层30可被分为两个部分，一部分作为焊垫32使用，另一部分作为测试垫34使用。焊垫32在后续作为倒装封装(flip chip)的接合点或是作为打线的接合点；测试垫34在后续则作为探针50的接触点。金属层30上可以选择性使用一保护层36将焊垫32和测试垫34分隔开来。 

如图2所示，由背面14薄化基底10直至露出材料层22，至此硅通孔38已经完成。然后在基底10的背面14形成一横向连续的金属层40电连结硅通孔38，同样地，金属层40可被分为两个部分，一部分作为焊垫42使用，另一部分作为测试垫44使用，焊垫42在后续作为与其他芯片连接的接合点或是作为打线的接合点；测试垫44在后续则作为探针52的接触点。此外金属层40上也可以选择性使用一保护层46将焊垫42和测试垫44分隔开来。至此具有硅通孔的半导体业结构100已完成。 

图3为根据本发明的第二优选实施例所绘示的具有硅通孔的半导体结构的制作工艺示意图，其中相同的元件将使用相同的元件标号。如图3所示，本实施例中具有硅通孔的半导体结构200的硅通孔38是利用在主动元件16前的先通孔制作工艺步骤而形成，因此在主动元件16形成之前，就在基底10中形成凹穴20的并填满材料层22或一牺牲层(未图示)，所以在本实施例中最后硅通孔38的表面会和基底10的正面12切齐，而第一实施例的硅通孔38的表面会高于主动元件16并和覆盖主动元件16的层间介电层18的表面切齐。若使用牺牲层，则在薄化背面14裸露出牺牲层之后，会从背面14移除牺牲层并以导电的材料层22填满凹穴20。除了上述的相异之处，第二优选实施例其它的制作工艺步骤和结构都和第一优选实施例大致相同，在此不再赘述。 

另外，根据本发明的第三优选实施例，硅通孔使用后通孔制作工艺制作，而形成凹穴20的时点可以和第一优选实施例或第二优选实施例相同，又或者可以在金属层间介电层24完成后再形成凹穴20于基底10、层间介电层18和金属层间介电层24中。本实施例和第一优选实施例：第三优选实施例中填入凹穴20的材料层为一牺牲层，例如为氧化硅或是多晶硅，之后在薄化基底10的背面14露出材料层22后，会将位在凹穴20中的材料层22移除，以一导电层取代。导电层可以为金属、掺杂多晶硅或是其它的导电材料。除了上述的相异之处，第三优选实施例其它的制作工艺步骤和结构都和第一或第二优选实施例大致相同，因此其完成的结构图请参阅图2或图3，在此不再赘述。 

根据本发明的第四优选实施例，如图2和图3所示，本发明的具有硅通孔的半导体结构100/200包含：一基底10其具有一正面12与一背面10，一主动元件16，例如一金氧半电晶体位于基底10的正面12，一层间介电层18位在基底10的正面12覆盖主动元件16，多层金属层间介电层24覆盖层间介电层18，至少一硅通孔38贯穿基底10，一焊垫32和一测试垫34位在最上层的金属层间介电层24之一表面28，也就是说焊垫32和测试垫34位在基底10的正面12的上方，焊垫32和测试垫34为一横向连续的金属层30，焊垫32和测试垫34电连结，另外，另一焊垫42和一测试垫44位在基底10的背面14，同样地背面14的焊垫42和测试垫44也为一横向连续的金属层40，焊垫42和测试垫44电连结，一保护层36可以选择性地设在连续的金 属层30上，将焊垫32和测试垫34分隔开来，焊垫32和测试垫34电连结主动元件16；同样地，一保护层46可以选择性地设在连续的金属层40上，将焊垫42和测试垫44分隔开来。背面14的焊垫42和测试垫44电连结硅通孔38。此外，金属层间介电层24中另设有金属内连线25和内部电路26，内部电路26直接和主动元件16接触且电连结，内部电路26优选协助主动元件16进行特定运算，另外，内部电路26也电连结金属内连线25、硅通孔38和背面14的焊垫42和测试垫44，此外，内部电路26中可以选择性地设有一电压保护电路(图未示)，避免主动元件16受到过高的电压。值得注意的是：本发明的具有硅通孔的半导体结构100/200其基底10的正面12和背面14皆设有测试垫34/44，正面12的测试垫34主要用来测试半导体结构上的元件，例如主动元件16，是否可正常运作，背面14的测试垫44主要用来测试硅通孔38是否可正常运作及/或是否通过可靠度测试。另外，由于前述的具有硅通孔的半导体结构100/200中包含有主动元件，所以此半导体结构为一芯片。再者，依据不同的硅通孔制作工艺，例如先通孔或后通孔，硅通孔38位置会约略不同。 

图4为根据本发明的第五优选实施例所绘示的具有硅通孔的半导体结构，其中相同的元件将使用相同的元件标号，如图4所示，在本实施例的具有硅通孔的半导体结构300中，主动元件16没有和焊垫42以及测试垫44电连结，更详细来说，由于内部电路26没有和与焊垫42电连结的硅通孔38电连结，所以主动元件16无法与焊垫42以及测试垫44电连结，同样的，依据不同的硅通孔制作工艺，例如先通孔或后通孔，硅通孔38位置会约略不同。另外，在本实施例中，具有硅通孔的半导体结构300分为一高压区1000和一低压区2000，与焊垫42和测试垫44电连结的硅通孔38位于高压区1000，而主动元件16以及焊垫32和测试垫34则是位于低压区2000，在高压区1000的硅通孔38单纯作为一测试元件，用来测试其它用相同制作工艺步骤制作出的硅通孔，功能是否正常及/或是否通过可靠度测试，一般来说高压区1000的硅通孔38在后续不会作为上下芯片电连结的元件，本实施例其它结构都和第四优选实施例大致相同，在此不再赘述。 

图5为根据本发明的第六优选实施例所绘示的具有硅通孔的半导体结构，其中相同的元件将使用相同的元件标号，和第四优选实施例不同之处在于：本实施例中的具有硅通孔的半导体结构400为一中介层(interposor)， 其不包含主动元件，而可以选择性地于金属层间介电层24中设置被动元件161，例如：电容、电感或电阻，由于本实施例中不含有主动元件，所以也没有协助主动元件的内部电路。其它结构都和第四优选实施例大致相同，在此不再赘述。 

在本发明具有硅通孔的半导体结构的制作过程中，可以搭配探针测试元件以确认硅通孔是否能正常运作，本发明所教导的测试方法可视情况，应用于本发明前述所有的具有硅通孔的半导体结构。 

图6为根据本发明的第七优选实施例所绘示的测试硅通孔的方法。本方法同时适用于搭配第一、二、三优选实施例中的先通孔制作工艺、中间通孔制作工艺或后通孔的硅通孔制作工艺进行测试，但在本实施例中以搭配测试第一优选实施例中所举的具有硅通孔的半导体结构100为例，请同时参阅图1和图6。首先如步骤602，在形成正面12的测试垫34之后，还未薄化基底10的背面14之前，如步骤604，利用探针50测试正面12的测试垫34，由于正面12的测试垫34和主动元件16电连结，因此通过反馈的信号，就可以判断主动元件16是否正常运作。之后请同时参阅图2和图6，如步骤606，形成背面14的测试垫44，如步骤608，利用探针52测试背面14的测试垫44，由于背面14的测试垫44和硅通孔38电连结，因此通过反馈的信号，就可以判断硅通孔是否正常运作及/或其是否通过可靠度测试。第七优选实施例的测试方法也可以应用在测试如图45中所示的被动元件，其测试步骤相同，只是在步骤604中，测试正面12的测试垫34时，判断的是被动元件的功能是否正常。 

图7为根据本发明的第八优选实施例所绘示的测试硅通孔的方法。第八优选实施例和第七优选实施例测试的原理相同，本方法同时适用于测试利用先通孔制作工艺、中间通孔制作工艺或后通孔的硅通孔制作工艺制作的具有硅通孔的半导体结构，也同时适用于测试包含有被动元件或主动元件的半导体结构。另外，本实施例的方法特别适用于测试主动元件或被动元件没有和背面的焊垫和测试垫电连结的情况，也就是图4中，如第五优选实施例所教示的具有硅通孔的半导体结构300，但不限于此。在本实施例中以图4中的具有硅通孔的半导体结构300为例，请同时参阅图4和图7。首先如步骤702和步骤704，在形成正面12的测试垫34之后，形成背面14的测试垫44，之后如步骤706，利用探针50测试正面12的测试垫34，通过反馈的信号， 判断主动元件16或是被动元件(图未示)是否正常运作，然后如步骤708利用探针52测试背面14的测试垫44，来判断硅通孔38是否正常运作及/或其是否通过可靠度测试。 

图8为根据本发明的第九优选实施例所绘示的测试硅通孔的方法。第九优选实施例和第八优选实施例不同之处在于：如步骤802、804、806和808所示，形成测试垫34/44之后，第九优选实施例先测试背面14的测试垫44，再测试正面12的测试垫34。 

图9为根据本发明的第十优选实施例所绘示的测试硅通孔的方法。本实施例只适用于测试具有硅通孔的半导体结构其主动元件或被动元件与背面的焊垫和测试垫电连结的情况，但不论是先通孔制作工艺、中间通孔或后通孔的硅通孔制作工艺，都可以用本实施例的方法。在本实施例中以图5中的具有硅通孔的半导体结构400为例，请同时参阅图5和图9，首先如步骤902和步骤904，在形成正面12的测试垫34之后，形成背面14的测试垫44，之后如步骤906，同时利用探针50和探针52分别测试位在正面12的测试垫34和背面14的测试垫44，通过反馈的信号，判断被动元件161以及硅通孔38是否正常运作，同样的方式也可以用来判断如图2中的主动元件16以及硅通孔38是否正常运作。 

本发明的具有硅通孔的半导体结构其在正面和背面皆设置有测试垫，正面的测试垫主要用来测试主动元件或是被动元件是否能正常运件，背面的测试垫主要用来测试硅通孔是否正常运作。 

以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。 

Claims (20)

1.一种具有硅通孔的半导体结构，包含：

基底，其包含一正面和一背面；

多个介电层，其包含设置于该基底的该正面的一内部电路；

至少一硅通孔，其贯穿该基底；

第一焊垫，设置于该多个介电层的一表面上并且和该内部电路电连结；

第一测试垫，设置于该多个介电层之该表面上并且和该第一焊垫电连结；

第二焊垫，设置于该基底的该背面并且和该硅通孔电连结；以及

第二测试垫，设置于该基底的该背面并且和该第二焊垫电连结。

2.如权利要求1所述的具有硅通孔的半导体结构，还包含一主动元件和一被动元件的其中之一。

3.如权利要求2所述的具有硅通孔的半导体结构，其中该内部电路电连结该主动元件和该被动元件的其中之一。

4.如权利要求1所述的具有硅通孔的半导体结构，其中该内部电路不和该硅通孔电连结。

5.如权利要求1所述的具有硅通孔的半导体结构，其中该内部电路和该硅通孔电连结。

6.如权利要求1所述的具有硅通孔的半导体结构，其中该内部电路还包含一保护电路。

7.如权利要求1所述的具有硅通孔的半导体结构，其中该第一测试垫和该第一焊垫共同由一连续的金属层构成。

8.一种具有硅通孔的半导体结构的制作方法，包含：

提供一基底，其包含一正面和一背面；

形成一元件于该基底的该正面；

在该基底的该正面上形成多个介电层；

在该多个介电层的一表面上形成第一测试垫，该第一测试垫与该元件电连结；

测试该第一测试垫；

形成贯穿该基底的至少一硅通孔；

在该基底的该背面上形成一第二测试垫，该第二测试垫与该硅通孔电连结；以及

测试该第二测试垫以判断该硅通孔是否功能正常及/或是否通过可靠度测试。

9.如权利要求8所述的制作具有硅通孔的半导体结构的方法，其中该第一测试垫比该第二测试垫先进行测试。

10.如权利要求8所述的制作具有硅通孔的半导体结构的方法，其中形成该硅通孔的步骤包含：

在该基底中形成一导电层；以及

薄化该基底的该背面以曝露出该导电层以形成该硅通孔。

11.如权利要求10所述的制作具有硅通孔的半导体结构的方法，其中在薄化该基底的该背面之前，测试该第一测试垫。

12.如权利要求8所述的制作具有硅通孔的半导体结构的方法，其中形成该硅通孔的步骤包含：

在该基底中形成一材料层；

薄化该基底的该背面以曝露出该材料层；以及

移除该材料层并且以一导电层替代该材料层，以形成该硅通孔。

13.如权利要求12所述的制作具有硅通孔的半导体结构的方法，其中在薄化该基底的该背面之前，测试该第一测试垫。

14.如权利要求8所述的制作具有硅通孔的半导体结构的方法，其中该第二测试垫比该第一测试垫先进行测试。

15.如权利要求8所述的制作具有硅通孔的半导体结构的方法，另外包含于该多个介电层中形成一内部电路，并且该内部电路电连结该元件和该硅通孔。

16.如权利要求15所述的制作具有硅通孔的半导体结构的方法，其中同时测试该第一测试垫和该第二测试垫。

17.一种具有硅通孔的半导体结构的测试方法，包含：

提供一具有硅通孔的半导体结构，包含：

基底，其包含一正面和一背面；

多个介电层，其包含设置于该基底的该正面的一元件；

至少一硅通孔，其贯穿该基底；

第一测试垫，其设置于该多个介电层的一表面上并且和该元件电连结；以及

第二测试垫，其设置于该基底的该背面并且和该硅通孔电连结；

测试该第一测试垫；以及

测试该第二测试垫。

18.如权利要求17所述的具有硅通孔的半导体结构的测试方法，其中该第一测试垫比该第二测试垫先进行测试。

19.如权利要求17所述的具有硅通孔的半导体结构的测试方法，其中该第二测试垫比该第一测试垫先进行测试。

20.如权利要求17所述的具有硅通孔的半导体结构的测试方法，其中同时测试该第一测试垫和该第二测试垫。