CN103165577A

CN103165577A - 半导体检测结构及检测方法

Info

Publication number: CN103165577A
Application number: CN2011104067740A
Authority: CN
Inventors: 甘正浩
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp; Semiconductor Manufacturing International Corp
Priority date: 2011-12-08
Filing date: 2011-12-08
Publication date: 2013-06-19
Anticipated expiration: 2031-12-08
Also published as: CN103165577B

Abstract

一种半导体检测结构及对应的检测方法，所述半导体检测结构包括：半导体衬底，所述半导体衬底具有第一表面和与第一表面相对的第二表面；所述半导体衬底内至少形成三个贯穿其厚度的硅通孔；位于所述半导体衬底第一表面的分立的金属互连层，所述金属互连层具有加载节点和测试节点，各金属互连层与相应的硅通孔相连接；位于所述半导体衬底第二表面的再分配层，所述再分配层依次与每个硅通孔的底部电学连接。将偏置电流施加在待检测硅通孔和位于其一侧的第一测试硅通孔对应的加载节点间，通过在待检测硅通孔和位于其另一侧的第二测试硅通孔之间相应的测试节点测量对应的电压，就能获得待检测硅通孔的电阻，从而判断所述待检测硅通孔内是否有缺陷。

Description

半导体检测结构及检测方法

技术领域

本发明涉及半导体测试技术，特别涉及一种半导体检测结构及检测方法。

背景技术

随着半导体技术不断发展，目前半导体器件的特征尺寸已经变得非常小，希望在二维的封装结构中增加半导体器件的数量变得越来越困难，因此三维封装成为一种能有效提高芯片集成度的方法。目前的三维封装包括基于金线键合的芯片堆叠(Die Stacking)、封装堆叠(Package Stacking)和基于硅通孔(Through Silicon Via，TSV)的三维堆叠。其中，利用硅通孔的三维堆叠技术具有以下三个优点：(1)高密度集成；(2)大幅地缩短电互连的长度，从而可以很好地解决出现在二维系统级芯片(SOC)技术中的信号延迟等问题；(3)利用硅通孔技术，可以把具有不同功能的芯片(如射频、内存、逻辑、MEMS等)集成在一起来实现封装芯片的多功能。因此，所述利用硅通孔互连结构的三维堆叠技术日益成为一种较为流行的芯片封装技术。

由于硅通孔的深度一般会达到几百纳米至几千纳米，所述硅通孔侧壁和表面还形成有绝缘层，在所述绝缘层表面的硅通孔内填充满导电材料。形成的硅通孔可能出现各种缺陷，例如，由于硅通孔中导电材料的不完全填充导致空隙的产生，由于芯片的翘曲或互连层内导电材料的电学迁移导致导电接触失效，以及硅通孔本身的破裂等。现有的对硅通孔进行检测的技术请参考公开号为US2011/0102006A1的美国专利文献，请参考图1，该专利中测试半导体装置的电路包括：测试电压施加单元10，用于接收相应测试模式信号，将测试电压施加到硅通孔30的第一端；检测单元20，连接到所述硅通孔30的第二端，检测从所述硅通孔30第二端输出的电流。根据所述电流与参考值进行比较，判断所述硅通孔是否正常。由于所述回路中的电阻不仅包括硅通孔的电阻，还包括互连层的电阻，因此，当所述硅通孔内有缺陷时，硅通孔的电阻改变，检测单元测得的电流发生变化，当互连层内有缺陷，互连层的电阻改变，检测单元测得的电流也会发生变化。利用上述测试半导体装置的电路不能有效的区分是硅通孔内有缺陷，还是互连层内有缺陷。

发明内容

本发明解决的问题是提供一种半导体检测结构及检测方法，可以独立地检测硅通孔内是否有缺陷，不会受互连层的影响。

为解决上述问题，本发明实施例提供了一种半导体检测结构，包括：半导体衬底，所述半导体衬底具有第一表面和与第一表面相对的第二表面；所述半导体衬底内至少形成三个贯穿其厚度的硅通孔；位于所述半导体衬底第一表面的分立的金属互连层，所述金属互连层具有加载节点和测试节点，各金属互连层与相应的硅通孔相连接；位于所述半导体衬底第二表面的再分配层，所述再分配层依次与每个硅通孔的底部电学连接。

可选的，所述金属互连层包括连接区和节点区，所述连接区与硅通孔相连接，节点区位于连接区两侧，一侧节点区具有加载节点，另一侧节点区具有测试节点。

可选的，所述再分配层的材料为铜或铝。

可选的，所述金属互连层的材料为铜或铝。

可选的，所述分立的金属互连层之间通过绝缘层电学隔离。

本发明实施例提供了一种利用所述半导体检测结构的检测方法，包括：

向待检测硅通孔、位于其一侧的第一测试硅通孔上对应的金属互连层加载节点施加偏置电流，使得所述待检测硅通孔、第一测试硅通孔、连接第一测试硅通孔和待检测硅通孔的再分配层产生电流通路；

测量待检测硅通孔及位于其另一侧的第二测试硅通孔对应的金属互连层测试节点上的电压，获得待检测硅通孔的电阻值，从而判断出待检测硅通孔是否存在缺陷。

可选的，所述待检测硅通孔及位于其另一侧的第二测试硅通孔对应的金属互连层测试节点上测得的电压为待检测硅通孔两端的电压，所述偏置电流的电流值为通过待检测硅通孔两端的电流值，利用所述测得的电压和偏置电流的电流值，获取待检测硅通孔的电阻值。

可选的，将所述测得的待检测硅通孔电阻值与第一参考值进行比较，判断对应的待检测硅通孔是否存在缺陷。

可选的，还包括，测量第三测试硅通孔和第四测试硅通孔上对应金属互连层测试节点上的电压，所述第三测试硅通孔和第四测试硅通孔位于所述待检测硅通孔和第一测试硅通孔的两侧，获得连接待测硅通孔和第一测试硅通孔的再分配层的电阻，从而判断出连接待测硅通孔和第一测试硅通孔的再分配层是否存在缺陷。

可选的，所述第三测试硅通孔和第四测试硅通孔上对应金属互连层测试节点上测得的电压为连接待测硅通孔和第一测试硅通孔的再分配层两端的电压，所述偏置电流的电流值为连接待测硅通孔和第一测试硅通孔的再分配层两端的电流值，利用所述测得的电压和偏置电流的电流值，获取连接待测硅通孔和第一测试硅通孔的再分配层两端的电阻值。

可选的，将所述测得的待测硅通孔和第一测试硅通孔的再分配层的电阻值与第二参考值进行比较，判断对应的待测硅通孔和第一测试硅通孔的再分配层是否存在缺陷。

与现有技术相比，本发明实施例具有以下优点：

所述半导体检测结构形成有至少三个硅通孔，所述三个硅通孔通过再分配层进行相互间连接，且每一个硅通孔与对应的金属互连层相连接，所述金属互连层具有加载节点和测试节点，向待检测硅通孔、及位于其一侧的第一测试硅通孔上对应的金属互连层加载节点施加偏置电流，测量待检测硅通孔及与位于其另一侧的第二测试硅通孔上对应金属互连层测试节点上的电压，获得待检测硅通孔的电阻值，从而判断出待检测硅通孔是否存在缺陷。

进一步的，测量位于待检测硅通孔和第一测试硅通孔之间或两侧的硅通孔对应的金属互连层测试节点上的电压，并根据所述电压和偏置电流的电流值获得对应的再分配层的电阻，从而判断对应的再分配层内是否存在缺陷。

附图说明

图1是现有技术的测试半导体装置的电路的结构示意图；

图2是本发明实施例的利用半导体检测结构进行检测的检测方法的流程示意图；

图3、图4是本发明第一实施例的半导体检测结构的结构示意图；

图5、图6是本发明第一实施例的测试过程中半导体检测结构的结构示意图；

图7、图8是本发明第二实施例的半导体检测结构的结构示意图；

图9是本发明第二实施例的测试过程中半导体检测结构的结构示意图。

具体实施方式

由于现有技术对硅通孔进行检测的装置不能有效地区分是硅通孔内有缺陷，还是互连层内有缺陷，所述缺陷包括：由于硅通孔中导电材料的不完全填充导致空隙的产生，由于芯片的翘曲或互连层内导电材料的电学迁移导致导电接触失效，以及硅通孔本身的破裂等。因此，发明人经过研究，提出了一种半导体检测结构，包括：半导体衬底，所述半导体衬底具有第一表面和与第一表面相对的第二表面；所述半导体衬底内至少形成三个贯穿其厚度的硅通孔；位于所述半导体衬底第一表面的分立的金属互连层，所述金属互连层具有加载节点和测试节点，各金属互连层与相应的硅通孔相连接；位于所述半导体衬底第二表面的再分配层，所述再分配层依次与每个硅通孔的底部电学连接。

本发明实施例还提出了一种对应的检测方法，请参考图2，为本发明实施例的利用所述半导体检测结构进行检测的检测方法的流程示意图，包括：步骤S101，向待检测硅通孔、位于其一侧的第一硅通孔上对应的金属互连层加载节点施加偏置电流，使得所述待检测硅通孔、第一硅通孔、连接第一硅通孔和待检测硅通孔的再分配层产生电流通路；步骤S102，测量待检测硅通孔及位于其另一侧的第二硅通孔对应的金属互连层测试节点上的电压，获得待检测硅通孔的电阻值，从而判断出待检测硅通孔是否存在缺陷。

本发明实施例将偏置电流施加在待检测硅通孔和位于其一侧的第一硅通孔对应的金属互连层加载节点间，通过测量待检测硅通孔及位于其另一侧的第二硅通孔对应的金属互连层测试节点上的电压，就能精确的获得待检测硅通孔的电阻，从而判断待检测硅通孔内是否有缺陷，既可以实时地检测硅通孔的质量，也可以用于在可靠性测试中检测硅通孔的质量。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

第一实施例

本发明第一实施例首先提供了一种半导体检测结构，请一并参考图3和图4，图3为本发明第一实施例的俯视视角的结构示意图，图4为图2中XX′对应的半导体检测结构的剖面结构示意图，具体包括：半导体衬底100，所述半导体衬底100具有第一表面101和与第一表面101相对的第二表面102，位于所述半导体衬底100内且贯穿半导体衬底100厚度的3个硅通孔110，位于所述半导体衬底100第一表面101的分立的金属互连层120，所述金属互连层120具有加载节点130和测试节点140，各金属互连层120与相应的硅通孔110相连接；位于所述半导体衬底第二表面102的再分配层150，所述再分配层150依次与每个硅通孔110的底部电学连接。

所述半导体衬底100为硅衬底、锗衬底、硅锗衬底、碳化硅衬底、氮化镓衬底其中的一种。其他实施例中，所述半导体衬底100包括衬底和位于衬底表面的层间介质层，使得所述硅通孔贯穿整个衬底和层间介质层的总厚度。在所述半导体衬底的第一表面101上还形成有半导体器件(未图示)，如MOS晶体管、电阻、电容等。

所述硅通孔110包括位于通孔(未图示)侧壁和底部表面的绝缘层(未图示)、位于绝缘层表面的扩散阻挡层(未图示)和位于所述扩散阻挡层表面且填充满通孔的导电材料(未图示)。在本实施例中，所述硅通孔110的个数为三个，依次为第一硅通孔111，第二硅通孔112，第三硅通孔113。在其他实施例中，所述硅通孔的数量多于三个。

所述金属互连层120的材料为铜或铝。所述金属互连层120包括连接区(未标示)和节点区(未标示)，所述连接区为位于硅通孔110表面的金属互连层，所述连接区与硅通孔110相连接；所述节点区为与连接区相连接的金属互连线，所述连接区通过节点区的金属互连线与其它器件电学连接。在本实施例中，所述节点区位于连接区两侧，一侧的节点区具有加载节点130，另一侧的节点区具有测试节点140。所述加载节点130和测试节点140与连接区分别连接，使得加载偏置电流和测试电压时独立地与金属互连层120的连接区相连，最终测得的电阻不包括所述金属互连层120的电阻。由于本实施例的半导体检测结构具有3个硅通孔，分别为第一硅通孔111，第二硅通孔112，第三硅通孔113，相对应的，所述加载节点130和测试节点140包括：与第一硅通孔111相连接的第一加载节点131和第一测试节点141，与第二硅通孔112相连接的第二加载节点132和第二测试节点142，与第三硅通孔113相连接的第三加载节点133和第三测试节点143，由于各金属互连层是分立的，与不同硅通孔相连的加载节点和测试节点也电学隔离。在其他实施例中，由于在测试过程中，待检测硅通孔对应的加载节点用于施加偏置电流，所述测试硅通孔对应的测试节点用于测试对应的电压，因此，为了减小加载节点、测试节点的数量，降低工艺成本，也可以只形成待检测硅通孔对应的加载节点，只形成测试硅通孔对应的测试节点。

在所述半导体衬底100和金属互连层120表面，还可以形成若干层层间介质层(未图示)和金属导电层(未图示)，所述金属导电层用于电学连接硅通孔和半导体衬底上的器件，所述层间介质层还可以将分立的金属互连层之间进行电学隔离。

所述再分配层150的材料为铜或铝。所述再分配层150依次与每个硅通孔的底部电学连接，使得所述测试结构不仅可独立地检测硅通孔的电阻，还可以独立地检测再分配层的电阻，从而判断出对应的待检测硅通孔或再分配层是否存在缺陷。在其他区域，所述再分配层150还可以连接有焊盘，使得半导体衬底上的器件可以通过硅通孔、再分配层、焊盘与其他芯片电学连接。

本发明第一实施例还提供了一种利用所述半导体检测结构对硅通孔进行检测的检测方法。在本实施例中，请一并参考图3和图5，所述第二硅通孔112为待检测硅通孔，位于所述待检测硅通孔的一侧的第一硅通孔111为第一测试硅通孔，位于所述待检测硅通孔的另一侧的第三硅通孔113为第二测试硅通孔。

在所述第一硅通孔111和第二硅通孔112对应的第一加载节点131和第二加载节点132之间施加偏置电流，使得所述第一硅通孔111、第二硅通孔112和连接两者之间的再分配层150产生电流通路，并记录所述电流值。

然后，通过在所述第二硅通孔112和第三硅通孔113对应的金属互连层的第二测试节点142、第三测试节点143进行测试，测得所述第二测试节点142、第三测试节点143两端的电压，由于所述第二测试节点142、第三测试节点143两端之间的回路包括第二硅通孔112、第三硅通孔113、连接第二硅通孔112和第三硅通孔113之间的再分配层150，而其中所述只有第二硅通孔112内有电流，因此，所述第二测试节点142、第三测试节点143两端的测得的电压仅为所述第二硅通孔112顶部和底部两端之间的电压，通过第二硅通孔112两端的电流值为所述偏置电流的电流值，根据所述测得的电压和电流值，计算出所述第二硅通孔112顶部和底部之间的电阻值，并将所述电阻值与第一参考值进行比较判断所述第二硅通孔112内是否有缺陷。所述第一参考值为没有缺陷的硅通孔的电阻值。

在其他实施例中，请一并参考图3和图6，所述第二硅通孔112为待检测硅通孔，位于所述待检测硅通孔的一侧的第三硅通孔113为第一测试硅通孔，位于所述待检测硅通孔的另一侧的第一硅通孔111为第二测试硅通孔。

将偏置电流施加在所述第三硅通孔113和第二硅通孔112对应的金属互连层第三加载节点133和第二加载节点132之间，使得所述第三硅通孔113、第二硅通孔112和两者之间的再分配层150产生电流通路，并记录所述电流值。然后，通过在所述第二硅通孔112和第一硅通孔111对应的第二测试节点142、第一测试节点141进行测试，测得所述第二测试节点142、第一测试节点141两端的电压，从而也可以测得所述第二硅通孔112顶部和底部之间的电压，根据所述测得的电压和电流值，计算出所述第二硅通孔112顶部和底部两端之间的电阻值，并将所述电阻值与第一参考值进行比较，可以独立的判断所述第二硅通孔112内是否有缺陷。

第二实施例

本发明第二实施例提供了一种半导体检测结构，请一并参考图7和图8，图7为本发明第二实施例的俯视视角的结构示意图，图8为图7中YY′对应的半导体检测结构的剖面结构示意图，具体包括：半导体衬底200，所述半导体衬底200具有第一表面201和与第一表面201相对的第二表面202，贯穿半导体衬底200厚度的4个硅通孔210，位于所述半导体衬底第一表面201的分立的金属互连层220，所述金属互连层220具有加载节点230和测试节点240，各金属互连层220与相应的硅通孔210相连接；位于所述半导体衬底200第二表面202的再分配层250，所述再分配层250依次与每个硅通孔210的底部电学连接。

本发明第二实施例的具体结构与第一实施例的具体结构相似，两者的区别点仅在于：所述第二实施例的半导体检测结构具有4个贯穿半导体衬底厚度的硅通孔，所述第一实施例的半导体检测结构具有3个贯穿半导体衬底厚度的硅通孔。在其他实施例中，所述硅通孔的数量多于4个。

在本实施例中，所述4个硅通孔210依次与再分配层250电学连接，四个硅通孔210依次为第一硅通孔211、第二硅通孔212、第三硅通孔213、第四硅通孔214，相对应的，与硅通孔210相连接的加载节点230和测试节点240包括：与第一硅通孔211相连接的第一加载节点231和第一测试节点241，与第二硅通孔212相连接的第二加载节点232和第二测试节点242，与第三硅通孔213相连接的第三加载节点233和第三测试节点243，与第四硅通孔214相连接的第三加载节点234和第三测试节点244，与不同硅通孔相连的加载节点和测试节点电学隔离。在其他实施例中，由于在测试过程中，待检测硅通孔对应的加载节点用于施加偏置电流，所述测试硅通孔对应的测试节点用于测试对应的电压，因此，为了减小加载节点、测试节点的数量，降低工艺成本，也可以只形成待检测硅通孔对应的加载节点，只形成测试硅通孔对应的测试节点。

本发明第二实施例还提供了一种利用所述半导体检测结构对硅通孔进行检测的检测方法。

请参考图7和图9，在所述第二硅通孔212和第三硅通孔213对应的金属互连层第二加载节点232和第三加载节点233之间施加偏置电流，使得所述第二硅通孔212、第三硅通孔213和连接两者之间的再分配层250产生电流通路，并记录所述电流值。

在本实施例中，所述第二硅通孔212为待检测硅通孔，位于所述待检测硅通孔的一侧的第三硅通孔213为第一测试硅通孔，位于所述待检测硅通孔的另一侧的第一硅通孔211为第二测试硅通孔。

通过在所述第一硅通孔211和第二硅通孔212对应的第一测试节点241、第二测试节点242进行测试，测得所述第一测试节点241、第二测试节点242两端的电压，由于所述第一测试节点241、第二测试节点242两端之间的回路包括第一硅通孔211、第二硅通孔212、第一硅通孔211和第二硅通孔212之间的再分配层250，而其中所述只有第二硅通孔212内有电流，因此，所述第一测试节点241、第二测试节点242两端的测得的电压仅为所述第二硅通孔212顶部和底部之间的电压，通过第二硅通孔212两端的电流值为所述偏置电流的电流值，根据所述测得的电压和电流值，计算出所述第二硅通孔212顶部和底部之间的电阻值，并将所述电阻值与第一参考值进行比较，可以独立地判断所述第二硅通孔212内是否有缺陷。

在另一实施例中，请参考图7和图9，所述第三硅通孔213为待检测硅通孔，位于所述待检测硅通孔的一侧的第二硅通孔212为第一测试硅通孔，位于所述待检测硅通孔的另一侧的第四硅通孔214为第二测试硅通孔。

通过在所述第三硅通孔213和第四硅通孔214对应的第三测试节点243、第四测试节点244进行测试，测得所述第三测试节点243、第四测试节点244两端的电压，由于所述第三测试节点243、第四测试节点244两端之间的回路包括第三硅通孔213、第四硅通孔214、第三硅通孔213和第四硅通孔214之间的再分配层250，而其中所述只有第三硅通孔213内有电流，因此，所述第三测试节点243、第四测试节点244两端的测得的电压仅为所述第三硅通孔213顶部和底部两端之间的电压，通过第三硅通孔213两端的电流值为所述偏置电流的电流值，根据所述测得的电压和电流值，计算出所述第三硅通孔213顶部和底部之间的电阻值，并将所述电阻值与第一参考值进行比较，可以独立的判断所述第三硅通孔213内是否有缺陷。

现有技术中测试硅通孔的检测装置不能有效的区分是硅通孔内有缺陷，还是互连层内有缺陷，而利用上述本发明实施例的检测方法，可以很方便地检测硅通孔内是否有缺陷。但是在实际的测试过程中，当发现互连结构内有缺陷时，我们不仅需要了解硅通孔内是否有缺陷，还需要了解再分配层内是否有缺陷。利用上述提供的检测方法仍不能有效的检测再分配层内是否有缺陷，因此，本发明实施例还提供了利用所述半导体检测结构对再分配层进行检测的检测方法。

在本实施例中，所述第二硅通孔312为待检测硅通孔，位于所述待检测硅通孔的一侧的第三硅通孔213为第一测试硅通孔，位于所述待检测硅通孔和第一测试硅通孔两侧的第一硅通孔211和第四硅通孔214为第三测试硅通孔和第四测试硅通孔。

通过在所述第一硅通孔211和第四硅通孔214对应的第一测试节点241、第四测试节点244进行测试，测得所述第一测试节点241、第四测试节点244两端的电压，由于所述第一测试节点241、第四测试节点244两端之间的回路包括第一硅通孔211、第四硅通孔214、第一硅通孔211和第四硅通孔214之间的再分配层250，而其中只有连接所述第二硅通孔212和第三硅通孔213之间的再分配层250内有电流，因此，所述第一测试节点241、第四测试节点244两端的测得的电压仅为连接所述第二硅通孔212和第三硅通孔213之间的再分配层250的电压，根据所述测得的电压和电流值，计算出所述第二硅通孔212和第三硅通孔213之间的再分配层250的电阻值，并将所述电阻值与第二参考值进行比较，可以独立的判断所述第二硅通孔212和第三硅通孔213之间的再分配层250内是否有缺陷。所述第二参考值为没有缺陷的连接所述待检测硅通孔和第一测试硅通孔的再分配层的电阻值。

综上，所述半导体检测结构形成有至少三个硅通孔，所述三个硅通孔通过再分配层进行相互间连接，且每一个硅通孔与对应的金属互连层相连接，所述金属互连层具有加载节点和测试节点，向待检测硅通孔、及位于其一侧的第一测试硅通孔上对应的金属互连层加载节点施加偏置电流，测量待检测硅通孔及与位于其另一侧的第二测试硅通孔上对应金属互连层测试节点上的电压，获得待检测硅通孔的电阻值，从而判断出待检测硅通孔是否存在缺陷。

本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims

1.一种半导体检测结构，包括：半导体衬底，所述半导体衬底具有第一表面和与第一表面相对的第二表面；

其特征在于，还包括：所述半导体衬底内至少形成三个贯穿其厚度的硅通孔；位于所述半导体衬底第一表面的分立的金属互连层，所述金属互连层具有加载节点和测试节点，各金属互连层与相应的硅通孔相连接；位于所述半导体衬底第二表面的再分配层，所述再分配层依次与每个硅通孔的底部电学连接。

2.如权利要求1所述的半导体检测结构，其特征在于，所述金属互连层包括连接区和节点区，所述连接区与硅通孔相连接，节点区位于连接区两侧，一侧节点区具有加载节点，另一侧节点区具有测试节点。

3.如权利要求1所述的半导体检测结构，其特征在于，所述再分配层的材料为铜或铝。

4.如权利要求1所述的半导体检测结构，其特征在于，所述金属互连层的材料为铜或铝。

5.如权利要求1所述的半导体检测结构，其特征在于，所述分立的金属互连层之间通过层间介质层电学隔离。

6.一种利用如权利要求1所述的半导体检测结构的检测方法，其特征在于，

包括：

7.如权利要求6所述的检测方法，其特征在于，所述待检测硅通孔及位于其另一侧的第二测试硅通孔对应的金属互连层测试节点上测得的电压为待检测硅通孔两端的电压，所述偏置电流的电流值为通过待检测硅通孔两端的电流值，利用所述测得的电压和偏置电流的电流值，获取待检测硅通孔的电阻值。

8.如权利要求6所述的检测方法，其特征在于，将所述测得的待检测硅通孔电阻值与第一参考值进行比较，判断对应的待检测硅通孔是否存在缺陷。

9.如权利要求6所述的检测方法，其特征在于，还包括，测量第三测试硅通孔和第四测试硅通孔上对应金属互连层测试节点上的电压，所述第三测试硅通孔和第四测试硅通孔位于所述待检测硅通孔和第一测试硅通孔的两侧，获得连接待测硅通孔和第一测试硅通孔的再分配层的电阻，从而判断出连接待测硅通孔和第一测试硅通孔的再分配层是否存在缺陷。

10.如权利要求9所述的检测方法，其特征在于，所述第三测试硅通孔和第四测试硅通孔上对应金属互连层测试节点上测得的电压为连接待测硅通孔和第一测试硅通孔的再分配层两端的电压，所述偏置电流的电流值为连接待测硅通孔和第一测试硅通孔的再分配层两端的电流值，利用所述测得的电压和偏置电流的电流值，获取连接待测硅通孔和第一测试硅通孔的再分配层两端的电阻值。

11.如权利要求9所述的检测方法，其特征在于，将所述测得的待测硅通孔和第一测试硅通孔的再分配层的电阻值与第二参考值进行比较，判断对应的待测硅通孔和第一测试硅通孔的再分配层是否存在缺陷。