CN102053207A - 用于测试半导体装置的电路和方法 - Google Patents

用于测试半导体装置的电路和方法 Download PDF

Info

Publication number
CN102053207A
CN102053207A CN201010001107XA CN201010001107A CN102053207A CN 102053207 A CN102053207 A CN 102053207A CN 201010001107X A CN201010001107X A CN 201010001107XA CN 201010001107 A CN201010001107 A CN 201010001107A CN 102053207 A CN102053207 A CN 102053207A
Authority
CN
China
Prior art keywords
tsv
signal
test
test voltage
detecting unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201010001107XA
Other languages
English (en)
Inventor
崔珉硕
李锺天
边相镇
丘泳埈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN102053207A publication Critical patent/CN102053207A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
    • G01R31/318513—Test of Multi-Chip-Moduls
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种用于测试半导体装置的电路，包括：配置用于响应于测试模式信号、将测试电压施加到穿透硅通孔(TSV)的第一端的测试电压施加单元，以及配置为连接到所述TSV的第二端并检测从所述TSV的第二端输出的电流的检测单元。

Description

用于测试半导体装置的电路和方法
相关申请的交叉引用
根据35U.S.C.§119(a)，本申请要求2009年10月29日向韩国知识产权局提交的韩国申请No.10-2009-0103598的优先权，其全部内容通过引用合并进来，如同全部列出一样。
技术领域
本公开的各个实施例总的来说涉及半导体装置，具体地说涉及用于测试半导体装置的电路和方法。
背景技术
为了增加半导体装置的集成度，已经开发包括多个堆叠芯片的3维(3D)半导体装置。堆叠芯片提供了使得3D半导体装置能被封装进单个封装内的结构。近来，已经开发穿透硅通孔(TSV)型半导体装置，其中，硅通孔被形成为穿透多个堆叠芯片，从而所有的芯片彼此电连接。
3D半导体装置具有多个TSV，从而多个堆叠芯片通常可以接收各种信号。例如，在存储装置的情形中，多个堆叠芯片通常可以通过TSV接收地址信号、测试信号、输入/输出线信号以及命令信号。
然而，在TSV中可能出现各种缺陷。例如，缺陷可以包括由于TSV中导电材料的不完全填充而产生的空隙、由于芯片的翘曲或凸块材料(bumpmaterial)的迁移导致的凸块接触失效，以及TSV本身的破裂。
由于TSV电连接多个芯片，如果由于缺陷的出现TSV形成开路，则TSV不能正确地起作用。因此，必须用能起作用的TSV来替换有缺陷的TSV。
因此，由于TSV的正确连接对于可靠的产品制造是重要的，于是需要确定TSV是否正确连接的方法。
发明内容
本发明的各个实施例包括用于测试半导体装置的电路和方法，该电路和方法可以确定TSV是否连接。
在本发明的一个方面，一种用于测试半导体装置的电路包括：测试电压施加单元，配置用于响应于测试模式信号，将测试电压施加到穿透硅通孔(TSV)的第一端；以及检测单元，配置为连接到所述TSV的第二端并且检测从所述TSV的第二端输出的电流。
在本发明的另一个方面，一种测试半导体装置的方法包括：在测试操作期间施加电流到TSV；以及将流经所述TSV的电流量与参考值进行比较。
在本发明的再一方面，一种用于测试半导体装置的电路包括：测试电压施加单元，配置用于响应于测试模式信号将测试电压施加到TSV的第一端；以及检测单元，配置为连接到所述TSV的第二端，将从所述TSV的第二端输出的电压与参考电压进行比较，并产生检测信号。
在本发明的再一方面，一种用于测试半导体装置的电路包括：测试电压施加部件，配置用于响应于测试模式信号将测试电压施加到多个TSV；以及确定部件，配置为响应于所述测试模式信号，顺序地连接到所述多个TSV中的一个TSV。
在本发明的再一方面，一种用于测试半导体装置的电路包括：测试电压施加部件，配置用于响应于测试模式信号将测试电压施加到第一TSV和第二TSV；以及确定部件，配置为响应于所述测试模式信号，连接到所述第一TSV和第二TSV。
附图说明
包括在本说明书中并构成本说明书的一部分的附图说明与本发明相一致的各个实施例，并且附图连同说明书用来解释本发明的原理，图1A和1B是示意性地说明根据本发明的一个实施例的用于测试半导体装置的电路的配置的框图。
图2是示意性地说明根据本发明的一个实施例的用于测试半导体装置的电路的配置的框图。
图3是说明图2中所示的半导体装置的确定部件的配置的框图。
图4是示出图2中所示的测试电路的操作的时序图。
具体实施方式
结合附图，参考以下描述的实施例，本发明的优点和特点以及实现它们的方法将会变得明显。然而，本发明不限于以下描述的示例性实施例，而可以以不同的方式来实施。因此，提供示例性实施例以便本领域技术人员能透彻理解本发明的教导，并完全告知本发明的范围，并且示例性实施例仅受所附权利要求的范围的限制。在整个说明书中，相同的元件使用相同的附图标记。
图1A和1B是示意性地说明根据本发明的一个实施例的用于测试半导体装置的电路的配置的框图。参考图1A和图1B，测试电路包括测试电压施加单元10、穿透硅通孔(TSV)以及检测电路20。测试电压施加单元10响应于测试模式信号TM，将测试电压Vtest施加到TSV。测试模式信号TM包括被输入以测试半导体装置的信号。当输入测试模式信号TM时，测试操作可以开始。因此，如果使能测试模式信号TM并且开始测试操作，则测试电压施加单元10将测试电压Vtest施加到TSV。
测试电压施加单元10可以包括例如金属氧化物半导体(MOS)晶体管。注意，测试电压施加单元10可以包括图1A中的P型金属氧化物半导体(PMOS)晶体管P1或者图1B中的n型金属氧化物半导体(NMOS)晶体管N1。在图1A中，PMOS晶体管P1具有接收测试模式信号TM的反相信号TMb的栅极、被施加测试电压Vtest的源极端以及连接到TSV的第一端的漏极端。在图1B中，NMOS晶体管N1具有接收测试模式信号TM的栅极、被施加测试电压Vtest的漏极端以及连接到TSV的第一端的源极端。因此，如果测试模式信号TM被使能至高电平，测试电压施加单元10可将测试电压Vtest施加至TSV的第一端。
检测单元20连接到TSV的第二端。由于检测单元20连接到TSV的第二端，检测单元20可以检测流经TSV的电流或从TSV的第二端输出的电压。提供给半导体装置的压点可以用作检测单元20。此外，检测单元20可以包括差分放大器。在检测单元20包括压点的情形中，压点可以接收流经TSV的电流。通过测试设备或通过探针检测可以测量流经TSV的电流量。因此，通过比较流经TSV的电流量和参考值，可以确定TSV是否正确连接。
在检测单元20包括差分放大器的情形中，检测单元20可以放大从TSV的第二端输出的电压与参考电压之间的差值，并且产生检测信号。由于测试电压Vtest被施加到TSV的第一端，如果测试模式信号TM被使能，检测单元20可以比较从TSV的第二端输出的电压与参考电压，并且产生检测信号。如果从TSV的第二端输出的电压的电平高于参考电压的电平，因为已经使能检测信号，则可以通过检测信号做出关于TSV是否正确连接的确定。因为检测信号具有关于TSV正确或不正确连接或TSV断开的信息，可以在半导体装置中将检测信号用于各种目的，例如修复。
可以根据测试电压Vtest的电平和期望的电平，可以改变参考值和参考电压。测试电压Vtest可以包括例如外部电压。当测试电压Vtest包括外部电压时，考虑构成测试电压施加单元10的MOS晶体管的阈值电压和TSV的电导率，可以适当地设置参考值和参考电压。例如，可以设置参考值为当施加测试电压Vtest时能流动的电流的最大量的一半，可以设置参考电压为测试电压Vtest的一半。
下面是根据本发明的实施例的用于测试半导体装置的电路的示例性操作。如果测试模式信号TM被使能且测试电压Vtest被施加至TSV的第一端，则电流流经TSV。检测单元20被施加有从TSV的第二端输出的电流或电压。如果从TSV的第二端输出的电流量大于参考值，则可以确定TSV为正确连接，而如果所述电流量小于参考值，则可以确定TSV为不正确连接或者断开。类似地，如果从TSV的第二端输出的电压的电平高于参考电压的电平从而检测信号被使能，则可以确定TSV为正确连接。相反地，如果从TSV的第二端输出的电压的电平低于参考电压的电平从而检测信号被禁止，则可以确定TSV不正确连接或断开。
因此，在根据本发明的实施例的用于测试半导体装置的电路中，可以用简单且便利的方式测试半导体装置的TSV是否开路或是否短路。然而，因为半导体装置包括多个TSV，单个地检查TSV的连接是困难且耗时的。因此，需要一种同时测试多个TSV是否开路或是否短路的方法。
图2是示意性地说明根据本发明的一个实施例的用于测试半导体装置的电路的配置的框图。参考图2，测试电路包括测试电压施加部件100，标记为TSV1、TSV2，TSV3...的多个TSV，和确定部件200。
响应于测试模式信号TM，测试电压施加部件100将测试电压Vtest施加至多个TSV中的各个TSV，即TSV1、TSV2、TSV3...。如果在对半导体装置的测试操作开始时使能测试模式信号TM，则测试电压施加部件100将测试电压Vtest施加至多个TSV中的各个TSV，即TSV1、TSV2、TSV3...。在图2中，测试电压施加部件100可以包括分别连接到各个TSV即TSV1、TSV2、TSV3....的第一端的PMOS晶体管。当然，测试电压施加部件100可以包括如图1所示的NMOS晶体管。
如图2所示，将理解的是，本领域的普通技术人员可以意识到，即使TSV的数量增加，可以用相同的方式应用本发明的技术概念。在图2中，测试电压施加部件100包括第一至第三PMOS晶体管P11、P12和P13。第一PMOS晶体管P11具有接收测试模式信号TM的反相信号TMb的栅极、接收测试电压Vtest的源极端和连接到第一TSV即TSV1的第一端的漏极端。第二PMOS晶体管P12具有接收测试模式信号TM的反相信号TMb的栅极、接收测试电压Vtest的源极端和连接到第二TSV即TSV2的第一端的漏极端。第三PMOS晶体管P13具有接收测试模式信号TM的反相信号TMb的栅极、接收测试电压Vtest的源极端和连接到第三TSV即TSV3的第一端的漏极端。
确定部件200可以顺序地连接到第一至第三TSV即TSV1、TSV2和TSV3的各个第二端一预定的时间间隔。当确定部件200连接到第一至第三TSV即TSV1、TSV2和TSV3中的每一个时，确定部件200检测从第一至第三TSV即TSV1、TSV2和TSV3的第二端输出的电流或电压。预定的时间间隔可以是周期的或任意的。在图2中，确定部件200接收测试模式信号TM、时钟信号CLK和复位信号RST，并检测通过第一至第三TSV即TSV1、TSV2和TSV3输出的电流或电压。在本实施例中，由于确定部件200使用时钟信号CLK，预定的时间间隔可以对应于例如时钟信号CLK的一个周期。
确定部件200可以顺序地连接到第一至第三TSV即TSV1、TSV2和TSV3中的一个。换言之，确定部件200连接到第一至第三TSV即TSV1、TSV2和TSV3中每一个的时间间隔彼此不重叠。在开始测试操作之前，如果复位信号RST被使能，则初始化确定部件200。如果测试模式信号TM被使能，则确定部件200可以连接到第一TSV即TSV1，该连接为时钟信号CLK的一个周期。随后，确定部件200可以连接到第二TSV即TSV2，该连接为时钟信号CLK的一个周期，此后，确定部件200可以连接到第三TSV即TSV3，该连接为时钟信号CLK的一个周期。因此，确定部件200与第一至第三TSV即TSV1、TSV2和TSV3中个每一个之间的连接彼此不重叠。
图3是说明图2所示的确定部件200的配置的框图。参考图3，确定部件200包括选择信号发生单元210、选择单元220和检测单元230。确定部件200还包括脉冲发生单元240，其配置用于接收测试模式信号TM并产生测试脉冲TM_pulse。脉冲发生单元240包括常规的脉冲发生器，当测试模式信号TM被使能时可以产生测试脉冲TM_pulse。
选择信号发生单元210接收测试脉冲TM_pulse、时钟信号CLK和复位信号RST。选择信号发生单元210响应于复位信号RST被初始化，以及响应于测试脉冲TM_pulse和时钟信号CLK产生第一至第三选择信号S1、S2和S3。当测试脉冲TM_pulse被输入时，选择信号发生单元210产生被顺序使能的选择信号S1、S2和S3。
选择单元220响应于选择信号S1、S2和S3，将第一至第三TSV即TSV1、TSV2和TSV3连接到检测单元230。更具体地，选择单元220响应于被顺序使能的选择信号S1、S2和S3，顺序地将第一至第三TSV即TSV1、TSV2和TSV3连接到检测单元230。
检测单元230通过选择单元220被顺序地连接到第一至第三TSV即TSV1、TSV2和TSV3。当检测单元230连接到第一至第三TSV即TSV1、TSV2和TSV3时，检测单元230检测通过第一至第三TSV即TSV1、TSV2和TSV3输出的电流或电压。
在图3中，选择信号发生单元210包括第一至第三触发器FF1、FF2和FF3。第一至第三触发器FF1、FF2和FF3串联连接，并分别产生选择信号S1、S2和S3。当产生测试脉冲TM_pulse时，第一触发器FF1产生与时钟信号CLK同步的第一选择信号S1。第二触发器FF2接收第一选择信号S1并产生与时钟信号CLK同步的第二选择信号S2。第三触发器FF3接收第二选择信号S2并产生与时钟信号CLK同步的第三选择信号S3。由于第二和第三触发器FF2和FF3分别接收第一和第二触发器FF1和FF2的输出，第一至第三选择信号S1、S2、S3的使能时间间隔彼此不重叠，并且可以顺序地被限定。
选择单元220包括第一至第三传输门PG1、PG2和PG3。第一至第三传输门PG1、PG2和PG3分别连接到第一至第三TSV即TSV1、TSV2和TSV3的第二端，并且选择性地传输第一至第三TSV即TSV1、TSV2和TSV3的第二端的输出。第一传输门PG1响应于第一选择信号S1和通过第一反相器IV1反相得到的第一选择信号S1的反相信号，将第一TSV即TSV1的第二端连接到检测单元230。第二传输门PG2响应于第二选择信号S2和通过第二反相器IV2反相得到的第二选择信号S2的反相信号，将第二TSV即TSV2的第二端连接到检测单元230。第三传输门PG3响应于第三选择信号S3和通过第三反相器IV3反相得到的第三选择信号S3的反相信号，将第三TSV即TSV3的第二端与检测单元230相连接。
检测单元230可以包括如图1所示的压点或差分放大器。可以用与上述图1的检测单元20相同的方式来构造检测单元230。
如果如上面所述配置确定部件200，并且如果使能测试模式信号TM，则确定部件200可以顺序地连接到第一至第三TSV即TSV1、TSV2和TSV3，检测通过第一至第三TSV即TSV1、TSV2和TSV3输出的电流或电压，并立即确定第一至第三TSV是否开路或是否短路。
图4是示出图2所示的测试电路的操作的时序图。下面参考图2-4描述根据本发明的实施例的用于测试半导体装置的电路的操作。
首先，如果复位信号RST被使能，则确定部件200被初始化。此后，测试模式信号TM被使能以开始对半导体装置的测试操作。如果测试模式信号TM被使能，则测试电压施加部件100将测试电压Vtest施加到第一至第三TSV即TSV1、TSV2和TSV3。
如果测试模式信号TM被使能，则脉冲发生单元240产生测试脉冲TM_pulse。选择信号发生单元210的第一触发器FF1在时钟信号CLK的下降沿锁存测试脉冲TM_pulse，并输出锁存的信号，直至时钟信号CLK的下一个下降沿。因此，第一触发器FF1产生第一选择信号S1，第一选择信号S1被使能，该使能持续时钟信号CLK的一个周期。类似地，第二触发器FF2接收第一选择信号S1，并产生第二选择信号S2，第二选择信号S2被使能持续时钟信号CLK的一个周期，第三触发器FF3接收第二选择信号S2，并产生第三选择信号S2，第三选择信号S2被使能持续时钟信号CLK的一个周期。
选择单元220的第一传输门PG1响应于第一选择信号S1，将第一TSV即TSV1连接到检测单元230。类似地，选择单元220的第二传输门PG2响应于第二选择信号S2，将第二TSV即TSV2连接到检测单元230，选择单元220的第三传输门PG3响应于第三选择信号S3，将第三TSV即TSV3连接到检测单元230。如图4所示，第一至第三传输门PG1、PG2和PG3的输出是通过第一至第三TSV即TSV1、TSV2和TSV3输出的电流。在电流的波形中存在峰值电流。由于在传输门PG1、PG2和PG3导通之前，填充有导电材料的TSV有类似于电容器的作用，在传输门PG1、PG2和PG3导通的时刻产生峰值。
当连接到第一至第三TSV即TSV1、TSV2和TSV3中的每一个时，检测单元230检测已经流经第一至第三TSV即TSV1、TSV2和TSV3的电流。图4示出了检测时间间隔。优选地，检测时刻设置为第一选择信号S1被使能后经过一预定的时间后的时刻。如上所述，如果第一至第三TSV即TSV1、TSV2和TSV3连接到检测单元230，产生峰值电流。因此，在峰值电流消失之后检测流经TSV的电流量以确定TSV是否正确连接将是可取的。图4示出检测单元230检测到的电流量。因为检测单元230检测到的流经第一至第三TSV即TSV1、TSV2和TSV3的电流即电流量大于参考值，可以确定第一至第三TSV即TSV1、TSV2和TSV3全部是正确连接的。如果检测到的电流量小于参考值，则可以确定具有小于参考值的检测电流量的相应TSV为不正确连接。随后可以用修复TSV替换没有正确连接的TSV。
从上述描述明显可知的是，在本发明中，可以同时测试形成于半导体装置中的多个TSV是否正确连接。根据本发明的一个方面的测试电路可以精确且便利的方式检测TSV的连接或断开。另外，在本发明中，可以缩短测试时间并提高半导体装置的可靠性。
虽然上面已经描述了某些实施例，但是对于本领域技术人员将理解的是，描述的实施例仅仅是示例描述。因此，不应基于描述的实施例限制在此描述的用于测试半导体装置的电路和方法。而是，当结合上面的描述和附图时，应当仅仅根据所附的权利要求来限制在此描述的电路和方法。

Claims (20)

1.一种用于测试半导体装置的电路，包括：
测试电压施加单元，配置用于响应于测试模式信号将测试电压施加到穿透硅通孔TSV的第一端；以及
检测单元，配置为连接到所述TSV的第二端，并且检测从所述TSV的第二端输出的电流。
2.根据权利要求1所述的电路，其中，当所述测试模式信号被使能时，所述测试电压施加单元将测试电压施加到所述TSV的第一端。
3.一种测试半导体装置的方法，包括：
在测试操作期间施加电流到穿透硅通孔TSV；以及
将流经所述TSV的电流量与参考值进行比较。
4.根据权利要求3所述的方法，其中，所述参考值基本上等于或者小于预定的电流量。
5.一种用于测试半导体装置的电路，包括：
测试电压施加单元，配置用于响应于测试模式信号将测试电压施加到TSV的第一端；以及
检测单元，配置为连接到所述TSV的第二端，将从所述TSV的第二端输出的电压与参考电压进行比较，并产生检测信号。
6.根据权利要求5所述的电路，其中，当所述测试模式信号被使能时，所述测试电压施加单元将测试电压施加到所述TSV。
7.一种用于测试半导体装置的电路，包括：
测试电压施加部件，配置用于响应于测试模式信号将测试电压施加到多个穿透硅通孔TSV；以及
确定部件，配置为响应于所述测试模式信号，顺序地连接到所述多个TSV中的一个TSV。
8.根据权利要求7所述的电路，其中，当所述测试模式信号被使能时，所述测试电压施加部件将测试电压施加到所述多个TSV。
9.根据权利要求7所述的电路，其中，所述确定部件包括：
选择信号发生单元，配置用于当所述测试模式信号被使能时，产生与时钟信号同步的多个选择信号；
选择单元，配置用于接收所述多个选择信号；以及
检测单元，并且
其中，所述选择单元响应于所述多个选择信号，将所述多个TSV连接到所述检测单元。
10.根据权利要求9所述的电路，其中，所述选择信号发生单元产生所述多个选择信号，使得所述多个选择信号的使能时间间隔彼此不重叠。
11.根据权利要求9所述的电路，其中，所述选择信号发生单元包括多个触发器；并且
其中，第一触发器接收所述测试模式信号和所述时钟信号，以及所述多个触发器的其余触发器中的每一个触发器接收所述时钟信号和与其紧邻的前一个触发器的输出。
12.根据权利要求9所述的电路，其中，所述选择单元包括多个传输门，该多个传输门响应于所述多个选择信号，将所述多个TSV与所述检测单元连接。
13.根据权利要求9所述的电路，其中，在使能对应的选择信号预定的时间之后，所述检测单元检测从所述多个TSV中的每一个TSV输出的电流。
14.一种用于测试半导体装置的电路，包括：
测试电压施加部件，配置用于响应于测试模式信号将测试电压施加到第一穿透硅通孔TSV和第二穿透硅通孔TSV；以及
确定部件，配置为响应于所述测试模式信号，连接到第一TSV和第二TSV。
15.根据权利要求14所述的电路，其中，当所述测试模式信号被使能时，所述测试电压施加部件将测试电压施加到第一TSV和第二TSV。
16.根据权利要求14所述的电路，其中，所述确定部件连接到第一TSV和第二TSV中的每一个的时间间隔彼此不重叠。
17.根据权利要求14所述的电路，其中，所述确定部件包括：
选择信号发生单元，配置用于当所述测试模式信号被使能时，产生与时钟信号同步的第一选择信号和第二选择信号；
第一选择单元；
第二选择单元；以及
检测单元，并且
其中，当第一选择信号被使能时，第一选择单元将第一TSV连接到所述检测单元，以及当第二选择信号被使能时，第二选择单元将第二TSV连接到所述检测单元。
18.根据权利要求17所述的电路，其中，所述第一选择信号和第二选择信号的时间间隔彼此不重叠。
19.根据权利要求17所述的电路，其中，所述选择信号发生单元包括：
第一触发器，配置用于接收所述测试模式信号和所述时钟信号，并产生第一选择信号；以及
第二触发器，配置用于接收所述时钟信号和第一选择信号，并产生第二选择信号。
20.根据权利要求17所述的电路，其中，在使能第一选择信号预定的时间之后，所述检测单元检测从第一TSV输出的电流，以及在使能第二选择信号预定的时间之后，所述检测单元检测从第二TSV输出的电流。
CN201010001107XA 2009-10-29 2010-01-12 用于测试半导体装置的电路和方法 Pending CN102053207A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2009-0103598 2009-10-29
KR1020090103598A KR101094916B1 (ko) 2009-10-29 2009-10-29 반도체 장치의 테스트 회로 및 방법

Publications (1)

Publication Number Publication Date
CN102053207A true CN102053207A (zh) 2011-05-11

Family

ID=43924726

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010001107XA Pending CN102053207A (zh) 2009-10-29 2010-01-12 用于测试半导体装置的电路和方法

Country Status (3)

Country Link
US (1) US20110102006A1 (zh)
KR (1) KR101094916B1 (zh)
CN (1) CN102053207A (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103165577A (zh) * 2011-12-08 2013-06-19 中芯国际集成电路制造(上海)有限公司 半导体检测结构及检测方法
CN103187398A (zh) * 2011-12-30 2013-07-03 中芯国际集成电路制造(上海)有限公司 硅通孔检测结构及检测方法
CN103248354A (zh) * 2012-02-14 2013-08-14 爱思开海力士有限公司 半导体集成电路
CN103797571A (zh) * 2011-09-15 2014-05-14 国际商业机器公司 贯穿硅过孔的泄漏测量
CN104425411A (zh) * 2013-08-30 2015-03-18 爱思开海力士有限公司 半导体器件和半导体器件的操作方法
CN105445653A (zh) * 2014-09-29 2016-03-30 飞思卡尔半导体公司 具有低功耗扫描触发器的集成电路
CN105470240A (zh) * 2015-11-23 2016-04-06 北京大学深圳研究生院 硅通孔及三维集成电路中硅通孔组的测试电路及方法
CN113702811A (zh) * 2021-09-02 2021-11-26 西安紫光国芯半导体有限公司 芯片、其检测方法以及芯片系统
US11698409B2 (en) 2021-07-22 2023-07-11 Changxin Memory Technologies, Inc. Test method and system for testing connectivity of semiconductor structure

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1398204B1 (it) 2010-02-16 2013-02-14 St Microelectronics Srl Sistema e metodo per eseguire il test elettrico di vie passanti nel silicio (tsv - through silicon vias).
KR101747191B1 (ko) 2011-01-14 2017-06-14 에스케이하이닉스 주식회사 반도체 장치
US8436639B2 (en) * 2011-03-22 2013-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Circuits and methods for testing through-silicon vias
KR101212777B1 (ko) * 2011-04-27 2012-12-14 에스케이하이닉스 주식회사 반도체 집적회로의 테스트 회로 및 방법
US9322868B2 (en) * 2011-04-27 2016-04-26 SK Hynix Inc. Test circuit and method of semiconductor integrated circuit
US8775108B2 (en) * 2011-06-29 2014-07-08 Duke University Method and architecture for pre-bond probing of TSVs in 3D stacked integrated circuits
WO2013033628A1 (en) 2011-09-01 2013-03-07 Rambus Inc. Testing through-silicon-vias
US9081064B2 (en) * 2011-10-18 2015-07-14 Texas Instruments Incorporated IC scan cell coupled to TSV top and bottom contacts
KR101917718B1 (ko) * 2011-12-16 2018-11-14 에스케이하이닉스 주식회사 반도체 집적회로
US20130153896A1 (en) * 2011-12-19 2013-06-20 Texas Instruments Incorporated SCAN TESTABLE THROUGH SILICON VIAs
US9157960B2 (en) * 2012-03-02 2015-10-13 Micron Technology, Inc. Through-substrate via (TSV) testing
US9383403B2 (en) * 2012-03-20 2016-07-05 Texas Instruments Incorporated TSVs connected to ground and combined stimulus and testing leads
KR101891163B1 (ko) 2012-04-04 2018-08-24 에스케이하이닉스 주식회사 테스트 회로 및 이를 포함하는 반도체 장치
US9513330B2 (en) 2012-06-29 2016-12-06 Intel Corporation Charge sharing testing of through-body-vias
KR101965906B1 (ko) * 2012-07-12 2019-04-04 에스케이하이닉스 주식회사 반도체 장치
KR20140020418A (ko) 2012-08-08 2014-02-19 에스케이하이닉스 주식회사 반도체 장치 및 이의 테스트 방법
CN103063976B (zh) * 2012-12-28 2016-12-28 中国科学院深圳先进技术研究院 一种采用二分法对硅通孔进行故障检测的方法和系统
US9471540B2 (en) 2013-01-03 2016-10-18 International Business Machines Corporation Detecting TSV defects in 3D packaging
US8806400B1 (en) 2013-01-21 2014-08-12 Qualcomm Incorporated System and method of testing through-silicon vias of a semiconductor die
US9482720B2 (en) * 2013-02-14 2016-11-01 Duke University Non-invasive pre-bond TSV test using ring oscillators and multiple voltage levels
KR102085973B1 (ko) 2013-06-18 2020-03-06 에스케이하이닉스 주식회사 반도체 장치의 테스트 회로 및 방법
CN103794598B (zh) * 2014-02-28 2018-01-26 上海集成电路研发中心有限公司 硅通孔测试版图、测试结构、制备方法及量测方法
KR20150119540A (ko) 2014-04-15 2015-10-26 에스케이하이닉스 주식회사 반도체 장치
KR101524409B1 (ko) * 2014-06-13 2015-05-29 호서대학교 산학협력단 3차원 반도체의 테스트 장치
KR20160068368A (ko) * 2014-12-05 2016-06-15 에스케이하이닉스 주식회사 반도체 장치, 반도체 시스템 및 반도체 장치의 테스트 방법
KR20160146404A (ko) * 2015-06-12 2016-12-21 에스케이하이닉스 주식회사 입출력라인 테스트 장치 및 방법
KR102373541B1 (ko) * 2015-08-31 2022-03-11 삼성전자주식회사 반도체 장치, 스택 반도체 장치 및 이의 테스트 방법
US9966318B1 (en) * 2017-01-31 2018-05-08 Stmicroelectronics S.R.L. System for electrical testing of through silicon vias (TSVs)
WO2020093946A1 (en) * 2018-11-09 2020-05-14 Changxin Memory Technologies, Inc. Through-silicon via detecting circuit, detecting methods and integrated circuit thereof
KR20200056639A (ko) 2018-11-15 2020-05-25 에스케이하이닉스 주식회사 적층형 반도체 장치 및 그의 테스트 방법
KR20210006815A (ko) 2019-07-09 2021-01-19 에스케이하이닉스 주식회사 테스트회로를 포함하는 반도체장치
CN111812480B (zh) * 2020-07-21 2023-06-06 盐城东山精密制造有限公司 一种led颗粒抗金属迁移能力的检测方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003014819A (ja) 2001-07-03 2003-01-15 Matsushita Electric Ind Co Ltd 半導体配線基板，半導体デバイス，半導体デバイスのテスト方法及びその実装方法
US6503765B1 (en) * 2001-07-31 2003-01-07 Xilinx, Inc. Testing vias and contacts in integrated circuit fabrication
US6680484B1 (en) * 2002-10-22 2004-01-20 Texas Instruments Incorporated Space efficient interconnect test multi-structure
JP2004264057A (ja) 2003-02-12 2004-09-24 Sharp Corp バウンダリスキャンコントローラ、半導体装置、半導体装置の半導体回路チップ識別方法、半導体装置の半導体回路チップ制御方法
US7365556B2 (en) * 2004-09-02 2008-04-29 Texas Instruments Incorporated Semiconductor device testing
US7598523B2 (en) * 2007-03-19 2009-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Test structures for stacking dies having through-silicon vias
TWI335059B (en) * 2007-07-31 2010-12-21 Siliconware Precision Industries Co Ltd Multi-chip stack structure having silicon channel and method for fabricating the same
JP2009129498A (ja) * 2007-11-22 2009-06-11 Toshiba Corp 半導体記憶装置
KR100949219B1 (ko) * 2007-12-27 2010-03-24 주식회사 동부하이텍 반도체 소자 및 그 제조방법
US7541203B1 (en) * 2008-05-13 2009-06-02 International Business Machines Corporation Conductive adhesive for thinned silicon wafers with through silicon vias
US7977962B2 (en) * 2008-07-15 2011-07-12 Micron Technology, Inc. Apparatus and methods for through substrate via test

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103797571A (zh) * 2011-09-15 2014-05-14 国际商业机器公司 贯穿硅过孔的泄漏测量
CN103797571B (zh) * 2011-09-15 2017-08-25 国际商业机器公司 贯穿硅过孔的泄漏测量
CN103165577B (zh) * 2011-12-08 2016-08-31 中芯国际集成电路制造(上海)有限公司 半导体检测结构及检测方法
CN103165577A (zh) * 2011-12-08 2013-06-19 中芯国际集成电路制造(上海)有限公司 半导体检测结构及检测方法
CN103187398A (zh) * 2011-12-30 2013-07-03 中芯国际集成电路制造(上海)有限公司 硅通孔检测结构及检测方法
CN103248354B (zh) * 2012-02-14 2018-01-23 爱思开海力士有限公司 半导体集成电路
CN103248354A (zh) * 2012-02-14 2013-08-14 爱思开海力士有限公司 半导体集成电路
CN104425411A (zh) * 2013-08-30 2015-03-18 爱思开海力士有限公司 半导体器件和半导体器件的操作方法
CN104425411B (zh) * 2013-08-30 2019-07-26 爱思开海力士有限公司 半导体器件和半导体器件的操作方法
CN105445653A (zh) * 2014-09-29 2016-03-30 飞思卡尔半导体公司 具有低功耗扫描触发器的集成电路
CN105445653B (zh) * 2014-09-29 2019-11-08 恩智浦美国有限公司 具有低功耗扫描触发器的集成电路
CN105470240A (zh) * 2015-11-23 2016-04-06 北京大学深圳研究生院 硅通孔及三维集成电路中硅通孔组的测试电路及方法
CN105470240B (zh) * 2015-11-23 2018-04-17 北京大学深圳研究生院 硅通孔及三维集成电路中硅通孔组的测试电路及方法
US11698409B2 (en) 2021-07-22 2023-07-11 Changxin Memory Technologies, Inc. Test method and system for testing connectivity of semiconductor structure
CN113702811A (zh) * 2021-09-02 2021-11-26 西安紫光国芯半导体有限公司 芯片、其检测方法以及芯片系统

Also Published As

Publication number Publication date
KR101094916B1 (ko) 2011-12-15
KR20110046894A (ko) 2011-05-06
US20110102006A1 (en) 2011-05-05

Similar Documents

Publication Publication Date Title
CN102053207A (zh) 用于测试半导体装置的电路和方法
US9671457B2 (en) 3D IC testing apparatus
US9704542B2 (en) Automatic word line leakage measurement circuitry
US9465058B2 (en) Test circuit and semiconductor apparatus including the same
US20140266291A1 (en) Method, device and system for automatic detection of defects in tsv vias
US20070200571A1 (en) Verifying individual probe contact using shared tester channels
JP2013546229A (ja) 高速入出力デバイスの試験
TWI660183B (zh) Component inspection method, probe card, interposer and inspection device
CN105045158B (zh) 半导体器件
JPWO2007097053A1 (ja) 半導体集積回路とその検査方法
US9043662B2 (en) Double data rate memory physical interface high speed testing using self checking loopback
US9201114B2 (en) Semiconductor integrated circuit and method for measuring internal voltage thereof
CN111668194B (zh) 包括穿通电极的半导体芯片以及测试该穿通电极的方法
US9659668B2 (en) Via stack fault detection
US20140062523A1 (en) Semiconductor apparatus and test method thereof
CN102565576A (zh) 测试对象的方法以及用于执行测试对象的方法的设备
US20150198653A1 (en) Semiconductor device and semiconductor system including the same
US9188626B2 (en) Semiconductor apparatus and test method thereof
Georgoulopoulos et al. Effectiveness evaluation of the TSV fault detection method using ring oscillators
TW201245736A (en) Integrated circuit chip and testing method thereof
US10574238B2 (en) Inspection circuit, semiconductor storage element, semiconductor device, and connection inspection method
CN104422869A (zh) 半导体装置和测试方法
US8704225B2 (en) Semiconductor integrated circuit
TW201425955A (zh) 半導體裝置、利用該半導體裝置的測試方法以及多晶片系統
JP2009290132A (ja) 半導体装置及び半導体チップのクラック検出方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20110511