KR100949219B1

KR100949219B1 - 반도체 소자 및 그 제조방법

Info

Publication number: KR100949219B1
Application number: KR1020070139215A
Authority: KR
Inventors: 박성근; 이건혁
Original assignee: 주식회사 동부하이텍
Priority date: 2007-12-27
Filing date: 2007-12-27
Publication date: 2010-03-24
Also published as: US20090168545A1; KR20090071026A

Abstract

실시 예에 따른 반도체 소자는, LED가 형성된 제1 웨이퍼와, LED가 위치된 영역의 대응되는 영역에 플래시 셀이 형성된 제2 웨이퍼와, 제1 웨이퍼와 제2 웨이퍼를 전기적으로 연결시키는 전도성 비아를 포함한다.

Description

반도체 소자 및 그 제조방법 {Semiconductor device and method for fabricating the same}

실시 예는 반도체 소자 및 그 제조방법에 관한 것이다.

플래시 셀(Flash cell)에서 데이터 소거(erase)를 수행하는 방법은 여러 가지가 있다. 그러나 데이터 기록(program)을 수행하거나 데이터 소거(erase)를 수행함에 따라 플래시 셀의 신뢰성이 감소하게 된다.

이러한 이유는, 도 1 및 도 2에 나타낸 바와 같이, 플래시 셀의 터널 옥사이드(15)에 데이터 기록과 데이터 소거를 수행함에 따라 트랩(trap)이 발생하게 되기 때문이다. 도 1은 소오스(11)와 플로팅 게이트(13)에 의한 데이터 기록과정에서 발생되는 트랩을 나타낸 것이고, 도 2는 드레인(17)과 플로팅 게이트(13)에 의한 데이터 소거과정에서 발생되는 트랩을 나타낸 것이다.

이와 같이 터널 옥사이드(15)에 발생된 트랩은 플래시 셀의 신뢰성 항목인 유지력(retention)과 내구성(endurance)을 열화 시킨다.

실시 예는 플래시 셀의 유지력(retention)과 내구성(endurance)을 향상시킬 수 있는 반도체 소자 및 그 제조방법을 제공한다.

실시 예에 따른 반도체 소자는, LED가 형성된 제1 웨이퍼; 상기 LED가 위치된 영역의 대응되는 영역에 플래시 셀이 형성된 제2 웨이퍼; 상기 제1 웨이퍼와 상기 제2 웨이퍼를 전기적으로 연결시키는 전도성 비아; 를 포함한다.

실시 예에 따른 반도체 소자 제조방법은, LED가 형성된 제1 웨이퍼를 제공하는 단계; 플래시 셀이 형성된 제2 웨이퍼를 제공하는 단계; 상기 제1 웨이퍼와 상기 제2 웨이퍼를 전기적으로 연결시키는 전도성 비아를 형성하고, 상기 제1 웨이퍼와 상기 제2 웨이퍼를 합착시키는 단계; 를 포함한다.

실시 예에 따른 반도체 소자 및 그 제조방법에 의하면, 플래시 셀의 유지력(retention)과 내구성(endurance)을 향상시킬 수 있는 장점이 있다.

이하 첨부된 도면을 참조하여 설명한다.

도 3은 실시 예에 따른 반도체 소자를 나타낸 도면이다.

실시 예에 따른 반도체 소자는, 도 3에 나타낸 바와 같이, 제1 웨이퍼(110), 제2 웨이퍼(120), 전도성 비아(130)를 포함한다. 상기 제1 웨이퍼(110)와 상기 제2 웨이퍼(120)는 웨이퍼 레벨에서 합착될 수 있다.

상기 제1 웨이퍼(110)에는 LED(111, 113)가 형성되어 있다. 상기 제2 웨이 퍼(120)에는 상기 LED(111, 113)가 위치된 영역의 대응되는 영역에 플래시 셀이 형성되어 있다.

그리고, 상기 전도성 비아(130)는 상기 제1 웨이퍼(110)와 상기 제2 웨이퍼(120)를 전기적으로 연결시킨다. 상기 전도성 비아(130)는 하나의 예로서 TSV(Through Silicon Vias) 공정으로 상기 제1 웨이퍼(110)와 상기 제2 웨이퍼(120)에 형성될 수 있다.

상기 TSV 공정에 의하여 형성되는 상기 전도성 비아(130)는 와이어 본딩 없이 비아홀을 이용해 서로 다른 웨이퍼인 상기 제1 웨이퍼(110)와 상기 제2 웨이퍼(120)에 형성된 회로를 직접 연결시킬 수 있게 된다. 실시 예에 의하면 상기 전도성 비아(130)를 이용하게 됨으로써, 웨이퍼 레벨 플래시 소자를 효과적으로 구현할 수 있게 된다.

상기 LED(111, 113)는 자외선 파장대역의 빛을 발광할 수 있도록 구현될 수 있다. 이에 따라 상기 LED(111, 113)로부터 발광되는 빛에 의하여 상기 제2 웨이퍼(120)에 형성된 플래시 셀의 데이터가 소거(erase)될 수 있게 된다. 상기 LED(111, 113)는 상기 제1 웨이퍼(110)의 표면 방향으로 빛이 발광되도록 구현될 수 있다. 이에 따라 상기 LED(111, 113)로부터 발광되는 빛은 상기 제2 웨이퍼(120)의 넓은 영역으로 전달될 수 있게 된다.

상기 제1 웨이퍼(110)는 복수의 LED(111, 113)를 포함할 수 있다. 도면에는 두 개의 LED(111, 113) 만을 도시하였으나, 더 많은 복수의 LED가 상기 제1 웨이퍼(110)에 형성될 수 있다.

또한 상기 제2 웨이퍼(120)는 복수의 플래시 셀을 포함할 수 있으며, 상기 복수의 플래시 셀은 복수의 섹터로 구분될 수 있다. 도면에는 두 개의 섹터(A, B)만을 도시하였으나, 더 많은 복수의 섹터가 상기 제2 웨이퍼(120)에 형성될 수 있다.

실시 예에 의하면, 각 섹터에 위치된 각 LED의 발광에 의하여 각 섹터의 데이터가 선택적으로 소거되도록 구현될 수 있다. 하나의 예로서, 섹터 A에 대응되는 상기 LED(111)의 발광에 의하여 상기 섹터 A에 위치된 플래시 셀의 데이터 소거를 수행할 수 있다. 이때, 섹터 B에 대응되는 상기 LED(113)는 발광되지 않으므로 상기 섹터 B에 위치된 플래시 셀의 데이터는 소거되지 않을 수 있게 된다.

또한 상기 섹터 B에 대응되는 상기 LED(113)의 발광에 의하여 상기 섹터 B에 위치된 플래시 셀의 데이터 소거를 수행할 수 있다. 이때, 섹터 A에 대응되는 상기 LED(111)는 발광되지 않으므로 상기 섹터 A에 위치된 플래시 셀의 데이터는 소거되지 않을 수 있게 된다.

물론, 상기 섹터 A 및 섹터 B에 위치된 상기 LCD(111, 113)가 동시에 발광되도록 함으로써, 상기 섹터 A 및 섹터 B에 위치된 플래시 셀의 데이터 소거를 동시에 수행할 수도 있다.

이와 같이 실시 예에 의하면 자외선을 이용하여 데이터 소거를 수행함으로써, 반복적인 데이터 소거가 진행되는 경우에도 트랩이 발생되지 않고, 플래시 셀이 형성된 최초 수준의 신뢰성을 유지할 수 있게 된다.

또한, 기존 플래시 소자에서 과소거 방지를 위하여 형성되었던 차지 펌프 및 과소거 방지회로를 형성할 필요가 없어지게 되므로, 반도체 소자의 크기를 더욱 감소시킬 수 있게 된다.

실시 예에 따른 반도체 소자는 다음과 같은 공정을 통하여 제조될 수 있다.

먼저, LED(111, 113)가 형성된 제1 웨이퍼(110)를 제공하고, 플래시 셀이 형성된 제2 웨이퍼(120)를 제공한다. 상기 LED(111, 113)는 상기 제1 웨이퍼(110)의 표면 방향으로 빛을 발광하도록 형성될 수 있다.

그리고, 상기 제1 웨이퍼(110)와 상기 제2 웨이퍼(120)를 전기적으로 연결시키는 전도성 비아(130)를 형성하고, 상기 제1 웨이퍼(110)와 상기 제2 웨이퍼(120)를 합착시킨다. 이때, 하나의 예로서 상기 전도성 비아(130)는 TSV(Through Silicon Vias) 공정으로 형성될 수 있다.

이어서, 상기 합착된 제1 웨이퍼(110)와 제2 웨이퍼(120)를 절단하여 웨이퍼 레벨 소자를 형성할 수 있게 된다.

이와 같이 형성된 웨이퍼 레벨의 반도체 소자는 각 섹터에 위치된 각 LED의 발광에 의하여 각 섹터의 데이터가 선택적으로 소거되도록 구현될 수 있다.

하나의 예로서, 섹터 A에 대응되는 상기 LED(111)의 발광에 의하여 상기 섹터 A에 위치된 플래시 셀의 데이터 소거를 수행할 수 있다. 이때, 섹터 B에 대응되는 상기 LED(113)는 발광되지 않으므로 상기 섹터 B에 위치된 플래시 셀의 데이터는 소거되지 않을 수 있게 된다.

도 1 및 도 2는 종래 플래시 셀에서 데이터 기록 및 데이터 소거의 문제점을 나타낸 도면이다.

도 3은 실시 예에 따른 반도체 소자를 나타낸 도면이다.

<도면의 주요 부분에 대한 부호의 설명>

110... 제1 웨이퍼

111... 제1 LED

113... 제2 LED

120... 제2 웨이퍼

130... 전도성 비아

Claims

복수의 LED가 형성된 제1 웨이퍼;

상기 LED가 위치된 영역의 대응되는 영역에 복수의 플래시 셀이 형성된 제2 웨이퍼; 및

상기 제1 웨이퍼와 상기 제2 웨이퍼를 전기적으로 연결시키고, 상기 대응되는 복수의 상기 LED 및 상기 플래시 셀을 섹터로 구분하도록 상기 제1 웨이퍼를 관통하여 적어도 상기 제2 웨이퍼까지 형성된 전도성 비아를 포함하고,

상기 각 섹터에 위치된 상기 각 LED의 발광에 의하여 상기 각 섹터의 데이터가 소거되는 것을 특징으로 하는 반도체 소자.
제1항에 있어서, 상기 전도성 비아는 TSV(Through Silicon Vias) 공정으로 상기 제1 웨이퍼와 상기 제2 웨이퍼에 형성된 반도체 소자.
제1항에 있어서, 상기 LED에서 발광되는 자외선 파장대역의 빛에 의하여 상기 플래시 셀의 데이터가 소거(erase)되는 반도체 소자.
제1항에 있어서, 상기 제1 웨이퍼와 상기 제2 웨이퍼는 웨이퍼 레벨에서 합착된 반도체 소자.
삭제
제1항에 있어서, 상기 LED는 상기 제1 웨이퍼의 표면 방향으로 빛을 발광하는 반도체 소자.
복수의 LED가 형성된 제1 웨이퍼를 제공하고, 상기 LED가 위치된 영역의 대응되는 영역에 복수의 플래시 셀이 형성된 제2 웨이퍼를 제공하는 단계; 및

상기 제1 웨이퍼와 상기 제2 웨이퍼를 전기적으로 연결시키고, 상기 대응되는 복수의 상기 LED 및 상기 플래시 셀을 섹터로 구분하도록 상기 제1 웨이퍼를 관통하여 적어도 상기 제2 웨이퍼까지 형성된 전도성 비아를 형성하고, 상기 제1 웨이퍼와 상기 제2 웨이퍼를 합착시키는 단계를 포함하는 반도체 소자 제조방법.
제7항에 있어서, 상기 전도성 비아는 TSV(Through Silicon Vias) 공정으로 형성되는 반도체 소자 제조방법.
제7항에 있어서, 상기 합착된 제1 웨이퍼와 제2 웨이퍼를 절단하여 웨이퍼 레벨 소자를 형성하는 단계를 더 포함하는 반도체 소자 제조방법.
제7항에 있어서, 상기 LED는 상기 제1 웨이퍼의 표면 방향으로 빛을 발광하도록 형성되는 반도체 소자 제조방법.
삭제