KR20160146404A - 입출력라인 테스트 장치 및 방법 - Google Patents

입출력라인 테스트 장치 및 방법 Download PDF

Info

Publication number
KR20160146404A
KR20160146404A KR1020150083636A KR20150083636A KR20160146404A KR 20160146404 A KR20160146404 A KR 20160146404A KR 1020150083636 A KR1020150083636 A KR 1020150083636A KR 20150083636 A KR20150083636 A KR 20150083636A KR 20160146404 A KR20160146404 A KR 20160146404A
Authority
KR
South Korea
Prior art keywords
signal
input
output line
data
activated
Prior art date
Application number
KR1020150083636A
Other languages
English (en)
Inventor
박민수
구영준
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020150083636A priority Critical patent/KR20160146404A/ko
Priority to US14/879,531 priority patent/US9959184B2/en
Publication of KR20160146404A publication Critical patent/KR20160146404A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/022—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in I/O circuitry
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/27—Built-in tests
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3051—Monitoring arrangements for monitoring the configuration of the computing system or of the computing system component, e.g. monitoring the presence of processing resources, peripherals, I/O links, software programs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3466—Performance evaluation by tracing or monitoring
    • G06F11/3485—Performance evaluation by tracing or monitoring for I/O devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Tests Of Electronic Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 발명은 입출력라인 테스트 장치 및 방법에 관한 것으로, 셀이 없는 베이스 다이의 테스트시 다양한 패턴에 대한 테스트가 가능하도록 하는 기술이다. 이러한 본 발명은 패드와 입출력라인 간에 신호를 송수신하는 인터페이스 제어부, 입출력라인과 관통 전극 간에 신호를 송수신하는 신호 송수신기, 신호 송수신기의 출력 데이터를 래치하는 래치 및 라이트 인에이블신호와 테스트신호에 대응하여 신호 송수신기의 수신 동작 여부를 제어하기 위한 제어신호를 출력하는 테스트 제어부를 포함한다.

Description

입출력라인 테스트 장치 및 방법{Input output line test device and method}
본 발명은 입출력라인 테스트 장치 및 방법에 관한 것으로, 셀이 없는 베이스 다이의 테스트시 다양한 패턴에 대한 테스트가 가능하도록 하는 기술이다.
최근에 TSV(Through Silicon Via)를 이용하여 반도체 칩을 적층하는 반도체 장치가 개발되고 있다. 다중 칩 패키지의 한 형태로서, 수직 방향으로 복수의 반도체 칩을 적층하고 관통 전극(Through Silicon Via:TSV)를 통해 신호 송/수신이 가능하도록 한 형태도 사용되고 있다.
즉, 오늘날 전자산업의 추세는 경량화, 소형화, 고속화, 다기능화, 및 고성능화된 제품을 저렴한 가격으로 제조하는 것이다. 위의 목표를 달성하기 위하여 멀티 칩 적층 패키지(multi-chip stacked package) 기술 또는 시스템 인 패키지(System in package) 기술이 사용된다. 멀티 칩 적층 패키지 기술 또는 시스템 인 패키지 기술은 관통 전극을 사용한다.
멀티 칩 적층 패키지 또는 시스템 인 패키지는 복수의 단위 반도체 장치들의 기능을 하나의 반도체 패키지에서 수행할 수 있다. 멀티 칩 적층 패키지 또는 시스템 인 패키지는 통상적인 단일 칩 패키지에 비하여 다소 두꺼울 수 있지만, 평면적으로는 단일 칩 패키지와 크기와 거의 유사하므로, 휴대전화기, 노트북 컴퓨터, 메모리 카드, 휴대용 캠코더 등과 같은 고기능이면서 동시에 소형 내지 이동성이 요구되는 제품들에 주로 사용된다.
한편, 반도체 장치를 제조함에 있어서, 생산 효율을 증대시키기 위해 반도체 장치가 정상적으로 동작하는지 여부에 대하여 테스트 공정을 실시한다. 반도체 장치에 대한 테스트 공정은, 반도체 장치의 패드에 전기적 신호를 인가한 후 출력되는 데이터가 정상적인지를 확인함으로써 이루어진다.
반도체 장치(예를 들면, 디램)는 셀에 다양한 데이터를 라이트하여 그 패턴을 리드 함으로써 입출력라인에 대한 테스트를 할 수 있다. 만약, 입출력라인 간의 커플링인 경우 소수의 입출력라인만 반대의 데이터를 라이트하고 리드 함으로써 그 영향을 판단할 수 있다. 그리고, 입출력라인과 핀(PIN)과의 마진도 먼저 라이트 된 데이터를 리드하여 테스트할 수 있다.
그런데, HBM(High Bandwidth Memory)와 같이 2개 이상의 서로 다른 칩이 적층되어 하나의 동작을 수행하는 경우 2개의 칩에서 각각 테스트가 수행되어야 한다.
즉, 2개의 서로 다른 칩이 하나로 합쳐져 연결되어 있을 경우 입출력에 대해서 모두 테스트를 수행할 수 있다. 하지만, 각각의 칩을 테스트할 경우 입출력 중 한 가지만 테스트를 하게 되어 테스트에 대한 제약이 따르게 된다.
본 발명은 입출력라인 테스트 장치에 관한 것으로, 셀이 없는 베이스 다이(Base Die)의 테스트시 다양한 패턴에 대한 테스트가 가능하도록 하는데 그 특징이 있다.
본 발명의 실시예에 따른 입출력라인 테스트 장치는, 패드와 입출력라인 간에 신호를 송수신하는 인터페이스 제어부; 입출력라인과 관통 전극 간에 신호를 송수신하는 신호 송수신기; 신호 송수신기의 출력 데이터를 래치하는 래치; 및 라이트 인에이블신호와 테스트신호에 대응하여 신호 송수신기의 수신 동작 여부를 제어하기 위한 제어신호를 출력하는 테스트 제어부를 포함하는 것을 특징으로 한다.
본 발명의 다른 실시예에 따른 입출력라인 테스트 장치는, 라이트 인에이블신호의 활성화시 패드로부터 인가되는 데이터를 입출력라인에 출력하는 제 1송신기; 리드 인에이블신호의 활성화시 상기 입출력라인으로부터 인가되는 데이터를 패드에 전달하는 제 1수신기; 제어신호의 활성화시 입출력라인으로부터 인가되는 데이터를 전달하는 제 2수신기; 제 2수신기로부터 인가되는 데이터를 저장하는 래치; 리드 라이트 인에이블신호의 활성화시 래치의 데이터를 입출력라인에 출력하는 제 2송신기; 및 라이트 인에이블신호와 테스트신호에 대응하여 제 2수신기의 동작 여부를 제어하기 위한 제어신호를 출력하는 테스트 제어부를 포함하는 것을 특징으로 한다.
본 발명의 또 다른 실시예에 따른 입출력라인 테스트 방법은, 라이트 동작시 제 1송신기로부터 입출력라인을 통해 인가되는 제 1데이터를 제 2수신기를 통해 수신하여 래치에 저장하는 단계; 테스트신호의 활성화시 제 2수신기의 동작을 차단하는 단계; 제 1송신기를 통해 인가되는 제 2데이터가 입출력라인에 인가되는 단계; 및 리드 동작시 상기 래치에 저장된 제 1데이터를 제 2송신기, 입출력라인 및 제 1수신기를 통해 패드로 출력하는 단계를 포함하는 것을 특징으로 한다.
본 발명은 셀이 없는 베이스 다이의 테스트시 다양한 패턴에 대한 테스트가 가능하도록 하는 효과를 제공한다.
도 1은 멀티 칩 적층 패키지에 관한 구성도.
도 2는 본 발명의 실시예에 따른 입출력라인 테스트 장치에 관한 구성도.
도 3은 본 발명의 실시예에 따른 입출력라인 테스트 장치의 동작을 설명하기 위한 흐름도.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다. 본 발명을 설명함에 있어서, 본 발명의 요지와 무관한 공지의 구성은 생략될 수 있다. 각 도면의 구성요소들에 참조 번호를 부가함에 있어서, 동일한 구성요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 참조 번호를 가지도록 하고 있음에 유의하여야 한다.
도 1은 멀티 칩 적층 패키지에 관한 구성도이다.
멀티 칩 적층 패키지는 베이스 다이(Base Die)(100)와, 코어 다이(Core Die)(200)를 포함한다.
베이스 다이(100)의 상부에 코어 다이(200)가 적층되며, 베이스 다이(100)와 코어 다이(200)는 관통 전극(Though silicon via; TSV)을 통해 서로 연결된다.
여기서, 베이스 다이(100)는 메모리 인터페이스(PHY) 영역과 TSV 영역을 포함한다.
메모리 인터페이스(PHY) 영역은 입출력 패드로서 일 예로 범프 패드(bump pad)(110) 구조를 채용할 수 있다. 즉, 반도체 패키지 내에 TSV를 통하여 복수의 칩이 연결되고, 범프 패드(110)는 각 칩의 TSV 간 신호를 전달하는 역할을 한다.
그리고, 메모리 인터페이스(PHY) 영역은 범프 패드(110)의 신호를 입출력라인 IOL에 전달하기 위한 인터페이스 제어부(120)를 포함한다. TSV 영역은 입출력라인 IOL과 TSV 간에 신호를 송수신하기 위한 신호 송수신기(RX/TX)(130)를 포함한다.
그리고, 코어 다이(200)는 복수의 뱅크 BANK, 라이트 구동부 WTDRV, 입출력 센스앰프 IOSA 및 TSV 영역을 포함한다.
코어 다이(200)는 데이터를 저장하기 위한 복수의 뱅크 BANK를 포함한다. 라이트 구동부 WTDRV는 복수의 뱅크 BANK에 데이터를 라이트 하기 위한 동작을 제어한다. 입출력 센스앰프 IOSA는 복수의 뱅크 BANK에서 데이터를 리드 하기 위한 동작을 제어한다. TSV 영역은 베이스 다이(100)와 TSV를 통해 신호를 송수신하기 위한 신호 송수신기(RX/TX)(210)를 포함한다.
범프 패드(110)를 통해 "하이" 데이터가 입력되는 경우 신호 송수신기(130), TSV 및 신호 송수신기(210)를 통해 뱅크 BANK에 "하이" 데이터가 저장된다. 그리고, 범프 패드(110)를 통해 "로우" 데이터가 입력되는 경우 신호 송수신기(130), TSV 및 신호 송수신기(210)를 통해 뱅크 BANK에 "로우" 데이터가 저장된다.
입출력라인 IOL의 연결을 테스트하기 위해서 베이스 다이(100)와 코어 다이(200)가 연결된 경우에는 셀에 서로 다른 데이터를 먼저 써 놓은 이후에 어드레스를 바꿔가며면서 리드하게 된다.
이러한 베이스 다이(100)와 코어 다이(200)는 각각의 칩이 연결되지 않은 상태에서 테스트 되어 모든 동작이 정상임을 확인한 이후에 TSV를 통해 연결된다.
따라서, 베이스 다이(100)와 코어 다이(200)는 두 칩이 서로 연결되지 않은 상태에서 테스트가 가능하여야 한다. 하지만, 셀이 없는 베이스 다이(100)의 경우에는 데이터를 저장할 수 있는 공간이 없으므로 마지막으로 라이트한 데이터를 리드할 수밖에 없다.
마지막 데이터를 그대로 리드하게 되는 경우 해당하는 입출력라인 IOL에 대한 테스트와 마진을 검증할 수가 없다.
이에 따라, 도 1에서는 본 발명의 실시예에 따른 입출력라인 테스트 장치(160)를 구비하여 입출력라인 IOL을 테스트할 수 있도록 한다. 이러한 입출력라인 테스트 장치(160)는 범프 패드(110), 인터페이스 제어부(120), 입출력 라인 IOL, 신호 송수신기(130), 래치(140) 및 테스트 제어부(150)를 포함한다. 테스트 제어부(150)는 라이트 인에이블신호 EN_WT와 테스트신호 TM에 의해 신호 송수신기(130)의 동작 여부를 제어하게 된다.
도 2는 본 발명의 실시예에 따른 입출력라인 테스트 장치(160)에 관한 구성도이다.
본 발명의 실시예에 따른 입출력라인 테스트 장치(160)는 도 1의 베이스 다이(100) 내에 구비될 수 있다.
베이스 다이(100)는 범프 패드(110), 인터페이스 제어부(120), 입출력 라인 IOL, 신호 송수신기(130), 래치(140) 및 테스트 제어부(150)를 포함한다. 여기서, 인터페이스 제어부(120)는 송신기(121)와 수신기(122)를 포함한다. 그리고, 신호 송수신기(130)는 송신기(131)와 수신기(132)를 포함한다.
인터페이스 제어부(120)는 범프 패드(110)와 입출력라인 IOL 간의 신호의 송수신을 제어한다. 그리고, 신호 송수신기(130)는 입출력라인 IOL과 TSV 간의 신호의 송수신을 제어한다.
이러한 송신기(121)는 라이트 동작시 라이트 인에이블신호 EN_WT가 활성화되면 범프 패드(110)의 신호를 입출력라인 IOL에 송신한다. 그리고, 수신기(122)는 리드 동작시 리드 인에이블신호 EN_RD가 활성화되면 입출력라인 IOL의 신호를 수신하여 범프 패드(110)에 전달한다.
그리고, 송신기(131)는 리드 동작시 리드 인에이블신호 EN_RD가 활성화되면 래치(140)에 저장된 신호를 입출력라인 IOL에 송신한다. 그리고, 수신기(132)는 라이트 동작시 라이트 인에이블신호 EN_WT가 활성화되면 입출력라인 IOL의 신호를 수신하여 래치(140)에 전달한다.
또한, 래치(140)는 래치 구조로 연결된 인버터 IV1, IV2를 구비하여 라이트 동작시 수신기(132)로부터 인가되는 데이터를 저장한다. 입출력라인 IOL과 TSV 사이는 거리가 멀어 입출력라인 IOL의 데이터를 일시적으로 래치(140)에 저장하게 된다.
또한, 테스트 제어부(150)는 라이트 인에이블신호 EN_WT와 테스트신호 TM에 대응하여 수신기(132)의 동작 여부를 제어하기 위한 제어신호 CON를 수신기(132)에 출력한다.
이러한 테스트 제어부(150)는 앤드게이트 AND와 인버터 IV3를 포함한다. 여기서, 앤드게이트 AND는 라이트 인에이블신호 EN_WT와 인버터 IV3에 의해 반전된 테스트신호 TM를 앤드연산한다.
예를 들어, 테스트신호 TM가 하이 레벨로 활성화되는 경우 제어신호 CON가 로우 레벨이 되어 수신기(132)의 동작이 차단된다. 반면에, 테스트신호 TM가 로우 레벨인 경우 라이트 인에이블신호 EN_WT가 하이 레벨로 활성화되면 제어신호 CON가 하이 레벨이 되어 수신기(132)의 수신 동작이 수행된다.
도 3은 본 발명의 실시예에 따른 입출력라인 테스트 장치의 동작을 설명하기 위한 흐름도이다.
먼저, 라이트 동작시 라이트 인에이블신호 EN_WT가 활성화되면 송신기(121)가 동작하게 된다. 예들 들어, 범프 패드(110)를 통해 첫 번째 "하이" 데이터가 입력되는 경우 송신기(121)는 입출력라인 IOL을 통해 "하이" 데이터를 출력한다.
이때, 테스트신호 TM는 로우 레벨로 비활성화된 상태이다. 그러므로, 라이트 인에이블신호 EN_WT가 하이 레벨로 활성화되면 제어신호 CON가 하이 레벨이 되어 수신기(132)가 동작하게 된다.
그러면, 입출력라인 IOL으로부터 인가된 첫 번째 "하이" 데이터가 래치(140)에 저장된다.(단계 S1) 즉, 리드시 출력되길 원하는 "하이" 데이터를 래치(140)에 먼저 저장한다.
이후에, 테스트신호 TM가 활성화되면(단계 S2), 제어신호 CON가 로우 레벨이 되어 수신기(132)가 동작하지 않는다.
이어서, 범프 패드(110)를 통해 두 번째 "로우" 데이터가 입력된다. 즉, 첫 번째 "하이" 데이터와 반대로 "로우" 데이터를 라이트하게 된다.
라이트 인에이블신호 EN_WT의 활성화시 송신기(121)가 동작하여 입출력라인 IOL에 "로우" 데이터가 전달된다.(단계 S3) 이때, 테스트신호 TM가 활성화된 상태이므로 수신기(132)가 턴 오프 된 상태이다.
이에 따라, 송신기(121)로부터 인가되는 "로우" 데이터는 수신기(132)에 의해 차단되어 입출력라인 IOL에 머무르게 된다. 라이트 동작 모드시 입출력라인 IOL에 저장된 데이터가 마지막 "로우" 데이터의 상태로 유지된다. 이때, 수신기(132)가 동작하지 않는 상태이므로 두 번째 "로우" 데이터가 인가되더라도 래치(140)에 저장된 "하이" 데이터는 그대로 유지된다.
다음에, 리드 동작시 래치(140)에 저장된 데이터를 리드 아웃하여 입출력라인 IOL의 데이터를 테스트하게 된다.(단계 S4)
즉, 리드 동작시 리드 인에이블신호 EN_RD가 활성화되면 송신기(131)가 턴 온 되어 래치(140)에 저장된 첫 번째 "하이" 데이터가 입출력라인 IOL에 전달된다. 그리고, 리드 동작시 리드 인에이블신호 EN_RD가 활성화되면 수신기(122)가 턴 온 되어 입출력라인 IOL에 인가된 "하이" 데이터를 수신하여 범프 패드(110)에 전달한다.
이에 따라, 본 발명의 실시예는 베이스 다이(100)에서 첫 번째 데이터를 래치(140)에 저장하고, 두 번째 반전 데이터를 입출력라인 IOL에 저장해 둔 상태에서 첫 번째 데이터를 리드함으로써 입출력라인 IOL에 대한 테스트 및 검증이 가능하도록 한다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.

Claims (20)

  1. 패드와 입출력라인 간에 신호를 송수신하는 인터페이스 제어부;
    상기 입출력라인과 관통 전극 간에 신호를 송수신하는 신호 송수신기;
    상기 신호 송수신기의 출력 데이터를 래치하는 래치; 및
    라이트 인에이블신호와 테스트신호에 대응하여 상기 신호 송수신기의 수신 동작 여부를 제어하기 위한 제어신호를 출력하는 테스트 제어부를 포함하는 것을 특징으로 하는 입출력라인 테스트 장치.
  2. 제 1항에 있어서,
    상기 테스트신호의 활성화시 상기 제어신호가 비활성화되어 상기 신호 송수기의 수신 동작이 차단되고,
    상기 테스트신호의 비활성화시 상기 라이트 인에이블신호에 대응하여 상기 제어신호가 활성화되어 상기 신호 송수신기의 수신 동작이 이루어지는 것을 특징으로 하는 입출력라인 테스트 장치.
  3. 제 1항에 있어서, 상기 인터페이스 제어부는
    상기 라이트 인에이블신호의 활성화시 상기 패드로부터 인가되는 데이터를 상기 입출력라인에 출력하는 제 1송신기; 및
    리드 인에이블신호의 활성화시 상기 입출력라인으로부터 인가되는 데이터를 상기 패드에 전달하는 제 1수신기를 포함하는 것을 특징으로 하는 입출력라인 테스트 장치.
  4. 제 1항에 있어서, 상기 신호 송수신기는
    리드 라이트 인에이블신호의 활성화시 상기 래치의 데이터를 상기 입출력라인에 출력하는 제 2송신기; 및
    상기 제어신호의 활성화시 상기 입출력라인으로부터 인가되는 데이터를 상기 래치에 전달하는 제 2수신기를 포함하는 것을 특징으로 하는 입출력라인 테스트 장치.
  5. 제 4항에 있어서, 상기 제 2수신기는
    상기 제어신호의 비활성화시 턴 오프 되어 상기 입출력라인으로부터 인가되는 데이터를 차단하는 것을 특징으로 하는 입출력라인 테스트 장치.
  6. 제 1항에 있어서, 상기 테스트 제어부는
    상기 테스트신호의 활성화시 상기 제어신호를 비활성화시키고 상기 테스트신호의 비활성화시 상기 라이트 인에이블신호에 대응하여 상기 제어신호의 활성화 여부를 제어하는 것을 특징으로 하는 입출력라인 테스트 장치.
  7. 제 1항에 있어서, 상기 테스트 제어부는
    상기 테스트신호의 반전신호와 상기 라이트 인에이블신호를 앤드조합하는 앤드게이트를 포함하는 것을 특징으로 하는 입출력라인 테스트 장치.
  8. 제 1항에 있어서,
    상기 테스트신호의 활성화시 상기 신호 송수신기의 수신 동작이 차단되어, 라이트 동작 모드시 상기 패드, 상기 인터페이스 제어부를 통해 입력된 데이터는 상기 입출력라인에 인가되는 것을 특징으로 하는 입출력라인 테스트 장치.
  9. 라이트 인에이블신호의 활성화시 패드로부터 인가되는 데이터를 입출력라인에 출력하는 제 1송신기;
    리드 인에이블신호의 활성화시 상기 입출력라인으로부터 인가되는 데이터를 상기 패드에 전달하는 제 1수신기;
    제어신호의 활성화시 상기 입출력라인으로부터 인가되는 데이터를 전달하는 제 2수신기;
    상기 제 2수신기로부터 인가되는 데이터를 저장하는 래치;
    상기 리드 라이트 인에이블신호의 활성화시 상기 래치의 데이터를 상기 입출력라인에 출력하는 제 2송신기; 및
    상기 라이트 인에이블신호와 테스트신호에 대응하여 상기 제 2수신기의 동작 여부를 제어하기 위한 상기 제어신호를 출력하는 테스트 제어부를 포함하는 것을 특징으로 하는 입출력라인 테스트 장치.
  10. 제 9항에 있어서,
    상기 테스트신호의 활성화시 상기 제어신호가 비활성화되어 상기 제 2수신기의 동작이 차단되고,
    상기 테스트신호의 비활성화시 상기 라이트 인에이블신호에 대응하여 상기 제어신호가 활성화되어 상기 제 2수신기가 동작하는 것을 특징으로 하는 입출력라인 테스트 장치.
  11. 제 9항에 있어서, 상기 테스트 제어부는
    상기 테스트신호의 활성화시 상기 제어신호를 비활성화시키고, 상기 테스트신호의 비활성화시 상기 라이트 인에이블신호에 대응하여 상기 제어신호의 활성화 여부를 제어하는 것을 특징으로 하는 입출력라인 테스트 장치.
  12. 제 9항에 있어서, 상기 테스트 제어부는
    상기 테스트신호의 반전신호와 상기 라이트 인에이블신호를 앤드조합하는 앤드게이트를 포함하는 것을 특징으로 하는 입출력라인 테스트 장치.
  13. 제 9항에 있어서,
    상기 테스트신호의 활성화시 상기 제 2수신기의 동작이 차단되어, 라이트 동작 모드시 상기 패드, 제 1송신기를 통해 입력된 데이터는 상기 입출력라인에 인가되는 것을 특징으로 하는 입출력라인 테스트 장치.
  14. 라이트 동작시 제 1송신기로부터 입출력라인을 통해 인가되는 제 1데이터를 제 2수신기를 통해 수신하여 래치에 저장하는 단계;
    테스트신호의 활성화시 상기 제 2수신기의 동작을 차단하는 단계;
    상기 제 1송신기를 통해 인가되는 제 2데이터가 상기 입출력라인에 인가되는 단계; 및
    리드 동작시 상기 래치에 저장된 상기 제 1데이터를 제 2송신기, 상기 입출력라인 및 제 1수신기를 통해 패드로 출력하는 단계를 포함하는 것을 특징으로 하는 입출력라인 테스트 방법.
  15. 제 14항에 있어서,
    상기 제 1데이터와 상기 제 2데이터는 서로 반대 데이터인 것을 특징으로 하는 입출력라인 테스트 방법.
  16. 제 14항에 있어서,
    상기 제 1데이터는 "하이" 데이터인 것을 특징으로 하는 입출력라인 테스트 방법.
  17. 제 14항에 있어서,
    상기 제 2데이터는 "로우" 데이터인 것을 특징으로 하는 입출력라인 테스트 방법.
  18. 제 14항에 있어서,
    상기 테스트신호의 활성화시 상기 제 2수신기의 동작을 제어하기 위한 제어신호가 비활성화되는 단계를 더 포함하는 것을 특징으로 하는 입출력라인 테스트 방법.
  19. 제 14항에 있어서,
    상기 테스트신호의 비활성화시 상기 제 2수신기의 동작을 제어하기 위한 제어신호가 활성화되는 단계를 더 포함하는 것을 특징으로 하는 입출력라인 테스트 방법.
  20. 제 14항에 있어서, 상기 테스트신호의 비활성화시
    라이트 인에이블신호가 활성화되면 상기 제 2수신기의 동작을 제어하기 위한 제어신호가 활성화되고, 라이트 인에이블신호가 비활성화되면 상기 제어신호가 비활성화되는 것을 특징으로 하는 입출력라인 테스트 방법.
KR1020150083636A 2015-06-12 2015-06-12 입출력라인 테스트 장치 및 방법 KR20160146404A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150083636A KR20160146404A (ko) 2015-06-12 2015-06-12 입출력라인 테스트 장치 및 방법
US14/879,531 US9959184B2 (en) 2015-06-12 2015-10-09 Input/output (I/O) line test device and method for controlling the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150083636A KR20160146404A (ko) 2015-06-12 2015-06-12 입출력라인 테스트 장치 및 방법

Publications (1)

Publication Number Publication Date
KR20160146404A true KR20160146404A (ko) 2016-12-21

Family

ID=57516820

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150083636A KR20160146404A (ko) 2015-06-12 2015-06-12 입출력라인 테스트 장치 및 방법

Country Status (2)

Country Link
US (1) US9959184B2 (ko)
KR (1) KR20160146404A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11435397B2 (en) 2019-05-20 2022-09-06 Samsung Electronics Co., Ltd. Wafer level methods of testing semiconductor devices using internally-generated test enable signals

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160146404A (ko) * 2015-06-12 2016-12-21 에스케이하이닉스 주식회사 입출력라인 테스트 장치 및 방법
KR102450580B1 (ko) 2017-12-22 2022-10-07 삼성전자주식회사 금속 배선 하부의 절연층 구조를 갖는 반도체 장치

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IE851998L (en) * 1985-08-14 1987-05-11 Francis Anthony Purcell Test apparatus for electronic equipment
US5293123A (en) * 1990-10-19 1994-03-08 Tandem Computers Incorporated Pseudo-Random scan test apparatus
JP4201878B2 (ja) * 1998-05-07 2008-12-24 株式会社ルネサステクノロジ 半導体装置及び試験ボード
US6397361B1 (en) * 1999-04-02 2002-05-28 International Business Machines Corporation Reduced-pin integrated circuit I/O test
KR100687866B1 (ko) * 2004-04-13 2007-02-27 주식회사 하이닉스반도체 메모리장치의 데이터 입출력 장치
US8396682B2 (en) * 2009-10-16 2013-03-12 Samsung Electronics Co., Ltd. Semiconductor device
KR101094916B1 (ko) * 2009-10-29 2011-12-15 주식회사 하이닉스반도체 반도체 장치의 테스트 회로 및 방법
EP2372379B1 (en) * 2010-03-26 2013-01-23 Imec Test access architecture for TSV-based 3D stacked ICS
KR101145312B1 (ko) * 2010-07-06 2012-05-14 에스케이하이닉스 주식회사 반도체 집적회로
KR101201860B1 (ko) * 2010-10-29 2012-11-15 에스케이하이닉스 주식회사 반도체 장치와 그 테스트 방법 및 제조방법
KR101817156B1 (ko) * 2010-12-28 2018-01-10 삼성전자 주식회사 관통 전극을 갖는 적층 구조의 반도체 장치, 반도체 메모리 장치, 반도체 메모리 시스템 및 그 동작방법
KR101902938B1 (ko) * 2012-02-14 2018-11-13 에스케이하이닉스 주식회사 반도체 집적회로
KR101919415B1 (ko) * 2012-08-08 2018-11-16 에스케이하이닉스 주식회사 반도체 장치
KR102077072B1 (ko) * 2013-07-05 2020-02-14 에스케이하이닉스 주식회사 병렬 테스트 장치 및 방법
KR20150026002A (ko) * 2013-08-30 2015-03-11 에스케이하이닉스 주식회사 반도체 집적회로
KR102092745B1 (ko) * 2013-10-24 2020-03-24 에스케이하이닉스 주식회사 반도체 장치 및 이의 테스트 방법
KR20150090486A (ko) * 2014-01-29 2015-08-06 에스케이하이닉스 주식회사 반도체 테스트 장치
KR20150097074A (ko) * 2014-02-18 2015-08-26 에스케이하이닉스 주식회사 테스트 회로 및 이를 포함하는 반도체 장치
KR20150109209A (ko) * 2014-03-19 2015-10-01 에스케이하이닉스 주식회사 반도체 장치
KR20160006542A (ko) * 2014-07-09 2016-01-19 에스케이하이닉스 주식회사 적층 반도체 장치
KR20160034698A (ko) * 2014-09-22 2016-03-30 에스케이하이닉스 주식회사 반도체장치 및 이를 포함하는 반도체시스템
KR20160084100A (ko) * 2015-01-05 2016-07-13 에스케이하이닉스 주식회사 적층 메모리 장치 및 시스템
KR20160146404A (ko) * 2015-06-12 2016-12-21 에스케이하이닉스 주식회사 입출력라인 테스트 장치 및 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11435397B2 (en) 2019-05-20 2022-09-06 Samsung Electronics Co., Ltd. Wafer level methods of testing semiconductor devices using internally-generated test enable signals
US11867751B2 (en) 2019-05-20 2024-01-09 Samsung Electronics Co., Ltd. Wafer level methods of testing semiconductor devices using internally-generated test enable signals

Also Published As

Publication number Publication date
US20160364309A1 (en) 2016-12-15
US9959184B2 (en) 2018-05-01

Similar Documents

Publication Publication Date Title
US10565154B2 (en) Mobile device and interfacing method thereof that adjusts clock frequency based on access mode
KR102579174B1 (ko) 적층형 메모리 장치 및 이를 포함하는 메모리 시스템
KR102433331B1 (ko) 집적회로 칩
TWI635413B (zh) 指紋感測積體電路
US20150235715A1 (en) Stacked semiconductor memory apparatus and test circuit therefor
KR20080013156A (ko) 메모리 카드 시스템, 그것의 데이터 전송 방법, 그리고반도체 메모리 장치
KR20160146404A (ko) 입출력라인 테스트 장치 및 방법
US9502384B2 (en) Semiconductor devices and semiconductor systems including the same
US9019778B2 (en) Semiconductor apparatus
KR101157031B1 (ko) 반도체 메모리 장치 및 이를 포함하는 반도체 시스템
CN108122592B (zh) 半导体装置和半导体集成系统
US20070300001A1 (en) Circuit arrangement and method for operating a circuit arrangement
US9466555B2 (en) Semiconductor chip and stack type semiconductor apparatus using the same
KR20140082338A (ko) 반도체 집적회로
KR20210080928A (ko) 적층형 반도체 장치 및 이의 테스트 방법
US9570120B2 (en) Memory device and operation method thereof
US10678716B2 (en) Memory device and memory system including the same
CN105373500B (zh) 半导体器件和包括半导体器件的半导体系统
US9589670B2 (en) Input circuit of three-dimensional semiconductor apparatus capable of enabling testing and direct access
TWI569284B (zh) 記憶體控制器與記憶體模組
US20200057575A1 (en) Multi-chip package, controlling method of multi-chip package and security chip
KR20170083820A (ko) 메모리 장치를 포함하는 메모리 시스템
US9805824B2 (en) Semiconductor devices and semiconductor systems
TWI676990B (zh) 內嵌式功能測試模組記憶體晶片的電路拓撲
US20130259489A1 (en) Memory expanding device, portable mobile device and portable mobile system using the same