KR20160034698A - 반도체장치 및 이를 포함하는 반도체시스템 - Google Patents

반도체장치 및 이를 포함하는 반도체시스템 Download PDF

Info

Publication number
KR20160034698A
KR20160034698A KR1020140126000A KR20140126000A KR20160034698A KR 20160034698 A KR20160034698 A KR 20160034698A KR 1020140126000 A KR1020140126000 A KR 1020140126000A KR 20140126000 A KR20140126000 A KR 20140126000A KR 20160034698 A KR20160034698 A KR 20160034698A
Authority
KR
South Korea
Prior art keywords
input
signal
output
mode
path
Prior art date
Application number
KR1020140126000A
Other languages
English (en)
Inventor
윤영준
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020140126000A priority Critical patent/KR20160034698A/ko
Priority to US14/595,698 priority patent/US9502384B2/en
Priority to CN201510062327.6A priority patent/CN105988958B/zh
Publication of KR20160034698A publication Critical patent/KR20160034698A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/022—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12015—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising clock generation or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0401—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals in embedded memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56012—Timing aspects, clock generation, synchronisation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

반도체장치는 제1 패드를 통해 신호를 입력받는 제1 입력경로와, 상기 제1 패드를 통해 신호를 출력하는 제1 출력경로 및 제1 입출력제어부를 포함하는 제1 입출력부; 및 제2 패드를 통해 신호를 입력받는 제2 입력경로와, 상기 제2 패드를 통해 신호를 출력하는 제2 출력경로 및 제2 입출력제어부를 포함하는 제2 입출력부를 포함한다. 상기 제2 입출력제어부는 제1 모드에서 상기 제1 입력경로를 통해 입력된 신호를 상기 제2 출력경로로 출력하고, 상기 제1 입출력제어부는 제2 모드에서 상기 제2 입력경로를 통해 입력된 신호를 상기 제1 출력경로로 출력한다.

Description

반도체장치 및 이를 포함하는 반도체시스템{SEMICONDUCTOR DEVICE AND SEMICONDUCTOR SYSTEM USING THE SAME}
본 발명은 반도체장치를 포함하는 반도체시스템에 관한 것이다.
대용량의 메모리를 컨트롤러와 함께 같은 패키지에 담는 패키징 기술로는 SiP(System in Package) 패키징 기술 및 CoC(Chip on Chip) 패키징 기술 등이 있다. SiP(System in Package) 패키징 기술은 와이어 본딩으로 칩을 서로 연결하는 방식을 사용한다. CoC(Chip on Chip) 패키징 기술은 메모리의 고집적화와 메모리와 컨트롤러 간의 고속동작을 구현하는데 가장 유리하다. 이는 메모리와 컨트롤러가 마이크로 범프 패드를 통해 데이터를 포함한 신호들을 상호 전송하기 때문이다.
마이크로 범프 패드는 직경이 겨우 수십 마이크로미터(㎛)에 불과해서 저항, 인덕턴스 및 기생 커패시턴스 특성이 낮으므로 동작 주파수를 높이기가 더 수월하다. 따라서, 마이크로 범프 패드의 수를 늘리는 방법으로 데이터의 전송 속도를 용이하게 향상시킬 수 있다. CoC 패키징 기술에서 메모리와 컨트롤러에는 범프 패드들이 형성되고, 메모리와 컨트롤러에 형성된 마이크로 범프 패드들이 서로 접속되어 하나의 칩으로 형성된다.
반도체장치에서는 데이터가 입출력되는 버퍼 또는 드라이버의 성능을 보장하기 위해 데이터가 입출력되는 테스트가 실시된다. CoC 패키징 기술이 사용된 반도체장치 및 반도체시스템에 대해서 테스트가 수행되는 경우 데이터는 마이크로 범프 패드들를 통해 입출력된다.
본 발명은 테스트모드를 제공하는 반도체장치를 포함하는 반도체시스템을 제공한다.
이를 위해 본 발명은 제1 패드를 통해 신호를 입력받는 제1 입력경로와, 상기 제1 패드를 통해 신호를 출력하는 제1 출력경로 및 제1 입출력제어부를 포함하는 제1 입출력부; 및 제2 패드를 통해 신호를 입력받는 제2 입력경로와, 상기 제2 패드를 통해 신호를 출력하는 제2 출력경로 및 제2 입출력제어부를 포함하는 제2 입출력부를 포함하되,상기 제2 입출력제어부는 제1 모드에서 상기 제1 입력경로를 통해 입력된 신호를 상기 제2 출력경로로 출력하고, 상기 제1 입출력제어부는 제2 모드에서 상기 제2 입력경로를 통해 입력된 신호를 상기 제1 출력경로로 출력하는 반도체장치를 제공한다.
또한, 본 발명은 모드설정신호, 칩선택신호 및 외부클럭을 출력하는 컨트롤러; 및 제1 패드 및 제2 패드를 포함하고, 상기 모드설정신호에 응답하여 제1 모드에 진입하는 경우 상기 제1 패드를 통해 입력된 신호를 제1 입력경로, 제2 입출력제어부 및 제2 출력경로를 통해 상기 제2 패드로 출력하고, 상기 모드설정신호에 응답하여 제2 모드에 진입하는 경우 상기 제2 패드를 통해 입력된 신호를 제2 입력경로, 제1 입출력제어부 및 제1 출력경로를 통해 상기 제1 패드로 출력하는 반도체장치를 포함하는 반도체시스템을 제공한다.
본 발명에 의하면 입출력 경로를 통해 신호가 입출력되는 다양한 모드를 제공함으로써, 임의의 신호 패턴에 대해서도 인터페이스의 불량 여부를 용이하게 확인할 수 있는 효과가 있다.
도 1은 본 발명의 일 실시예에 따른 반도체시스템의 구성을 도시한 블럭도이다.
도 2는 도 1에 도시된 반도체시스템에 포함된 제1 및 제2 입출력부의 일 실시예에 따른 구성을 도시한 도면이다.
도 3 내지 도 6은 도 2에 도시된 제1 및 제2 입출력부에서 다양한 모드의 테스트가 수행되는 동작을 설명하기 위한 도면들이다.
도 7은 도 1에 도시된 반도체시스템에 포함된 제1 및 제2 입출력부의 다른 실시예에 따른 구성을 도시한 도면이다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 1에 도시된 바와 같이, 본 실시예에 따른 반도체시스템은 컨트롤러(10), 제1 반도체장치(11) 및 제2 반도체장치(14)로 구성된다. 제1 반도체장치(11)는 모드제어신호생성부(111), 제1 입출력부(112) 및 제2 입출력부(113)를 포함한다.
컨트롤러(10)는 모드설정신호(SEN<3:1>), 칩선택신호(SCS1) 및 외부클럭(SCK)을 패드(110)로 인가한다. 컨트롤러(10)는 테스트모드에서 패드(120)로 테스트입력신호(BST_IN)를 인가하고, 패드(131)를 통해 테스트출력신호(BST_OUT)를 수신한다. 컨트롤러(10)는 패드(121)를 통해 제1 전송신호(TS1)를 송수신하고, 패드(130)를 통해 제2 전송신호(TS2)를 송수신한다. 모드설정신호(SEN<3:1>)는 노멀모드, 테스트모드, 제1 모드 및 제2 모드를 수행하기 위해 논리레벨 조합이 설정된다. 칩선택신호(SCS1)는 제1 반도체장치(11)를 선택하기 위해 인에이블되는 신호이다. 제2 반도체장치(14)를 선택하기 위해 인에이블되는 신호(미도시)는 별도로 구비되어 컨트롤러(10)에서 제2 반도체장치(14)로 인가되도록 구현되는 것이 바람직 하다.
모드제어신호생성부(111)는 패드(100)를 통해 모드설정신호(SEN<3:1>), 칩선택신호(SCS1) 및 외부클럭(SCK)을 입력받아 제1 테스트인에이블신호(BST_SFTB), 테스트클럭(BST_SCK), 제1 및 제2 출력선택신호(BST_OEB<2:1>), 제1 및 제2 입력선택신호(BST_RXEN<2:1>) 및 제2 테스트인에이블신호(BST_EN)를 생성한다. 제1 테스트인에이블신호(BST_SFTB)는 테스트모드를 수행하기 위해 로직로우레벨로 인에이블되는 신호이다. 테스트클럭(BST_SCK)은 노멀모드 및 테스트모드가 수행될 때 외부클럭(SCK)으로부터 생성된다. 제1 출력선택신호(BST_OEB<1>)는 제2 모드가 수행될 때 로직로우레벨로 인에이블되고, 제2 출력선택신호(BST_OEB<2>)는 제1 모드가 수행될 때 로직로우레벨로 인에이블된다. 제1 입력선택신호(BST_RXEN<1>)는 제1 모드가 수행될 때 로직하이레벨로 인에이블되고, 제2 입력선택신호(BST_RXEN<2>)는 제2 모드가 수행될 때 로직하이레벨로 인에이블된다. 제2 테스트인에이블신호(BST_EN)는 제1 모드 및 제2 모드가 수행될 때 로직하이레벨로 인에이블된다.
제1 입출력부(112)는 제1 입력경로(122), 제1 출력경로(123) 및 제1 입출력제어부(124)를 포함한다. 제1 입력경로(122)는 제1 입력선택신호(BST_RXEN<1>), 제1 테스트인에이블신호(BST_SFTB) 및 테스트클럭(BST_SCK)에 응답하여 패드(121)를 통해 입력되는 제1 전송신호(TS1)를 수신한다. 제1 출력경로(123)는 제1 입출력제어부(124)의 출력신호를 패드(121)를 통해 제1 전송신호(TS1)로 출력한다. 제1 입출력제어부(124)는 제1 출력선택신호(BST_OEB<1>) 및 제2 테스트인에이블신호(BST_EN)에 응답하여 제1 입력경로(122) 또는 제2 입력경로(132)로부터 신호를 수신하고, 제1 출력경로(123) 또는 제2 입력경로(132)로 신호를 출력한다. 제1 전송신호(TS1)는 데이터, 커맨드, 어드레스 중 적어도 하나로 구현될 수 있다.
제2 입출력부(113)는 제2 입력경로(132), 제2 출력경로(133), 제2 입출력제어부(134) 및 제3 출력경로(135)를 포함한다. 제2 입력경로(132)는 제2 입력선택신호(BST_RXEN<2>), 제1 테스트인에이블신호(BST_SFTB) 및 테스트클럭(BST_SCK)에 응답하여 패드(130)를 통해 입력되는 제2 전송신호(TS2)를 수신한다. 제2 출력경로(133)는 제2 입출력제어부(134)의 출력신호를 패드(130)를 통해 제2 전송신호(TS2)로 출력한다. 제2 입출력제어부(134)는 제2 출력선택신호(BST_OEB<2>) 및 제2 테스트인에이블신호(BST_EN)에 응답하여 제1 입력경로(122) 또는 제2 입력경로(132)로부터 신호를 수신하고, 제2 출력경로(133) 또는 제3 출력경로(135)로 신호를 출력한다. 제3 출력경로(135)는 신호를 구동하는 드라이버들로 구성되어 패드(131)를 통해 테스트출력신호(BST_OUT)를 컨트롤러(10)로 송신한다. 제2 전송신호(TS2)는 데이터, 커맨드, 어드레스 중 적어도 하나로 구현될 수 있다.
도 2를 참고하여 제1 입출력부(112)에 포함된 제1 입력경로(122), 제1 출력경로(123) 및 제1 입출력제어부(124)의 구성과 제2 입출력부(113)에 포함된 제2 입력경로(132), 제2 출력경로(133) 및 제2 입출력제어부(134)의 구성을 보다 구체적으로 살펴보면 다음과 같다.
제1 입력경로(122)는 제1 입력버퍼(211), 제1 선택부(212) 및 제1 래치부(213)를 포함한다. 제1 입력버퍼(211)는 제1 모드에서 로직하이레벨로 인에이블되는 제1 입력선택신호(BST_RXEN<1>)가 입력되는 경우 패드(121)를 통해 입력된 신호를 버퍼링하여 제1 수신데이터(RX_D1)로 출력한다. 제1 선택부(212)는 테스트모드가 수행되어 로직로우레벨로 인에이블된 제1 테스트인에이블신호(BST_SFTB)가 입력되는 경우 패드(120)를 통해 입력된 신호를 선택하여 출력한다. 제1 선택부(212)는 테스트모드가 수행되지 않아 로직하이레벨로 디스에이블된 제1 테스트인에이블신호(BST_SFTB)가 입력되는 경우 제1 입력버퍼(211)의 출력신호를 선택하여 출력한다. 제1 래치부(213)는 테스트모드가 수행될 때 생성되는 테스트클럭(BST_SCK)에 동기하여 제1 선택부(212)의 출력신호를 래치하여 출력한다. 제1 출력경로(123)는 드라이버들로 구성되어 제1 입출력제어부(124)에서 출력된 신호들을 패드(121)를 통해 출력한다. 제1 수신데이터(RX_D1)는 제1 채널의 메모리셀(미도시)에 저장하기 위해 입력된다.
제1 입출력제어부(124)는 제2 선택부(214) 및 제3 선택부(215)를 포함한다. 제2 선택부(214)는 제1 모드 또는 제2 모드가 수행되어 로직하이레벨로 인에이블된 제2 테스트인에이블신호(BST_EN)가 입력되는 경우 제2 입력경로(132)에서 출력된 제2 수신데이터(RX_D2)를 선택하여 출력한다. 제2 수신데이터(RX_D2)는 제2 채널의 메모리셀(미도시)에 저장된다. 제2 선택부(214)는 제1 모드 및 제2 모드가 수행되지 않아 로직로우레벨로 디스에이블된 제2 테스트인에이블신호(BST_EN)가 입력되는 경우 제1 래치부(213)의 출력신호를 선택하여 출력한다. 제3 선택부(215)는 제2 모드가 수행되어 로직로우레벨로 인에이블된 제1 출력선택신호(BST_OEB<1>)가 입력되는 경우 제2 선택부(214)의 출력신호를 선택하여 출력한다. 제3 선택부(215)는 제2 모드가 수행되지 않아 로직하이레벨로 디스에이블된 제1 출력선택신호(BST_OEB<1>)가 입력되는 경우 제1 채널의 메모리셀(미도시)에서 출력되는 제1 송신데이터(TX_D1)를 선택하여 출력한다. 제1 채널의 메모리셀(미도시)과 제2 채널의 메모리셀(미도시)은 각각 별도의 패드를 통해 어드레스 및 커맨드를 수신하고, 데이터를 입출력한다.
제2 입력경로(132)는 제2 입력버퍼(216), 제4 선택부(217) 및 제2 래치부(218)를 포함한다. 제2 입력버퍼(216)는 제2 모드에서 로직하이레벨로 인에이블되는 제2 입력선택신호(BST_RXEN<2>)가 입력되는 경우 패드(121)를 통해 입력된 신호를 버퍼링하여 제2 수신데이터(RX_D2)로 출력한다. 제4 선택부(217)는 테스트모드가 수행되어 로직로우레벨로 인에이블된 제1 테스트인에이블신호(BST_SFTB)가 입력되는 경우 제1 입출력제어부(124)의 출력신호를 선택하여 출력한다. 제4 선택부(217)는 테스트모드가 수행되지 않아 로직하이레벨로 디스에이블된 제1 테스트인에이블신호(BST_SFTB)가 입력되는 경우 제2 입력버퍼(216)의 출력신호를 선택하여 출력한다. 제2 래치부(218)는 테스트모드가 수행될 때 생성되는 테스트클럭(BST_SCK)에 동기하여 제4 선택부(217)의 출력신호를 래치하여 출력한다. 제2 출력경로(133)는 드라이버들로 구성되어 제2 입출력제어부(134)에서 출력된 신호들을 패드(130)를 통해 출력한다. 제2 수신데이터(RX_D2)는 제2 채널의 메모리셀(미도시)에 저장하기 위해 입력된다.
제2 입출력제어부(134)는 제5 선택부(219) 및 제6 선택부(220)를 포함한다. 제5 선택부(219)는 제1 모드 또는 제2 모드가 수행되어 로직하이레벨로 인에이블된 제2 테스트인에이블신호(BST_EN)가 입력되는 경우 제1 입력경로(122)에서 출력된 제1 수신데이터(RX_D1)를 선택하여 출력한다. 제1 수신데이터(RX_D1)는 제1 채널의 메모리셀(미도시)에 저장된다. 제5 선택부(219)는 제1 모드 및 제2 모드가 수행되지 않아 로직로우레벨로 디스에이블된 제2 테스트인에이블신호(BST_EN)가 입력되는 경우 제2 래치부(218)의 출력신호를 선택하여 출력한다. 제6 선택부(220)는 제1 모드가 수행되어 로직로우레벨로 인에이블된 제2 출력선택신호(BST_OEB<2>)가 입력되는 경우 제5 선택부(219)의 출력신호를 선택하여 출력한다. 제6 선택부(220)는 제1 모드가 수행되지 않아 로직하이레벨로 디스에이블된 제2 출력선택신호(BST_OEB<2>)가 입력되는 경우 제2 채널의 메모리셀(미도시)에서 출력되는 제2 송신데이터(TX_D2)를 선택하여 출력한다.
도 3을 참고하면 제1 반도체장치(11)를 선택하기 위해 칩선택신호(SCS1)가 로직하이레벨로 인가된 상태에서 모드설정신호(SEN<3:1>)의 논리레벨 조합 별로 노멀모드, 테스트모드, 제1 모드 및 제2 모드를 수행하기 위해 설정되는 제1 및 제2 입력선택신호(BST_RXEN<2:1>), 제1 테스트인에이블신호(BST_SFTB), 테스트클럭(BST_SCK), 제1 및 제2 출력선택신호(BST_OEB<2:1>) 및 제2 테스트인에이블신호(BST_EN)의 논리레벨을 확인할 수 있다.
모드설정신호(SEN<3:1>)의 논리레벨 조합이 '000'인 경우 노멀모드를 수행하기 위해 제1 및 제2 입력선택신호(BST_RXEN<2:1>)는 로직하이레벨로 인에이블되고, 제1 테스트인에이블신호(BST_SFTB)는 로직하이레벨로 디스에이블되며, 테스트클럭(BST_SCK)이 생성되고, 제1 및 제2 출력선택신호(BST_OEB<2:1>)는 로직하이레벨로 디스에이블되며, 제2 테스트인에이블신호(BST_EN)는 로직로우레벨로 디스에이블된다. 모드설정신호(SEN<3:1>)의 논리레벨 조합이 '000'이라함은 SEN<3>, SEN<2> 및 SEN<1> 모두 로직로우레벨로 설정됨을 의미한다. 노멀모드에서는 패드(121)를 통해 수신된 데이터를 제1 수신데이터(RX_D1)로 제1 채널의 메모리셀(미도시)에 저장하고, 제1 채널의 메모리셀(미도시)에 저장된 데이터를 제1 송신에이터(TX_D1)로 패드(121)를 통해 출력한다. 또한, 노멀모드에서는 패드(130)를 통해 수신된 데이터를 제2 수신데이터(RX_D2)로 제2 채널의 메모리셀(미도시)에 저장하고, 제2 채널의 메모리셀(미도시)에 저장된 데이터를 제2 송신에이터(TX_D2)로 패드(130)를 통해 출력한다. 노멀모드 수행을 위한 모드설정신호(SEN<3:1>)의 논리레벨 조합은 실시예에 따라서 다양하게 설정할 수 있다.
모드설정신호(SEN<3:1>)의 논리레벨 조합이 '001'인 경우 테스트모드를 수행하기 위해 제1 및 제2 입력선택신호(BST_RXEN<2:1>)는 로직로우레벨로 디스에이블되고, 제1 테스트인에이블신호(BST_SFTB)는 로직로우레벨로 인에이블되며, 테스트클럭(BST_SCK)이 생성되고, 제2 테스트인에이블신호(BST_EN)는 로직로우레벨로 디스에이블된다. 테스트모드에서 제1 및 제2 출력선택신호(BST_OEB<2:1>)의 논리레벨은 어떤 레벨로 설정되더라도 관계없다. 모드설정신호(SEN<3:1>)의 논리레벨 조합이 '001'이라함은 SEN<3> 및 SEN<2>는 로직로우레벨이고, SEN<1>만 로직하이레벨로 설정됨을 의미한다.
모드설정신호(SEN<3:1>)의 논리레벨 조합이 '100'인 경우 제1 모드를 수행하기 위해 제1 입력선택신호(BST_RXEN<1>)는 로직하이레벨로 인에이블되고, 제2 입력선택신호(BST_RXEN<2>)는 로직로우레벨로 디스에이블되며, 제2 테스트인에이블신호(BST_EN)는 로직하이레벨로 인에이블되고, 제1 출력선택신호(BST_OEB<1>)는 로직하이레벨로 디스에이블되고, 제2 출력선택신호(BST_OEB<2>)는 로직로우레벨로 인에이블된다. 제1 모드에서 제1 테스트인에이블신호(BST_SFTB)의 논리레벨 및 테스트클럭(BST_SCK)의 생성 여부는 관계없다. 모드설정신호(SEN<3:1>)의 논리레벨 조합이 '100'이라함은 SEN<3>만 로직하이레벨이고, SEN<2> 및 SEN<1>은 로직로우레벨로 설정됨을 의미한다.
모드설정신호(SEN<3:1>)의 논리레벨 조합이 '101'인 경우 제2 모드를 수행하기 위해 제1 입력선택신호(BST_RXEN<1>)는 로직로우레벨로 디스에이블되고, 제2 입력선택신호(BST_RXEN<2>)는 로직하이레벨로 인에이블되며, 제2 테스트인에이블신호(BST_EN)는 로직하이레벨로 인에이블되고, 제1 출력선택신호(BST_OEB<1>)는 로직로우레벨로 인에이블되고, 제2 출력선택신호(BST_OEB<2>)는 로직하이레벨로 디스에이블된다. 제2 모드에서 제1 테스트인에이블신호(BST_SFTB)의 논리레벨 및 테스트클럭(BST_SCK)의 생성 여부는 관계없다. 모드설정신호(SEN<3:1>)의 논리레벨 조합이 '101'이라함은 SEN<3> 및 SEN<1>은 로직하이레벨이고, SEN<2>는 로직로우레벨로 설정됨을 의미한다.
도 4를 참고하면 본 실시예에 따른 반도체시스템에서 테스트모드가 수행되는 동작을 구체적으로 확인할 수 있다. 모드설정신호(SEN<3:1>)가 '001'의 논리레벨 조합으로 제1 반도체장치(11)에 인가되는 경우 제1 테스트인에이블신호(BST_SFTB)는 로직로우레벨로 인에이블되고, 테스트클럭(BST_SCK)이 생성되며, 제2 테스트인에이블신호(BST_EN)는 로직로우레벨로 디스에이블된다. 따라서, 패드(120)를 통해 입력된 신호는 제1 선택부(212), 제1 래치부(213), 제2 선택부(214), 제4 선택부(217), 제2 래치부(218), 제5 선택부(219) 및 제3 출력경로(135)를 경유하여 패드(131)로 출력된다. 테스트모드가 수행되는 경우 제1 선택부(212), 제1 래치부(213), 제2 선택부(214), 제4 선택부(217), 제2 래치부(218), 제5 선택부(219) 및 제3 출력경로(135)의 인터페이스 불량 여부를 확인할 수 있다.
도 5를 참고하면 본 실시예에 따른 반도체시스템에서 제1 모드가 수행되는 동작을 구체적으로 확인할 수 있다. 모드설정신호(SEN<3:1>)가 '100'의 논리레벨 조합으로 제1 반도체장치(11)에 인가되는 경우 제1 입력선택신호(BST_RXEN<1>)는 로직하이레벨로 인에이블되고, 제2 테스트인에이블신호(BST_EN)는 로직하이레벨로 인에이블되며, 제2 출력선택신호(BST_OEB<2>)는 로직로우레벨로 인에이블된다. 따라서, 패드(121)를 통해 입력된 신호는 제1 입력버퍼(211), 제5 선택부(219), 제6 선택부(220) 및 제2 출력경로(133)를 경유하여 패드(130)로 출력된다. 제1 모드가 수행되는 경우 제1 입력버퍼(211), 제5 선택부(219), 제6 선택부(220) 및 제2 출력경로(133)의 인터페이스 불량 여부를 확인할 수 있다.
도 6을 참고하면 본 실시예에 따른 반도체시스템에서 제2 모드가 수행되는 동작을 구체적으로 확인할 수 있다. 모드설정신호(SEN<3:1>)가 '101'의 논리레벨 조합으로 제1 반도체장치(11)에 인가되는 경우 제2 입력선택신호(BST_RXEN<2>)는 로직하이레벨로 인에이블되고, 제2 테스트인에이블신호(BST_EN)는 로직하이레벨로 인에이블되며, 제1 출력선택신호(BST_OEB<1>)는 로직로우레벨로 인에이블된다. 따라서, 패드(130)를 통해 입력된 신호는 제2 입력버퍼(216), 제2 선택부(214), 제3 선택부(215) 및 제1 출력경로(123)를 경유하여 패드(121)로 출력된다. 제2 모드가 수행되는 경우 제2 입력버퍼(216), 제2 선택부(214), 제3 선택부(215) 및 제1 출력경로(123)를 경유하여 패드(121)의 인터페이스 불량 여부를 확인할 수 있다.
이상 살펴본 바와 같이, 본 실시예에 따른 반도체시스템은 모드설정신호(SEN<3:1>)의 논리레벨 조합에 따라 다양한 입출력 경로를 통해 신호가 입출력되는 모드들을 제공하여 임의의 신호 패턴에 대한 인터페이스의 불량 여부를 용이하게 확인할 수 있다. 예를 들어, 테스트모드에서는 제1 선택부(212), 제1 래치부(213), 제2 선택부(214), 제4 선택부(217), 제2 래치부(218), 제5 선택부(219) 및 제3 출력경로(135)의 인터페이스 불량 여부를 확인할 수 있고, 제1 모드에서는 제1 입력버퍼(211), 제5 선택부(219), 제6 선택부(220) 및 제2 출력경로(133)의 인터페이스 불량 여부를 확인할 수 있으며, 제2 모드에서는 제2 입력버퍼(216), 제2 선택부(214), 제3 선택부(215) 및 제1 출력경로(123)를 경유하여 패드(121)의 인터페이스 불량 여부를 확인할 수 있다.
도 7을 참고하여 제1 입출력부(112)에 포함된 제1 입력경로(122), 제1 출력경로(123) 및 제1 입출력제어부(124)의 다른 실시예에 따른 구성과 제2 입출력부(113)에 포함된 제2 입력경로(132), 제2 출력경로(133) 및 제2 입출력제어부(134)의 다른 실시예에 따른 구성을 보다 구체적으로 살펴보면 다음과 같다.
제1 입력경로(122)는 제1 입력버퍼(711), 제1 선택부(712) 및 제1 래치부(713)를 포함한다. 제1 입력버퍼(711)는 제1 모드에서 로직하이레벨로 인에이블되는 제1 입력선택신호(BST_RXEN<1>)가 입력되는 경우 패드(121)를 통해 입력된 신호를 버퍼링하여 커맨드어드레스(RX_CA)로 출력한다. 제1 선택부(712)는 테스트모드가 수행되어 로직로우레벨로 인에이블된 제1 테스트인에이블신호(BST_SFTB)가 입력되는 경우 패드(120)를 통해 입력된 신호를 선택하여 출력한다. 제1 선택부(712)는 테스트모드가 수행되지 않아 로직하이레벨로 디스에이블된 제1 테스트인에이블신호(BST_SFTB)가 입력되는 경우 제1 입력버퍼(711)의 출력신호를 선택하여 출력한다. 제1 래치부(713)는 테스트모드가 수행될 때 생성되는 테스트클럭(BST_SCK)에 동기하여 제1 선택부(712)의 출력신호를 래치하여 출력한다. 커맨드어드레스(RX_CA)는 제1 채널의 메모리셀(미도시)의 동작을 위해 입력되는 커맨드 및 어드레스로 구현되는 것이 바람직하다. 실시예에 따라서는 커맨드어드레스(RX_CA) 대신 데이터가 입력되도록 구현될 수도 있다.
제1 입출력제어부(124)는 제2 선택부(714) 및 제1 전달부(715)를 포함한다. 제2 선택부(714)는 제1 모드 또는 제2 모드가 수행되어 로직하이레벨로 인에이블된 제2 테스트인에이블신호(BST_EN)가 입력되는 경우 제2 입력경로(132)에서 출력된 수신데이터(RX_D)를 선택하여 출력한다. 제2 선택부(214)는 제1 모드 및 제2 모드가 수행되지 않아 로직로우레벨로 디스에이블된 제2 테스트인에이블신호(BST_EN)가 입력되는 경우 제1 래치부(713)의 출력신호를 선택하여 출력한다. 제1 전달부(715)는 제2 모드가 수행되어 로직로우레벨로 인에이블된 제1 출력선택신호(BST_OEB<1>)가 입력되는 경우 턴온되어 제2 선택부(714)의 출력신호를 전달한다.
제2 입력경로(132)는 제2 입력버퍼(716), 제3 선택부(717) 및 제2 래치부(718)를 포함한다. 제2 입력버퍼(716)는 제2 모드에서 로직하이레벨로 인에이블되는 제2 입력선택신호(BST_RXEN<2>)가 입력되는 경우 패드(121)를 통해 입력된 신호를 버퍼링하여 수신데이터(RX_D)로 출력한다. 제3 선택부(717)는 테스트모드가 수행되어 로직로우레벨로 인에이블된 제1 테스트인에이블신호(BST_SFTB)가 입력되는 경우 제1 입출력제어부(124)의 출력신호를 선택하여 출력한다. 제3 선택부(717)는 테스트모드가 수행되지 않아 로직하이레벨로 디스에이블된 제1 테스트인에이블신호(BST_SFTB)가 입력되는 경우 제2 입력버퍼(716)의 출력신호를 선택하여 출력한다. 제2 래치부(718)는 테스트모드가 수행될 때 생성되는 테스트클럭(BST_SCK)에 동기하여 제3 선택부(717)의 출력신호를 래치하여 출력한다. 수신데이터(RX_D)는 제2 채널의 메모리셀(미도시)에 저장하기 위해 입력된다.
제2 입출력제어부(134)는 제4 선택부(719) 및 제5 선택부(720)를 포함한다. 제4 선택부(719)는 제1 모드 또는 제2 모드가 수행되어 로직하이레벨로 인에이블된 제2 테스트인에이블신호(BST_EN)가 입력되는 경우 제1 입력경로(122)에서 출력된 커맨드어드레스(RX_CA)를 선택하여 출력한다. 제4 선택부(719)는 제1 모드 및 제2 모드가 수행되지 않아 로직로우레벨로 디스에이블된 제2 테스트인에이블신호(BST_EN)가 입력되는 경우 제2 래치부(718)의 출력신호를 선택하여 출력한다. 제5 선택부(720)는 제1 모드가 수행되어 로직로우레벨로 인에이블된 제2 출력선택신호(BST_OEB<2>)가 입력되는 경우 제4 선택부(719)의 출력신호를 선택하여 출력한다. 제5 선택부(720)는 제1 모드가 수행되지 않아 로직하이레벨로 디스에이블된 제2 출력선택신호(BST_OEB<2>)가 입력되는 경우 제2 채널의 메모리셀(미도시)에서 출력되는 송신데이터(TX_D)를 선택하여 출력한다.
도 7에 도시된 제1 입출력부(112)는 도 1에 도시된 제1 입출력부(112)와 달리 제1 전달부(715)를 구비하고, 제1 입력경로(122)를 통해 커맨드어드레스(RX_CA)를 수신한다는 점을 제외하고는 구성이 동일하다. 따라서, 구체적인 구성 및 동작에 대한 설명은 생략한다.
10: 컨트롤러 11 제1 반도체장치
14: 제2 반도체장치 111: 모드제어신호생성부
112: 제1 입출력부 113: 제2 입출력부
122: 제1 입력경로 123: 제1 출력경로
124: 제1 입출력제어부 132: 제2 입력경로
133: 제2 출력경로 134: 제2 입출력제어부
135: 제3 출력경로 135: 제3 출력경로

Claims (20)

  1. 제1 패드를 통해 신호를 입력받는 제1 입력경로와, 상기 제1 패드를 통해 신호를 출력하는 제1 출력경로 및 제1 입출력제어부를 포함하는 제1 입출력부; 및
    제2 패드를 통해 신호를 입력받는 제2 입력경로와, 상기 제2 패드를 통해 신호를 출력하는 제2 출력경로 및 제2 입출력제어부를 포함하는 제2 입출력부를 포함하되,
    상기 제2 입출력제어부는 제1 모드에서 상기 제1 입력경로를 통해 입력된 신호를 상기 제2 출력경로로 출력하고, 상기 제1 입출력제어부는 제2 모드에서 상기 제2 입력경로를 통해 입력된 신호를 상기 제1 출력경로로 출력하는 반도체장치.
  2. 제 1 항에 있어서, 상기 제1 입력경로는 상기 제1 모드에서 인에이블되는 제1 입력선택신호에 응답하여 상기 제1 패드를 통해 입력된 신호를 버퍼링하는 제1 입력버퍼를 포함하는 반도체장치.
  3. 제 2 항에 있어서, 상기 제1 입력경로는
    제1 테스트인에이블신호에 응답하여 상기 제1 입력버퍼의 출력신호 또는 제3 패드를 통해 입력된 신호를 선택적으로 출력하는 제1 선택부; 및
    테스트클럭에 동기하여 상기 제1 선택부의 출력신호를 래치하여 출력하는 제1 래치부를 더 포함하는 반도체장치.
  4. 제 2 항에 있어서, 상기 제1 입출력제어부는
    상기 제1 모드 및 상기 제2 모드에서 인에이블되는 제2 테스트인에이블신호에 응답하여 상기 제1 입력경로의 출력신호 또는 상기 제2 입력경로의 출력신호를 선택적으로 출력하는 제2 선택부; 및
    상기 제2 모드에서 인에이블되는 제1 출력선택신호에 응답하여 상기 제2 선택부의 출력신호 또는 제1 전송데이터를 선택적으로 상기 제1 출력경로로 출력하는 제3 선택부를 포함하는 반도체장치.
  5. 제 1 항에 있어서, 상기 제2 입력경로는 상기 제2 모드에서 인에이블되는 제2 입력선택신호에 응답하여 상기 제2 패드를 통해 입력된 신호를 버퍼링하는 제2 입력버퍼를 포함하는 반도체장치.
  6. 제 5 항에 있어서, 상기 제2 입력경로는
    제2 테스트인에이블신호에 응답하여 상기 제2 입력버퍼의 출력신호 또는 상기 제1 입출력제어부의 출력신호를 선택적으로 출력하는 제4 선택부; 및
    테스트클럭에 동기하여 상기 제4 선택부의 출력신호를 래치하여 출력하는 제2 래치부를 더 포함하는 반도체장치.
  7. 제 5 항에 있어서, 상기 제2 입출력제어부는
    상기 제1 모드 및 상기 제2 모드에서 인에이블되는 제2 테스트인에이블신호에 응답하여 상기 제1 입력경로의 출력신호 또는 상기 제2 입력경로의 출력신호를 선택적으로 출력하는 제5 선택부; 및
    상기 제1 모드에서 인에이블되는 제2 출력선택신호에 응답하여 상기 제5 선택부의 출력신호 또는 제2 전송데이터를 선택적으로 상기 제2 출력경로로 출력하는 제6 선택부를 포함하는 반도체장치.
  8. 제 7 항에 있어서, 상기 제5 선택부에서 출력된 데이터를 제4 패드로 출력하기 위해 적어도 하나의 드라이버를 포함하는 제3 출력경로를 더 포함하는 반도체장치.
  9. 제 1 항에 있어서, 칩선택신호가 인에이블된 상태에서 모드설정신호의 논리레벨 조합에 따라 선택적으로 인에이블되는 제1 입력선택신호, 제2 입력선택신호, 제1 출력선택신호 및 제2 출력선택신호를 생성하는 모드제어신호생성부를 더 포함하는 반도체장치.
  10. 제 9 항에 있어서, 상기 제1 입력선택신호 및 상기 제2 출력선택신호는 상기 제1 모드에서 인에이블되고, 상기 제2 입력선택신호 및 상기 제1 출력선택신호는 상기 제2 모드에서 인에이블되는 반도체장치.
  11. 제 9 항에 있어서, 상기 모드제어신호생성부는 테스트모드를 수행하기 위해 인에이블되는 제1 테스트인에이블신호를 생성하되, 상기 테스트모드가 수행되는 경우 제3 패드를 통해 입력된 신호가 상기 제1 입력경로, 상기 제1 입출력제어부, 상기 제2 입력경로, 상기 제2 입출력제어부 및 제3 출력경로를 통해 제4 패드로 출력되는 반도체장치.
  12. 제 11 항에 있어서, 상기 모드제어신호생성부는 상기 테스트모드에서 외부클럭으로부터 테스트클럭을 생성하고, 상기 제1 모드 및 상기 제2 모드에서 인에이블되는 제2 테스트인에이블신호를 생성하는 반도체장치.
  13. 모드설정신호, 칩선택신호 및 외부클럭을 출력하는 컨트롤러; 및
    제1 패드 및 제2 패드를 포함하고, 상기 모드설정신호에 응답하여 제1 모드에 진입하는 경우 상기 제1 패드를 통해 입력된 신호를 제1 입력경로, 제2 입출력제어부 및 제2 출력경로를 통해 상기 제2 패드로 출력하고, 상기 모드설정신호에 응답하여 제2 모드에 진입하는 경우 상기 제2 패드를 통해 입력된 신호를 제2 입력경로, 제1 입출력제어부 및 제1 출력경로를 통해 상기 제1 패드로 출력하는 반도체장치를 포함하는 반도체시스템.
  14. 제 13 항에 있어서, 상기 반도체장치는 상기 칩선택신호가 인에이블된 상태에서 모드설정신호의 논리레벨 조합에 따라 선택적으로 인에이블되는 제1 입력선택신호, 제2 입력선택신호, 제1 출력선택신호 및 제2 출력선택신호를 생성하는 모드제어신호생성부를 포함하되, 상기 제1 입력선택신호 및 상기 제2 출력선택신호는 상기 제1 모드에서 인에이블되고, 상기 제2 입력선택신호 및 상기 제1 출력선택신호는 상기 제2 모드에서 인에이블되는 반도체시스템.
  15. 제 14 항에 있어서, 상기 모드제어신호생성부는 테스트모드를 수행하기 위해 인에이블되는 제1 테스트인에이블신호를 생성하되, 상기 테스트모드가 수행되는 경우 제3 패드를 통해 입력된 신호가 상기 제1 입력경로, 상기 제1 입출력제어부, 상기 제2 입력경로, 상기 제2 입출력제어부 및 제3 출력경로를 통해 제4 패드로 출력되는 반도체시스템.
  16. 제 14 항에 있어서, 상기 모드제어신호생성부는 상기 테스트모드에서 외부클럭으로부터 테스트클럭을 생성하고, 상기 제1 모드 및 상기 제2 모드에서 인에이블되는 제2 테스트인에이블신호를 생성하는 반도체시스템.
  17. 제 13 항에 있어서, 상기 반도체장치는
    상기 제1 패드를 통해 신호를 입력받는 상기 제1 입력경로와, 상기 제1 패드를 통해 신호를 출력하는 상기 제1 출력경로 및 상기 제1 입출력제어부를 포함하는 제1 입출력부; 및
    상기 제2 패드를 통해 신호를 입력받는 상기 제2 입력경로와, 상기 제2 패드를 통해 신호를 출력하는 상기 제2 출력경로 및 상기 제2 입출력제어부를 포함하는 제2 입출력부를 포함하는 반도체시스템.
  18. 제 17 항에 있어서, 상기 제1 입력경로는
    상기 제1 모드에서 인에이블되는 제1 입력선택신호에 응답하여 상기 제1 패드를 통해 입력된 신호를 버퍼링하는 제1 입력버퍼;
    제1 테스트인에이블신호에 응답하여 상기 제1 입력버퍼의 출력신호 또는 제3 패드를 통해 입력된 신호를 선택적으로 출력하는 제1 선택부; 및
    테스트클럭에 동기하여 상기 제1 선택부의 출력신호를 래치하여 출력하는 제1 래치부를 포함하는 반도체시스템.
  19. 제 18 항에 있어서, 상기 제1 입출력제어부는
    상기 제1 모드 및 상기 제2 모드에서 인에이블되는 제2 테스트인에이블신호에 응답하여 상기 제1 입력경로의 출력신호 또는 상기 제2 입력경로의 출력신호를 선택적으로 출력하는 제2 선택부; 및
    상기 제2 모드에서 인에이블되는 제1 출력선택신호에 응답하여 상기 제2 선택부의 출력신호 또는 제1 전송데이터를 선택적으로 상기 제1 출력경로로 출력하는 제3 선택부를 포함하는 반도체시스템.
  20. 제 17 항에 있어서, 상기 제2 입력경로는
    상기 제2 모드에서 인에이블되는 제2 입력선택신호에 응답하여 상기 제2 패드를 통해 입력된 신호를 버퍼링하는 제2 입력버퍼;
    제2 테스트인에이블신호에 응답하여 상기 제2 입력버퍼의 출력신호 또는 상기 제1 입출력제어부의 출력신호를 선택적으로 출력하는 제4 선택부; 및
    테스트클럭에 동기하여 상기 제4 선택부의 출력신호를 래치하여 출력하는 제2 래치부를 포함하는 반도체시스템.
KR1020140126000A 2014-09-22 2014-09-22 반도체장치 및 이를 포함하는 반도체시스템 KR20160034698A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020140126000A KR20160034698A (ko) 2014-09-22 2014-09-22 반도체장치 및 이를 포함하는 반도체시스템
US14/595,698 US9502384B2 (en) 2014-09-22 2015-01-13 Semiconductor devices and semiconductor systems including the same
CN201510062327.6A CN105988958B (zh) 2014-09-22 2015-02-05 半导体器件和包括半导体器件的半导体系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140126000A KR20160034698A (ko) 2014-09-22 2014-09-22 반도체장치 및 이를 포함하는 반도체시스템

Publications (1)

Publication Number Publication Date
KR20160034698A true KR20160034698A (ko) 2016-03-30

Family

ID=55526457

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140126000A KR20160034698A (ko) 2014-09-22 2014-09-22 반도체장치 및 이를 포함하는 반도체시스템

Country Status (3)

Country Link
US (1) US9502384B2 (ko)
KR (1) KR20160034698A (ko)
CN (1) CN105988958B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2701327A4 (en) 2011-04-19 2015-03-11 Panasonic Ip Corp America PRE-CODING METHOD AND PRE-CODING DEVICE
KR20160034698A (ko) * 2014-09-22 2016-03-30 에스케이하이닉스 주식회사 반도체장치 및 이를 포함하는 반도체시스템
KR20160146404A (ko) * 2015-06-12 2016-12-21 에스케이하이닉스 주식회사 입출력라인 테스트 장치 및 방법
US10607977B2 (en) 2017-01-20 2020-03-31 Google Llc Integrated DRAM with low-voltage swing I/O
CN112882422A (zh) * 2021-01-26 2021-06-01 广州巨晟微电子股份有限公司 Mcu模式控制电路、控制方法及mcu

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920001082B1 (ko) * 1989-06-13 1992-02-01 삼성전자 주식회사 반도체 메모리장치에 있어서 메모리 테스트용 멀티바이트 광역 병렬 라이트회로
JPH0785655A (ja) * 1993-09-16 1995-03-31 Mitsubishi Electric Corp 半導体記憶装置
JP3607760B2 (ja) * 1995-10-13 2005-01-05 富士通株式会社 半導体集積回路装置
JP4201878B2 (ja) * 1998-05-07 2008-12-24 株式会社ルネサステクノロジ 半導体装置及び試験ボード
US7035607B2 (en) * 1998-05-29 2006-04-25 Silicon Laboratories Inc. Systems and methods for providing an adjustable reference signal to RF circuitry
US6507117B1 (en) * 1999-01-29 2003-01-14 Rohm Co., Ltd. Semiconductor chip and multichip-type semiconductor device
JP4294159B2 (ja) * 1999-05-06 2009-07-08 株式会社ルネサステクノロジ 半導体集積回路装置
JP4002378B2 (ja) * 1999-12-27 2007-10-31 エルピーダメモリ株式会社 電子回路
JP2001202797A (ja) * 2000-01-20 2001-07-27 Mitsubishi Electric Corp 半導体記憶装置および半導体テスト方法
US6732304B1 (en) * 2000-09-21 2004-05-04 Inapac Technology, Inc. Chip testing within a multi-chip semiconductor package
US7240254B2 (en) * 2000-09-21 2007-07-03 Inapac Technology, Inc Multiple power levels for a chip within a multi-chip semiconductor package
JP2002269993A (ja) * 2001-03-13 2002-09-20 Mitsubishi Electric Corp 半導体記憶装置
US7313740B2 (en) * 2002-07-25 2007-12-25 Inapac Technology, Inc. Internally generating patterns for testing in an integrated circuit device
US6885212B2 (en) * 2002-06-25 2005-04-26 Fujitsu Limited Semiconductor device and test method for the same
JP4021898B2 (ja) * 2003-03-31 2007-12-12 富士通株式会社 半導体集積回路装置、および半導体集積回路装置の制御方法
JP2005209239A (ja) * 2004-01-20 2005-08-04 Nec Electronics Corp 半導体集積回路装置
JP2005317830A (ja) * 2004-04-30 2005-11-10 Elpida Memory Inc 半導体装置、マルチチップパッケージ、およびワイヤボンディング方法
JP4322827B2 (ja) * 2005-02-09 2009-09-02 エルピーダメモリ株式会社 半導体チップ
JP4949707B2 (ja) * 2006-03-22 2012-06-13 ルネサスエレクトロニクス株式会社 半導体装置及びそのテスト方法
JP4910512B2 (ja) * 2006-06-30 2012-04-04 富士通セミコンダクター株式会社 半導体装置および半導体装置の製造方法
JP4415984B2 (ja) * 2006-12-06 2010-02-17 ソニー株式会社 半導体装置の製造方法
JP5130792B2 (ja) * 2007-06-08 2013-01-30 富士通セミコンダクター株式会社 半導体集積回路およびシステム
JP5115090B2 (ja) * 2007-08-10 2013-01-09 富士通セミコンダクター株式会社 半導体メモリ、半導体メモリのテスト方法およびシステム
JP4891892B2 (ja) * 2007-12-27 2012-03-07 ルネサスエレクトロニクス株式会社 半導体集積回路装置とそのテスト方法
WO2009122867A1 (ja) * 2008-03-31 2009-10-08 日本電気株式会社 半導体装置、複合回路装置及びそれらの製造方法
JP5200914B2 (ja) * 2008-12-19 2013-06-05 富士通セミコンダクター株式会社 半導体メモリおよびシステム
JP2012078332A (ja) * 2009-10-09 2012-04-19 Elpida Memory Inc 半導体装置、半導体装置の試験方法、及びデータ処理システム。
KR101036924B1 (ko) * 2009-12-28 2011-05-25 주식회사 하이닉스반도체 반도체 집적회로
KR101110818B1 (ko) * 2009-12-28 2012-02-24 주식회사 하이닉스반도체 반도체 집적회로
KR101086499B1 (ko) * 2009-12-29 2011-11-25 주식회사 하이닉스반도체 반도체 집적 회로
JP5601842B2 (ja) * 2010-01-18 2014-10-08 ピーエスフォー ルクスコ エスエイアールエル 半導体装置、半導体装置の試験方法、及びデータ処理システム
JP2012226794A (ja) * 2011-04-18 2012-11-15 Elpida Memory Inc 半導体装置、及び半導体装置の制御方法。
KR20120119532A (ko) * 2011-04-21 2012-10-31 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 테스트 방법
JP2013090100A (ja) * 2011-10-17 2013-05-13 Elpida Memory Inc 半導体装置
KR101889509B1 (ko) * 2012-04-20 2018-09-20 에스케이하이닉스 주식회사 반도체 장치 및 이를 포함하는 반도체 시스템
JP2014022652A (ja) * 2012-07-20 2014-02-03 Elpida Memory Inc 半導体装置及びそのテスト装置、並びに、半導体装置のテスト方法
KR101996967B1 (ko) * 2012-12-24 2019-07-08 에스케이하이닉스 주식회사 반도체 장치
KR20140137569A (ko) * 2013-05-23 2014-12-03 에스케이하이닉스 주식회사 반도체 장치
KR102032230B1 (ko) * 2013-08-01 2019-10-16 에스케이하이닉스 주식회사 반도체 장치
KR102103865B1 (ko) * 2013-11-05 2020-04-24 에스케이하이닉스 주식회사 반도체 시스템
KR102102341B1 (ko) * 2014-02-07 2020-04-21 에스케이하이닉스 주식회사 반도체 장치 및 그 동작방법
KR20150097074A (ko) * 2014-02-18 2015-08-26 에스케이하이닉스 주식회사 테스트 회로 및 이를 포함하는 반도체 장치
KR20160034698A (ko) * 2014-09-22 2016-03-30 에스케이하이닉스 주식회사 반도체장치 및 이를 포함하는 반도체시스템
KR20160076889A (ko) * 2014-12-23 2016-07-01 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템

Also Published As

Publication number Publication date
CN105988958A (zh) 2016-10-05
CN105988958B (zh) 2019-11-19
US20160086920A1 (en) 2016-03-24
US9502384B2 (en) 2016-11-22

Similar Documents

Publication Publication Date Title
KR20160034698A (ko) 반도체장치 및 이를 포함하는 반도체시스템
US10615126B2 (en) Semiconductor apparatus and memory system
KR20150097074A (ko) 테스트 회로 및 이를 포함하는 반도체 장치
US10553510B2 (en) Stacked semiconductor apparatus being electrically connected through through-via and monitoring method
KR20150096889A (ko) 적층형 반도체 메모리 장치 및 이를 위한 테스트 회로
US9030026B2 (en) Stack type semiconductor circuit with impedance calibration
US20120012841A1 (en) Through-silicon via testing structure
US20120326775A1 (en) Chip select circuit and semiconductor apparatus including the same
US9548134B2 (en) Semiconductor integrated circuit device and multi chip package including the same
US20150179283A1 (en) Semiconductor devices and semiconductor systems including the same
US9576936B2 (en) Semiconductor system having semiconductor apparatus and method of determining delay amount using the semiconductor apparatus
US8873267B2 (en) Semiconductor apparatus
US9019778B2 (en) Semiconductor apparatus
US10247778B2 (en) Semiconductor apparatus and test method thereof
KR20160068532A (ko) 반도체 칩 및 이를 이용한 적층형 반도체 장치
KR102522006B1 (ko) 입/출력단 특성 조정 회로 및 이를 포함하는 반도체 장치
KR20160076195A (ko) 다수의 채널로 동작할 수 있는 적층 반도체 장치
KR20130002672A (ko) 반도체 장치
US9324390B2 (en) Semiconductor devices and semiconductor systems including the same
KR20150141018A (ko) 관통 비아를 통해 연결되는 적층 반도체 장치 및 모니터링 방법
KR20190054382A (ko) 적층 반도체 장치 및 반도체 시스템
US9773568B2 (en) Semiconductor devices and semiconductor systems including the same
KR20160025957A (ko) 집적회로
KR20160027349A (ko) 반도체장치 및 이를 포함하는 반도체시스템
US9606174B2 (en) Semiconductor device that supporting a built-in self-test (BIST) operation and multi-semiconductor package including the same

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid