JP4021898B2 - 半導体集積回路装置、および半導体集積回路装置の制御方法 - Google Patents
半導体集積回路装置、および半導体集積回路装置の制御方法 Download PDFInfo
- Publication number
- JP4021898B2 JP4021898B2 JP2004570177A JP2004570177A JP4021898B2 JP 4021898 B2 JP4021898 B2 JP 4021898B2 JP 2004570177 A JP2004570177 A JP 2004570177A JP 2004570177 A JP2004570177 A JP 2004570177A JP 4021898 B2 JP4021898 B2 JP 4021898B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- unit
- input
- signal
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/20—Initialising; Data preset; Chip identification
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/44—Indication or identification of errors, e.g. for repair
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
- H04N23/70—Circuitry for compensating brightness variation in the scene
- H04N23/73—Circuitry for compensating brightness variation in the scene by influencing the exposure time
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Logic Circuits (AREA)
- Dram (AREA)
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
番号など)を不揮発性デバイスにより記憶しており、それらの情報をパッケージ状態で外部から読み出しできる様にしている。
データ保持部21に蓄えられたデータとを比較し、両者が一致したときにはその一致した判定結果を判定結果出力回路23を介してパッドP0に出力する。出力方法は、パッドP0に電流が流れるようにすることで比較判定回路22による判定結果(一致)を出力する方法である。
カウンタ部へパルス信号が入力される信号入力期間から、チップ固有情報が外部端子へ出力される信号出力期間へ切り替える入出力切替部が備えられている。そして信号出力期間中にチップ固有情報に応じたクロック数のクロック信号が外部端子へ出力される。
203から出力される(図中矢印S2)。
6乃至229の出力はすべてローレベルとなり、ノアゲート230からはハイレベルの出力終了信号Φendが出力される。ハイレベルの出力終了信号Φendがラッチ部2(225)に入力されると、その出力である出力イネーブル信号Φoeがローレベルへと遷移する(図中矢印S4)。
(図中矢印S9)。ハイレベルの信号Φsfが入力されたトランジスタ318は導通状態とされ、接地電圧Vssのローレベル信号が信号線320を経由して出力部307へ入力される。出力部307にローレベルの出力制御信号Φoutが入力されると、トランジスタ221が導通、トランジスタ222が非導通とされて、パッド101には電源電圧Vccのハイレベルの信号が出力される(図中矢印S10)。
422に入力される。セレクタには切換スイッチ411乃至420が備えられる。判定結果出力回路406には、例えば第1乃至第4実施形態で用いられた判定結果出力回路が使用できる。
宜に組み合わせができることは言うまでもない。
を抑えることができる。
Claims (9)
- チップ固有情報を格納するデータ保持部を備え、通常動作モードの他に前記チップ固有情報を読み出す情報読み出しモードを有する半導体集積回路装置において、
前記情報読み出しモードにおいて、外部端子から入力されるパルス信号をカウントするカウンタ部と、
前記データ保持部に格納されている前記チップ固有情報と前記カウンタ部の出力とを比較し一致するかどうかを判定する比較判定部と、
前記比較判定部による一致判定結果に応じて、前記外部端子に対して報知電流を流す第1判定結果出力部と
を備えることを特徴とする半導体集積回路装置。 - 前記第1判定結果出力部は、前記比較判定部からの一致判定結果をラッチする結果ラッチ部を備えることを特徴とする請求項1に記載の半導体集積回路装置。
- チップ固有情報を格納するデータ保持部を備え、通常動作モードの他に前記チップ固有情報を読み出す情報読み出しモードを有する半導体集積回路装置において、
前記情報読み出しモードにおいて、外部端子から入力されるパルス信号をカウントするカウンタ部と、
前記データ保持部に格納されている前記チップ固有情報と前記カウンタ部の出力とを比較し一致するかどうかを判定する比較判定部と、
前記カウンタ部による所定カウント値のカウント終了に応じて、前記外部端子を、パルス信号の入力端子から前記チップ固有情報の出力端子へ切り替える入出力切替部と
を備えることを特徴とする半導体集積回路装置。 - チップ固有情報を格納するデータ保持部を備え、通常動作モードの他に前記チップ固有情報を読み出す情報読み出しモードを有する半導体集積回路装置において、
入力されるパルス信号をカウントするカウンタ部と、
前記データ保持部に格納されている前記チップ固有情報と前記カウンタ部の出力とを比較し一致するかどうかを判定する比較判定部と、
前記カウンタ部からの入力または前記カウンタ部への出力の少なくとも一方を必要とす
る、少なくとも1つの機能回路とを備え、
前記通常動作モードにおいては、前記カウンタ部は、前記機能回路に接続され、
前記情報読み出しモードにおいては、前記カウンタ部の入力は外部端子へ接続され、前記カウンタ部の出力は前記比較判定部へ接続されることにより、
前記カウンタ部を、少なくとも1つ以上の機能回路と、前記外部端子または前記比較判定部の少なくとも1つとの間で共用することを特徴とする半導体集積回路装置。 - 前記カウンタ部の入出力信号を切り換えるセレクタ部を備え、
前記カウンタ部の共用は、前記セレクタ部によって行われることを特徴とする、請求項4に記載の半導体集積回路装置。 - 前記機能回路は、リフレッシュ動作を制御する回路またはバースト動作を制御する回路であることを特徴とする、請求項4に記載の半導体集積回路装置。
- 通常動作モードの他に、予め格納されているチップ固有情報を読み出す情報読み出しモードを有する半導体集積回路装置の制御方法において、
前記情報読み出しモードにおいて、外部端子から入力されるパルス信号をカウントするカウント動作ステップと、
前記チップ固有情報と前記カウント動作ステップによるカウント結果とを比較し一致するかどうかを判定する比較判定ステップと、
前記比較判定ステップによる一致判定結果に応じて、前記外部端子に対して報知電流を流す第1判定結果出力ステップと
を備えることを特徴とする半導体集積回路装置の制御方法。 - 通常動作モードの他に、予め格納されているチップ固有情報を読み出す情報読み出しモードを有する半導体集積回路装置の制御方法において、
前記情報読み出しモードにおいて、外部端子から入力されるパルス信号をカウントする カウント動作ステップと、
前記チップ固有情報と前記カウント動作ステップによるカウント結果とを比較し一致するかどうかを判定する比較判定ステップと、
前記カウント動作ステップによる所定カウント値のカウント終了に応じて、前記外部端子を、パルス信号の入力端子から前記チップ固有情報の出力端子へ切り替える入出力切替ステップと
を備えることを特徴とする半導体集積回路装置の制御方法。 - 前記比較判定部により一致判定された前記チップ固有情報をラッチする情報ラッチ部を備え、
前記入出力切替部からの切替信号に応じて、前記情報ラッチ部における各ビット位置を順次選択する出力制御部を備える
ことを特徴とする請求項3に記載の半導体集積回路装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2003/004133 WO2004088749A1 (ja) | 2003-03-31 | 2003-03-31 | 半導体集積回路装置、および半導体集積回路装置の制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2004088749A1 JPWO2004088749A1 (ja) | 2006-07-06 |
JP4021898B2 true JP4021898B2 (ja) | 2007-12-12 |
Family
ID=33105363
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004570177A Expired - Fee Related JP4021898B2 (ja) | 2003-03-31 | 2003-03-31 | 半導体集積回路装置、および半導体集積回路装置の制御方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7135882B2 (ja) |
JP (1) | JP4021898B2 (ja) |
CN (1) | CN100370614C (ja) |
WO (1) | WO2004088749A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101124251B1 (ko) * | 2010-07-07 | 2012-03-27 | 주식회사 하이닉스반도체 | 적층된 칩들에 아이디를 부여하는 시스템, 반도체 장치 및 그 방법 |
KR20160034698A (ko) * | 2014-09-22 | 2016-03-30 | 에스케이하이닉스 주식회사 | 반도체장치 및 이를 포함하는 반도체시스템 |
CN104614662B (zh) * | 2015-01-21 | 2017-05-24 | 矽力杰半导体技术(杭州)有限公司 | 测试模式设定电路及设定方法 |
CN115588460B (zh) * | 2022-12-06 | 2023-03-14 | 仲联半导体(上海)有限公司 | 一种自动识别测试模式和产品模式的方法及芯片 |
CN117368701B (zh) * | 2023-12-07 | 2024-03-15 | 芯洲科技(北京)股份有限公司 | 焊盘检测电路 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0961496A (ja) * | 1995-08-29 | 1997-03-07 | Hitachi Ltd | 半導体集積回路装置および論理テスト方法 |
JP3491719B2 (ja) | 1995-12-14 | 2004-01-26 | 川崎マイクロエレクトロニクス株式会社 | 半導体集積回路 |
JPH09318704A (ja) * | 1996-05-30 | 1997-12-12 | Ando Electric Co Ltd | Ic試験装置 |
JPH10161898A (ja) * | 1996-11-29 | 1998-06-19 | Nec Eng Ltd | 半導体集積回路 |
JPH11101858A (ja) * | 1997-09-29 | 1999-04-13 | Toshiba Microelectronics Corp | 半導体集積回路 |
EP1014547A3 (en) * | 1998-12-21 | 2000-11-15 | Fairchild Semiconductor Corporation | Low-current charge pump system |
JP2000193724A (ja) * | 1998-12-24 | 2000-07-14 | Nec Corp | 入出力回路 |
JP2000315772A (ja) | 1999-04-30 | 2000-11-14 | Fujitsu Ltd | 半導体集積回路装置 |
JP4137474B2 (ja) * | 2002-03-18 | 2008-08-20 | 富士通株式会社 | 自己テスト回路及び半導体記憶装置 |
-
2003
- 2003-03-31 CN CNB038243695A patent/CN100370614C/zh not_active Expired - Fee Related
- 2003-03-31 WO PCT/JP2003/004133 patent/WO2004088749A1/ja active Application Filing
- 2003-03-31 JP JP2004570177A patent/JP4021898B2/ja not_active Expired - Fee Related
-
2005
- 2005-03-28 US US11/090,661 patent/US7135882B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20050169060A1 (en) | 2005-08-04 |
US7135882B2 (en) | 2006-11-14 |
WO2004088749A1 (ja) | 2004-10-14 |
CN100370614C (zh) | 2008-02-20 |
JPWO2004088749A1 (ja) | 2006-07-06 |
CN1689159A (zh) | 2005-10-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7512033B2 (en) | Apparatus and method for controlling clock signal in semiconductor memory device | |
US6472909B1 (en) | Clock routing circuit with fast glitchless switching | |
JPH10199278A (ja) | フラッシュメモリ装置用リペアヒューズ回路 | |
US6504774B2 (en) | DDR SDRAM for stable read operation | |
US20080251887A1 (en) | Serial system for blowing antifuses | |
JP2001022650A (ja) | 半導体不揮発性記憶装置 | |
US8358555B2 (en) | Fuse circuit and control method thereof | |
US6950357B2 (en) | Test mode flag signal generator of semiconductor memory device | |
US7135882B2 (en) | Semiconductor integrated circuit device and control method for the semiconductor integrated circuit device | |
US6552960B2 (en) | Semiconductor integrated circuit device | |
JPH0383299A (ja) | 半導体記憶装置 | |
US7107500B2 (en) | Test mode circuit of semiconductor memory device | |
KR100308196B1 (ko) | 리던던시디코더회로를구비하는반도체메모리장치 | |
US6704240B2 (en) | Predecoder control circuit | |
US5579268A (en) | Semiconductor memory device capable of driving word lines at high speed | |
JP2960752B2 (ja) | 半導体記憶装置 | |
JP4002094B2 (ja) | 半導体集積回路および半導体集積回路の試験方法 | |
US6346823B1 (en) | Pulse generator for providing pulse signal with constant pulse width | |
US8233334B2 (en) | Code address memory (CAM) cell read control circuit of semiconductor memory device and method of reading data of CAM cell | |
US20090097330A1 (en) | Fuse latch circuit and fuse latch method | |
US7768866B2 (en) | Method and system for preventing noise disturbance in high speed, low power memory | |
US20070052466A1 (en) | Flip-flop with improved operating speed | |
KR100656771B1 (ko) | 반도체 집적 회로 장치 및 반도체 집적 회로 장치의 제어방법 | |
US9053776B2 (en) | Setting information storage circuit and integrated circuit chip including the same | |
US6239647B1 (en) | Decoder circuit and decoding method of the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070517 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070521 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070605 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070803 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070925 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070927 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101005 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101005 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101005 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111005 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111005 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111005 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111005 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121005 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121005 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131005 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |