CN100370614C - 半导体集成电路装置及半导体集成电路装置的控制方法 - Google Patents

Abstract

本发明目的在于提供一种半导体集成电路装置及其控制方法，使得可抑制封装的总端子数的增加并可在封装状态下读出安装芯片的芯片固有信息，并且使芯片固有信息读出所必需的电路的面积与以往相比得到削减。在本发明中，输入脉冲信号外部端子与输出芯片固有信息的外部端子使用的是同一端子。此外，在通常操作模式时提供所需电源的外部端子，和信息读出模式时读出芯片固有信息的外部端子是共用的。由此抑制了外部端子数的增加。此外，在功能电路与比较判断部之间共用计数器部。由此，可以抑制芯片面积的增大。

Description

半导体集成电路装置及半导体集成电路装置的控制方法

技术领域

本发明涉及半导体集成电路装置及控制方法，并涉及在测试时或者评价时可以按每个芯片读出固有信息的半导体集成电路装置及其控制方法。

背景技术

在近年来的半导体装置中，为了使市场不良的追踪调查变得可靠，通过非易失性设备将芯片固有的各种各样的产品信息(生产厂家、生产批号、晶片编号、芯片编号等)存储到该设备内部，从而能够从外部以打包的状态读出所述信息。

作为以往的技术，利用图10来说明专利文献1所公开的技术。输入到时钟用焊盘(pad)Pc中的脉冲信号经由缓冲电路IBc通过二进制计数器24进行计数，从该二进制计数器24输出对脉冲信号进行计数而得的二进制数据。比较判断电路22将作为二进制计数器24的输出的二进制数据和数据保存部21中所存储的数据进行比较，当两者相一致时经由判断结果输出电路23向焊盘P0输出该相一致的判断结果。输出方法为通过使电流流向焊盘P0来输出比较判断电路22的判断结果(一致)的方法。

二进制计数器24是并联地连接多个单元电路(图中未示出)而构成的。且所设置的单元电路的数目与数据保存部21中存储的芯片固有数据的位数相对应。例如，当将批号、晶片编号及芯片编码等各个信息作为十位固有数据进行存储时，二进制计数器24由十个单元电路串联连接而构成。

这里所谓的焊盘，是指作为半导体集成电路装置与外部之间的接口的外部端子。

另外，在先技术文献如下所示。

专利文献1：日本专利文献特开2000-315772号公报

在近年来的多芯片封装(Multi Chip Package，以下记为MCP)或系统封装(System In Package，以下记为SIP)中，在一个封装中安装多个芯片，而另一方面要求极力减少封装的外部端子数。但是在图10所示的现有技术中，作为信息读出专用焊盘，每个芯片需要时钟用焊盘Pc和输出用焊盘P0这两个焊盘。从而，如果从封装内的各个芯片的焊盘向每个封装的外部端子连接两个端子，则封装的总端子数增加，并会导致封装尺寸增大或成本上升的问题。

并且在图10中，二进制计数器24是将与数据保存部21中存储的数据位数相应的数目的单元电路串联连接而构成的。因而如果芯片固有数据的信息量增加且数据位数增加，则会导致二进制计数电路的尺寸变大，芯片尺寸增大的问题。

发明内容

本发明是用于解决所述以往技术中的至少一个问题的，其目的在于，提供一种半导体集成电路装置及其控制方法，使得可抑制封装的总端子数的增加并可在封装状态下读出安装芯片的内部的芯片固有信息，并且使得在芯片固有信息读出中所必需的电路的面积与以往相比得到削减。

在用于达成所述目的的本发明的半导体集成电路装置中，除了进行通常操作的通常操作模式之外，还具有用于读出芯片固有信息的信息读出模式。这里的所谓通常的操作，例如为信息读出时访问操作、写入时访问操作、刷新操作等。所谓芯片固有信息，是指通过数据保存部而存储到芯片内部的、芯片固有的产品信息等。

计数器部或者计数器操作步骤对从外部端子输入的脉冲信号进行计数。数据保存部存储芯片固有信息。比较判断部或者比较判断步骤对数据保存部中存储的芯片固有信息与所述计数器部的输出进行比较，并判断是否相一致。将一致判断结果从外部端子输出。

另外，输入所述脉冲信号的外部端子和输出所述芯片固有信息的外部端子相同。

由此，虽然在以往例子中需要用于脉冲信号输入和用于芯片固有信息输出的两个外部端子，但在本发明的半导体集成电路装置中由于能用一个外部端子来进行芯片固有信息的读出，因而可进行外部端子数量的削减。

此外，在本发明的半导体集成电路装置中，通常操作模式时输出所需信号的外部端子和信息读出模式时读出芯片固有信息的外部端子是共用的。即，按照信息读出模式，在通常模式下的用于信号的输入输出的外部端子作为芯片固有信息读出用的外部端子来使用。从而能够进行脉冲信号从所述外部端子向信号计数器部的输入以及芯片固有信息的读出这两个操作。

由此，不必配置芯片固有信息的读出所专用的外部端子。从而能够削减外部端子数量。

此外，在本发明的半导体集成电路装置中，对在芯片固有信息的读出中所用的外部端子使用电源端子。另外，对于在读出中所用的电源端子，使用第一电源端子，其中所述第一电源端子关于信息读出模式，向为读出固有信息所不需要的电路部提供电源。这里所谓为读出芯片固有信息所不需要的电路部，至少为数据保存部、计数器部、比较判断部之外的电路部。此外，第二电源端子为向数据保存部、计数器部、比较判断部提供电源的端子，是与第一电源端子不同的电源端子。

由此，在通常操作模式时提供所需的电源的外部端子和在信息读出模式时读出芯片固有信息的外部端子是共用的。

第一判断结果输出部或者第一判断结果输出步骤具有连接外部端子与预定电位的开关部。预定电位是与输入到外部端子的脉冲信号的电位不相同的电位。此外，在第一判断结果输出部中配有结果锁存部，锁存来自比较判断部的一致判断结果。第一判断结果输出部或者第一判断结果输出步骤按照比较判断部的一致判断结果，使通知电流流向外部端子。

由此，虽然在以往例子中需要用于脉冲信号输入和用于芯片固有信息输出这两个外部端子，但在本发明的半导体集成电路装置中，即使在输入作为二进制信号的脉冲信号的期间内，也可以与脉冲信号重叠地使通知电流流过。由此，通过不同于脉冲信号的供应而检测电流，可以使用一个外部端子来进行脉冲信号输入和由通知电流进行的芯片固有信息的输出这两者，从而可以削减外部端子数。

此外，如果将一致判断结果锁存到结果锁存部中，则只要从比较判断部获得一致判断结果，其后即可使通知电流持续流向外部端子，因而通知电流的检测可靠并且容易。

在本发明的半导体集成电路装置中，输入输出切换部或者输入输出切换步骤按照计数器部进行的预定计数值的计数结束，将外部端子从脉冲信号的输入端子切换到所述芯片固有信息的输出端子。

信号输入期间是指从外部端子向计数器部输入脉冲信号的期间，信号输出期间是指将芯片固有信息向外部端子输出的期间。

信息锁存部对通过比较判断部进行了一致判断的芯片固有信息进行锁存。并按照来自输入输出切换部的切换信号，输出在信息锁存部中锁存的芯片固有信息。

内部振荡器按照切换信号激活而建立时钟信号。计数部对来自内部振荡器的时钟信号进行计数。输出控制部将信息锁存部中存储的芯片固有信息和计数部的输出进行比较，并判断是否相一致。第二判断结果输出部或者第二判断结果输出步骤按照来自输入输出切换部的切换信号，从外部端子输出芯片固有信息。

即，一个外部端子分成信号输入期间与信号输出期间来进行控制，将按照信号输入期间内输入的脉冲信号进行确认的芯片固有信息存储到信息锁存部，在信号输出期间内，将按照存储的锁存固有信息的时钟数的时钟信号输出到外部端子。

由此，第一、由于分成信号输入期间与信号输出期间来进行控制，因而具有输入信号与输出信号不会冲突，芯片固有信息的读出更加可靠的优点。第二、由于是电压输出因而具有电流消耗低的优点。

在本发明的半导体集成电路装置中，输出控制部按照来自输入输出切换部的切换信号，依次选择信息锁存部中的各数位位置。

并且在输出控制部中包括：开始标记部，用于在作为芯片固有信息的计数值的输出之前生成开始标记；以及结束标记部，用于在计数值的输出结束后生成结束标记。输出控制部从低位数位或者高位数位起依次进行比较判断，并输出结果。

这里所谓的开始标记，是指用于表示开始向外部端子输出的信号，是一个时钟的量的高电平的输出。此外，所谓结束标记是指用于表示结束向外部端子输出的信号，是一个时钟的量的高电平的输出。

另外，在信息锁存部中锁存的、作为芯片固有信息的计数值被输出到外部端子中。此时，在输出的开始和结束时，建立开始标记信号及结束标记信号。

由此，由于芯片固有信息作为二进制数列而输出到外部端子，因而即使在处理数据的位数增加，并且输出与芯片固有信息相等数目的时钟信号要花费大量时间的情况下，也能够迅速且正确地进行数据的读出，并且处理很容易。此外，由于建立了表示芯片固有信息的输出开始的开始标记信号，以及表示其结束的结束标记信号，因而数据读出位置被确保了。

功能电路是需要来自计数器部的输入或者向计数器部的输出中的至少一个的电路，例如为控制刷新操作的电路或者控制突发(burst)操作的电路等。选择器部对所述计数器部的输入输出信号进行切换。模式信号是用于选择器部的切换操作的信号。

在半导体集成电路装置的通常操作模式中，计数器部与功能电路相连。此外，在信息读出模式中，计数器部的输入连接到外部端子上，计数器部的输出连接到比较判断部上。从而计数器部在至少一个以上的功能电路和外部端子或者比较判断部中的任一个之间被共用。

由此，由于可以在功能电路与比较判断部之间共用计数器部，因而不必配置在芯片固有信息的读出中所专用的计数器部，从而可以抑制芯片面积的增大。

附图说明

图1是表示第一实施方式的半导体集成电路装置的结构的电路图；

图2是第一实施方式的半导体集成电路装置的时序图；

图3是表示第二实施方式的半导体集成电路装置的结构的框图；

图4是表示第三实施方式的半导体集成电路装置的结构的框图；

图5是表示第三实施方式的半导体集成电路装置的结构的电路图；

图6是第三实施方式的半导体集成电路装置的时序图；

图7是表示第四实施方式的半导体集成电路装置的结构的电路图；

图8是第四实施方式的半导体集成电路装置的时序图；

图9是表示第五实施方式的半导体集成电路装置的结构的框图；

图10是表示现有技术的半导体集成电路装置的结构的框图。

具体实施方式

以下，根据图1至图9，参照附图详细说明对本发明的半导体集成电路装置及其控制方法具体化了的实施方式。

利用图1、图2来说明第一实施方式。图1是本发明中的半导体集成电路装置的结构示意图，图2是时序图。图1的电路由焊盘101、输入缓冲器102、二进制计数器103、比较判断电路104、数据保存电路105、判断结果输出电路106构成。且数据保存电路105中所保存的数据为四位数据。这里的所谓判断结果输出电路106，是第一判断结果输出部的一个例子。

在输入缓冲器102的与非门119中，输入来自焊盘101的输入时钟信号和数据读出使能信号Φen，将与非门119的反相输出作为输入信号Φin输入到二进制计数器103。二进制计数器103由四个JK触发器107至110的串联连接而构成，在触发器107的时钟输入端子CP中输入缓冲器102的输出信号Φin。

信息读出模式切换信号Φtest被输入二进制计数器103的非门125，反相的输出被输入到JK触发器107至110的输入使能信号端子Rd中。从二进制计数器103输出的信号Φc1至Φc4被输入到比较判断电路104的各异或门126至129。

数据保存电路105内的节点N1至N4经由各个熔丝111至118而连接到电源电压Vcc及接地电压Vss上。从比较判断电路104，将二进制计数器103的输出信号Φc1至Φc4以及数据保存电路105的输出信号Φf1至Φf4在异或运算之后进行反相，作为判断比较电路输出信号Φe1至Φe4而输出。判断比较电路输出信号Φe1至Φe4被输入判断结果输出电路106内的与非门121，在非门122中输入信息读出模式切换信号Φtest。两者的输出被输入或非门123，或非门123的输出、即输出控制信号Φout被输入NMOS晶体管124的栅极。晶体管124的漏极端子被连接到信息输出路径138，源极端子被连接到信息输出路径电压Vn的供应线。

数据保存电路105的各节点N1至N4呈如下构造，即：按照要存储的数据，切断连接在电源电压Vcc或接地电压Vss上的熔丝中的一个来保存信息。

即，在节点N1上，连接在电源电压Vcc上的熔丝111被切断而变为非导通，连接在接地电压Vss上的熔丝112导通，因而数据保存电路105的输出信号Φf1为低电平。相反在节点N2上，连接在电源电压Vcc上的熔丝113导通，连接在接地电压Vss上的熔丝114被切断而变为非导通，因而数据保存电路105的输出信号Φf2为高电平。以下相同，在节点N3或N4中也保存信息，发出输出信号Φf3至Φf4。

使用图2的时序图来说明操作。如果信息读出模式切换信号Φtest为高电平，则从通常操作模式切换到用于芯片固有信息的读出的模式。这里的所谓通常操作模式，是进行例如信息的读出访问操作、写入访问操作、刷新操作等的模式。

如果在二进制计数器103的非门125中输入高电平的信息读出模式切换信号Φtest，则低电平的反相输出信号被输入触发器107至110的输入使能信号端子Rd，各触发器将二进制计数器103的从输出信号Φc1到Φc4为止的数值全部重置为低电平，并变为等待输入状态。

此外，在触发器107至110的J及K端子上一直输入高电平的信号，各触发器在输入信号的每个下降沿的时刻进行变换高电平与低电平的输入的反复操作。

在焊盘101上输入时钟信号后，从输入缓冲器102将输入信号Φin输出，与信号Φin的下降沿的时刻相一致地使二进制计数器103进行计数操作。

在比较判断电路104的异或门126中，输入二进制计数器103的输出信号Φc1和数据保存电路105的输出信号Φf1，只有当两输入相一致时从异或门126输出低电平信号，将其反相信号作为判断比较电路输出信号Φe1输入到判断结果输出电路106的与非门121中。以下，在判断比较电路输出信号Φe2至Φe4中也进行同样的处理。

当二进制计数器103的输出信号Φc1至Φc4的高、低电平的组合与数据保存电路105的输出信号Φf1至Φf4的高、低电平的组合全部一致时，输入到判断结果输出电路106的与非门121的判断比较电路输出信号Φe1至Φe4全部为高电平，其结果是与非门121的输出为低电平。并且在信息读出模式切换信号Φtest为高电平的过程中，非门122的输出一直为低电平。因此，当二进制计数器103与数据保存电路105之间的二进制数据的值相一致时，或非门123的输出、即输出控制信号Φout为高电平，NMOS晶体管124为导通状态。从而从焊盘101到信息输出路径电压Vn的信息输出路径138得以建立，在焊盘101上产生泄漏电流Ileak。

作为示例，对下述情形进行说明：在数据保存电路105的节点N1至N4上保存“0(低电平)、1(高电平)、1、0”，时钟信号向焊盘101的输入在电源电压Vcc一接地电压Vss之间进行，信息输出路径电压Vn为1/2Vcc，将Vcc用作输出控制信号Φout为高电平时的电压。

在图2中，在输入信号Φin第六个周期的下降沿的时刻，二进制计数器输出信号Φc1至Φc4为“0、1、1、0”的组合，与数据保存电路的输出信号Φf1至Φf4的组合相一致。此时，比较判断电路的输出信号Φe1至Φe4全部为高电平，输出控制信号Φout也为高电平(电源电压Vcc)(图中箭头P1)。从而晶体管124导通，泄漏电流Ileak经由信息输出路径138流向焊盘101(图中箭头P2)。

此时如图2所示，在输入信号Φin为高电平期间内，焊盘101的电压为电源电压Vcc，信息输出路径电压Vn为1/2Vcc，所以，向泄漏电流Ileak的正方向(从焊盘101朝向信息输出路径电压Vn的电源的方向)有泄漏电流流过。相反地，在输入信号Φin为低电平期间内，焊盘101的电压为接地电压Vss，信息输出路径电压Vn为1/2Vcc，所以，向泄漏电流Ileak的负方向有泄漏电流流过。

为了在输入信号Φin的下降沿时刻输出判断结果，如果将向焊盘101输入的信号Φin为低电平时的电压设为Vin(min)，则Vin(min)的值与信息输出路径电压Vn的值需要使用不同的值。这是为了确保晶体管124的源极漏极之间的电压VDS。此外，与输入信号为低电平时的电压Vin(min)、信息输出路径电压Vn中较低的那个电压电平相比，将输出控制信号Φout为高电平时的电压设得大，超出的量是晶体管124的阈值电压Vth以上。这是为了使晶体管124的导通、截止操作能够进行。

另外，如果使信息输出路径电压Vn的电压电平为与输入信号Φin的电压电平不同的电压电平，则可以在输入信号Φin的高/低电平的至少一个期间内输出泄漏电流Ileak。

如上所述，在第一实施方式中，在向焊盘101输入时钟信号后，在焊盘101上会产生泄漏电流，从而能够从外部确认判断结果。在以往的例子中需要时钟信号输入用焊盘和数据输出用焊盘这两个焊盘，但在第一实施方式中一个焊盘就可以了，因而可以省去连接在数据输出用焊盘上的封装的外部端子。特别是在将多个芯片安装于一个封装内的MCP或SIP中，能够发挥该效果。

另外如图2所示那样，也可以仅仅在输出控制信号Φout为高电平的输入信号Φin的时钟周期的期间，使晶体管124变为导通状态，从而有泄漏电流Ileak(没有锁存)流过。此外，也可以将或非门123的输出信号在图中未示出的锁存电路中进行锁存，信号Φout一旦变为高电平，则之后晶体管124一直为导通状态，使得有泄漏电流Ileak(有锁存)流过。并且焊盘101也不局限于时钟信号输入输出用焊盘。

使用图3对第二实施方式进行说明。在图3中，输入缓冲器102、二进制计数器103、比较判断电路104、数据保存电路105、判断结果输出电路106都具有与第一实施方式相同的电路结构。与第一实施方式不同之处在于：第一、使用电源焊盘作为信号的输入输出用焊盘。另外，第二、向电路102至106供应电源的电源焊盘和用于信号的输入输出的电源焊盘不相同。

在第二实施方式中，在信号的输入输出中使用了电源焊盘2(132)，各电路的电源使用了从电源焊盘1(131)提供的其他系统的电源。

在图3中，在向电源焊盘2输入时钟信号后，与第一实施方式相同，当数据保存电路105中保存的数据与二进制计数器103的数据相一致时，在信息输出路径138中有泄漏电流Ileak流过。由此可以从外部确认判断结果。

在第二实施方式中，作为电路102至106的电源，不使用从用于时钟信号的输入输出的电源焊盘2(132)提供的电源，而使用从电源焊盘1(131)提供的其他系统的电源。这是由于，如果向电源焊盘1(131)输入时钟信号，则各电路102至106无法稳定工作的缘故。

作为示例，可以在电源焊盘1(131)上使用周边电路电源，在电源焊盘2(132)上使用与信息读出模式相关而不必用于读出芯片固有信息的电路用的电源。作为电源焊盘2(132)的电源的例子，可举出I/O用电源或延时锁定环(DLL)电路、锁相环(PLL)电路专用电源等。

并且由于电源焊盘1(131)在信息读出模式中没有来自外部端子的信号的输入输出，因而不必一定要连接在封装的外部端子上。从而也可以连接在封装内的其他电源供应线等上来提供电源。

当在SIP、MCP等，多个芯片被安装于一个封装内的情况下，也存在封装的外部端子上只连接一个电源用焊盘的芯片。通常在SIP等中，想要减少外部端子数的情况下，会发生所述情形。

即使在这种情况下，如果至少电源焊盘2之类的电源焊盘被连接在封装的外部端子上，则能够通过一个电源焊盘来进行通常操作模式的电源供应、和信息读出模式的芯片固有信息的读出这两种操作。从而不必配备芯片固有信息的读出专用的外部端子，因而不会使封装的总端子数增加，而可以对安装在封装上的所有芯片进行固有数据的读出。

使用图4至图6来说明第三实施方式。在第三实施方式中，包括用于从信号输入期间向信号输出期间切换的输入输出切换部，其中所述信号输入期间将脉冲信号从外部端子向计数器部输入，信号输出期间将芯片固有信息从外部端子输出。并且在信号输出期间内，与芯片固有信息相对应的时钟数量的时钟信号被输出到外部端子。

第三实施方式的特征在于判断结果输出电路146。此外，焊盘101、输入缓冲器102、二进制计数器103、比较判断电路104、数据保存电路105具有与第一实施方式相同的电路结构。这里所谓的判断结果输出电路146，是第二判断结果输出部的一个例子。此外，在图5中示出了第三实施方式的判断结果输出电路146的具体内容，在图6中示出了时序图。

图5的电路由取入信号生成部201、取入锁存部202、输入输出切换部203、内部振荡器204、分频器205、输出控制部206、输出部207构成。并且在该电路中输入信息读出模式切换信号Φtest、二进制计数器输出信号Φc1至Φc4、判断比较电路输出信号Φe1至Φe4。这里所谓分频器，是对来自内部振荡器的时钟信号进行计数的计数部的一个例子。

在输入高电平的信息读出模式切换信号Φtest后，被非门240反相的低电平信号被输入到分频器205的JK触发器208至211的输入使能信号端子Rd、以及取入锁存部202的或非门216至219中。其结果是，分频器205的各触发器的输出信号Φd1至Φd4的值全部被重置为低电平。并且取入锁存部202的或非门216至219和非门等效，锁存电路L1至L4被激活。并且，分频器205及取入锁存部202变为等待输入状态。

参照图6，对在数据保存电路105中保存有“0、1、1、0”的数据情形进行说明。在输入信号Φin第六个周期的下降沿信号的时刻，当二进制计数器103与数据保存电路105的数据相一致时，向非门231输入所有都是高电平的判断比较电路输出信号Φe1至Φe4(图中区域A1)，取入信号生成部201输出高电平脉冲的触发信号Φt0(图中箭头S1)。

通过信号Φt0使得取入锁存部202的晶体管212至215为导通状态，将与数据保存电路105相一致的二进制计数器的输出信号Φc1至Φc4的值“0、1、1、0”在锁存电路L1至L4中进行锁存。

被锁存的数据经由非门而被反相，作为取入部输出信号Φr1至Φr4，将“0、1、1、0”的值输入到输出控制部206的异或门226至229。

当从输入信号Φin起的第十六个周期的下降沿信号被发出后，信号输入期间结束而转为信号输出期间。二进制计数器103的输出信号的最高有效位、即信号Φc4的下降沿信号被输入到输入输出切换部203中(图中的箭头S2)。

输入输出切换部203由JK触发器构成，在J及K端子上一直输入高电平的信号，进行反复操作。并且采取信息读出模式时的JK触发器的第一个输出为低电平。并且，在信号Φc4的下降沿信号被输入到输入输出切换部203中后，作为从信号输入期间向信号输出期间的转移的标志，高电平的输入输出切换部输出信号Φc5从输入输出切换部203被输出(图中的箭头S2)。

内部振荡器204在输入了高电平的输入输出切换部输出信号Φc5后，开始时钟信号Φoclk的输出(图中的箭头S3)。此外，当向输出部207输入高电平的信号Φc5后，晶体管220及223为导通状态而成为可输出状态。在可输出状态的期间当中，向焊盘101输出当与非门224的输出信号Φoutx为高电平时接地电压Vss的低电平信号，或者当信号Φoutx为低电平时接地电压Vss的高电平信号。

此外，将时钟信号Φoclk输入到输出部207的与非门224。在与非门224的另一个输入端上，输入在输出控制部206的输出级中配有的锁存部2(225)的输出、即输出使能信号Φoe。输出使能信号Φoe是用于控制输出部207的输出的信号。在输出使能信号Φoe为高电平的期间内，向焊盘101输出与时钟信号Φoclk同步的信号。相反在输出使能信号Φoe为低电平的期间内，始终向焊盘101输出低电平信号。即，当输出使能信号Φoe为高电平的时候，时钟信号Φoclk为高电平期间内晶体管221导通，222为非导通，向焊盘101提供电源电压Vcc，相反地在时钟信号Φoclk为低电平期间内，晶体管221为非导通而222导通，向焊盘101提供接地电压Vss。由此，在输出使能信号Φoe为高电平的期间，向焊盘101输出与时钟信号Φoclk同步的输出信号。

分频器205由JK触发器208至211构成，进行二进制计数器的操作。在第一级JK触发器208的时钟输入端子CP上输入时钟信号Φoclk，各JK触发器的输出被输入到下一级触发器的时钟输入端子CP。并且JK触发器的J及K端子上一直输入高电平的信号，进行反复操作。

分频器205根据时钟信号Φoclk的下降沿信号来进行二进制计数器的操作，将作为四位计数值的分频器输出信号Φd1至Φd4输出到输出控制部206。

在输出控制部206的异或门226至229的各自当中，输入取入锁存部输出信号Φr1至Φr4以及分频器输出信号Φd1至Φd4。异或门226至229的输出被输入或非门230。或非门230的输出作为输出结束信号Φend被输入锁存部2(225)中，来自锁存部2(225)的输出作为输出使能信号Φoe被输入到输出部207的与非门224。

当使信息读出模式切换信号Φtest为高电平，并将操作模式从通常操作模式切换到信息读出模式后，输入输出切换部203的输出信号Φc5被重置为低电平。并且信号Φc5被非门241反相为高电平，且被输入到锁存部2(225)的或非门242。因此，锁存部2(225)的输出、即输出使能信号Φoe在从通常操作模式转到信息读出模式的一开始起维持着高电平。在输出使能信号Φoe转为高电平后，随着输入输出切换部203的输出信号Φc5变为高电平并处于信号输出期间，输出部207变为可输出数据期间。

然后，当取入锁存部输出信号Φr1至Φr4与分频器205的分频器输出信号Φd1至Φd4的四位数据相一致时，异或门226至229的输出全部变为低电平，从或非门203输出高电平的输出结束信号Φend。高电平的输出结束信号Φend被输入到锁存部2(225)中后，作为其输出的输出使能信号Φoe转变为低电平(图中的箭头S4)。

在低电平的输出使能信号Φoe被输入到输出部207的与非门224中后，与另一个时钟信号Φoclk的输入无关，与非门224的输出一直维持在高电平，其结果是，焊盘101被持续连接到接地电压Vss上，从而芯片固有信息的信号输出结束。即，在输出使能信号Φoe为低电平的期间内，输出部207变为停止输出数据状态。

作为示例，对在取入锁存部202中锁存了“0、1、1、0”的数据的时候进行说明。

在图6中，在二进制计数器输出信号的高位数位、即信号Φc4的下降沿信号的时刻变为信号输出期间(图中的箭头S2)。并且直到输出使能信号Φoe转为低电平为止都为信号输出期间，与时钟信号Φoclk同步的时钟信号被输出到焊盘101。即，由于二进制数据为“0、1、1、0”，因而换算成十进制的“6”次脉冲与时钟信号Φoclk同步地被输出到焊盘101中(图中的A2)。并且当“6”次脉冲被输出后，锁存的二进制数列的数据和分频器205的二进制计数器的二进制数列的数据一起变为“0、1、1、0”而相一致，因而输出使能信号Φoe成低电平(图中的箭头S4)，焊盘101被一直连接在接地电压Vss上，信号输出期间结束。

如上所述，第三实施方式是将一个焊盘的输入输出数据在信号输入期间与信号输出期间内分开进行控制的方式。将按照在信号输入期间内输入的时钟信号而确定的芯片固有数据存储到取入锁存部202中，在信号输出期间内输出与存储的数据相对应的时钟数的时钟信号。

即，将与芯片固有信息的位数相对应的时钟信号输入到焊盘101时，在所述时钟信号的信号输入期间结束后，锁存到锁存部202中的芯片固有信息作为脉冲信号被输出到焊盘101中。此时，作为二进制数列而存储的芯片固有数据作为时钟信号的时钟数被输出到焊盘101。

由此，第一、由于分为信号输入期间与信号输出期间来进行控制，因而具有输入信号与输出信号不会冲突，芯片固有信息的读出更加可靠的优点。第二、由于不是电流输出而是电压输出，因而具有消耗电流低的优点。

此外，在第三实施方式中，如第二实施方式那样，当焊盘101为电源焊盘时也可以同样地进行实施。

使用图7及图8来说明第四实施方式。

在第四实施方式中，与第三实施方式相同，配有进行从信号输入期间向信号输出期间切换的输入输出切换部。并在信号输出期间内，作为芯片固有信息的计数值被输出到外部端子。此时，在输出开始时和结束时建立开始标记信号及结束标记信号。

第四实施方式是在第三实施方式中仅对判断结果输出电路146进行了改变的实施方式。作为第四实施方式的特征的判断结果输出电路146的具体结构如图7所示，时序图如图8所示。

图7的电路由取入信号生成部201、取入锁存部302、输入输出切换部203、内部振荡器204、分频器205、输出控制部306、输出部307构成。其中，取入锁存部302、输出控制部306、输出部307这三个电路结构是第四实施方式的特征，其他电路的结构及操作与第三实施方式相同。

在第四实施方式中，输出控制部306是进行译码操作的电路。对分频器205的输出信号Φd1至Φd4的每一个生成正相和反相的互补信号，并输出到输出控制部306的与非门312至317中。

从与非门312至315被反相并输出的输出控制部输出信号Φt1至Φt4被输入到取入锁存部302的晶体管308至311中。在取入锁存部302的锁存电路L1至L4中，二进制计数器的输出信号Φc1至Φc4被反相并被锁存，其输出信号、即取入锁存部输出信号Φro1至Φro4经由信号线320被输出到输出部307中。

此外，从与非门316及317被反相并输出的开始标记信号Φsf、结束标记信号Φef分别被输入到输出控制部306的NMOS晶体管318、319中。晶体管318及319的漏极端子与信号线320相连，源极端子接地而构成接地电压Vss。

取入锁存部302、输出控制部306的开始部及结束部的输出全部经由信号线320，作为输出控制信号Φout被输出到输出部307中。

输出部307将输出控制信号Φout及输入输出切换部输出信号Φc5输入。在高电平的信号Φc5被输入后，输出部307的晶体管220及223为导通状态并为可输出状态。在可输出状态的期间内，当输出控制信号Φout为高电平时向焊盘101输出接地电压Vss的低电平信号，当信号Φout为低电平时向焊盘101输出电源电压Vcc的高电平信号。

在图8中，在输入信号Φin的第十六周期的下降沿信号建立后，信号输入期间结束并转向信号输出期间。由于信号输入期间内的操作与第三实施方式相同，因而这里省去了说明。

按照二进制计数器103的输出信号Φc4的下降沿信号，输入输出切换部输出信号Φc5被反相为高电平，并且信号输出期间开始(图中的箭头S6)。同时时钟信号Φoclk开始产生(图中的箭头S7)。

输出控制部306使开始部330的晶体管318、取入锁存部302的晶体管308至311、以及结束部331的晶体管319依次变为导通状态，然后进行信号的取出操作。

在转为信号输出期间的阶段，来自分频器205的输出信号Φd1至Φd4为“0、0、0、0”而全部处于低电平(图中的箭头S8)，此时开始部的与非门316的输入全部为高电平。并且与非门316的反相输出作为高电平的开始标记信号Φsf而被输入到晶体管318的栅极中(图中的箭头S9)。输入了高电平信号Φsf的晶体管318为导通状态，接地电压Vss的低电平信号经由信号线320被输入到输出部307中。在低电平的输出控制信号Φout被输入到输出部307后，晶体管221导通，晶体管222非导通，在焊盘101上输出电源电压Vcc的高电平信号(图中的箭头S10)。

如此，开始标记信号Φsf表示开始向焊盘输出，因而是用于作为开始标记信号而向焊盘101输出一个时钟的量的高电平输出的信号。

在下一个时钟信号Φoclk的第一周期的下降沿信号的时刻，来自分频器205的输出信号Φd1至Φd4为“1、0、0、0”的组合，此时与非门312的输入全部为高电平，被反相的高电平的输出作为输出控制部输出信号Φt1而被输入到晶体管308的栅极(图中的箭头S11)。取入锁存部302的锁存电路L1中锁存有低电平的二进制计数器输出信号Φc1，反相了信号Φc1的高电平的信号取入锁存部输出信号Φro1经由信号线320被输出到输出部307中。其结果是，向焊盘101输出接地电压Vss的低电平的信号(图中的箭头S12)。

以下相同，在时钟信号Φoclk的第二、第三、第四周期的下降沿信号的时刻，依次锁存了输出控制部输出信号Φt2、Φt3、Φt4的信号作为锁存部输出信号Φro2、Φro3、Φro4而被输出。

最后，在时钟信号Φoclk的第五个周期的下降沿信号处，结束部的与非门317的被反相的输出、即结束标记信号Φef为高电平，晶体管319变为导通。并且接地电压Vss的低电平的结束标记信号Φef经由信号线320被输入到输出部307，电源电压Vcc的高电平的信号被输入到焊盘101。如此，结束标记信号Φef表示向焊盘的输出结束，因而是用于作为结束标记信号而向焊盘101输出一个时钟的量的高电平输出的信号。

如上所述，第四实施方式的发明与第三实施方式相同，在时钟信号被输入到焊盘101后，将芯片固有信息作为脉冲信号向焊盘101输出，但其特征在于，此时芯片固有信息作为二进制数列而被输出到焊盘101中。即使在处理数据的位数增加，并且输出与存储的数据相对应的时钟数的时钟信号会花费大量时间的情况下，如果输出是以二进制数列进行的，则可以迅速且正确地进行数据的读出，并且处理容易。此外，在向焊盘101输出芯片固有信息时，由于建立了表示信号输出期间开始的开始标记、以及表示其结束的结束标记，因而确保了数据读出的可靠性。

并且第四实施方式如第二实施方式那样，在焊盘101为电源焊盘时也可以同样地进行实施。

使用图9的框图来说明第五实施方式。在图9中，焊盘101、输入缓冲器102、二进制计数器103、比较判断电路104、数据保存电路105的电路结构及操作与第一至第四实施方式相同。此外，还包括：刷新操作控制电路407、选择器421及422。信息读出模式切换信号Φtest被输入到设在二进制计数器103的输入输出部分的选择器421及422中。在选择器中设有切换开关411至420。在判断结果输出电路406中，例如可以使用在第一至第四实施方式中用到的判断结果输出电路。

对信息读出模式切换信号Φtest为低电平的时候进行说明。此时，电路整体为通常操作模式，二进制计数器103用于刷新操作控制电路407的操作。即，信号Φtest为低电平时，切换开关412导通，切换开关411为非导通，因而输入到二进制计数器103的信号选择的是刷新操作控制电路407的输出信号Φosc。同时切换开关414、416、418、420导通，413、415、417、419为非导通，因而自刷新电路输入信号Φs1至Φs4被选为从二进制计数器输出的计数器信号，被输入到刷新操作控制电路407中。

相反地，信息读出模式切换信号Φtest为高电平时，为信息读出模式，二进制计数器103用于与数据保存电路105中保存的数据进行比较。即切换开关412为非导通，切换开关411为导通，因而从输入缓冲器102输入的输入信号Φin被选择作为向二进制计数器103输入的信号。并且由于切换开关414、416、418、420为非导通，413、415、417、419为导通，因而从二进制计数器103输出的信号选择Φc1至Φc4并被输入到比较判断电路104中。

如上所述，在第五实施方式中，通过设置选择器421、422，可以在刷新操作控制电路407与比较判断电路104之间共同使用二进制计数器电路103。即，在半导体集成电路装置的通常操作模式下，二进制计数器电路103的输入输出被连接到刷新操作控制电路407上。而在信息读出模式下，二进制计数器电路103的输入与输入缓冲器102相连，输出与比较判断电路104相连。

由此，不必配置芯片固有信息的读出所专用的二进制计数器电路，从而可以抑制芯片面积的增大。二进制计数器103由于配有与数据保存部中保存的数据的位数相同数目的触发器电路，因而特别具有内部数据的位数越大则芯片面积越大的问题。但是，如果使用第五实施方式的发明，则可以在刷新操作控制电路407和比较判断电路104之间共同使用二进制计数器103，因而在芯片固有数据的位数很大的情况下也可以抑制芯片面积的增大。

此外，在与比较判断电路104之间共同使用二进制计数器103的电路并不仅限于刷新操作控制电路。例如在半导体存储装置中具有突发操作控制电路。

另外在第五实施方式中，时钟信号输入与判断结果输出使用了同一焊盘101，但显然也可以使用不同的焊盘。此外，对于从判断结果输出电路406输出的信号来说，可以是如第一及第二实施方式中所示那样，在输入时钟信号与芯片固有信息相一致时在焊盘101中流过电流的方式，也可以是如第三及第四实施方式中所示那样，在信号输出期间内，将锁存部中锁存的芯片固有信息作为脉冲信号向焊盘输出的方式。

此外，本发明并不仅限于所述实施方式，在不脱离本发明主旨的范围内显然可以进行各种改进、变化。芯片固有信息的输入输出用焊盘的使用方法、芯片固有信息的输出方法、二进制电路的共享方法分别适当地进行组合显然也可以。

工业实用性

从以上说明可知，根据本发明，可以抑制封装的总端子数的增加并读出以封装状态安装的芯片的内部的芯片固有信息。并且与以往相比可以削减在芯片固有信息读出中所需要的电路面积，抑制芯片面积的增大。

Claims (21)

1.一种半导体集成电路装置，其配有存储芯片固有信息的数据保存部，除了通常操作模式之外，还具有读出所述芯片固有信息的信息读出模式，所述半导体集成电路装置的特征在于，包括：

计数器部，用于在所述信息读出模式中，对从外部端子输入的脉冲信号进行计数；和

比较判断部，用于对所述数据保存部中存储的所述芯片固有信息和所述计数器部的输出进行比较，并判断是否一致；

并且，将所述比较判断部的一致判断结果从所述外部端子输出，

所述半导体集成电路装置还包括：

第一判断结果输出部，其响应于所述比较判断部的一致判断结果，使通知电流流向所述外部端子。

2.如权利要求1所述的半导体集成电路装置，其特征在于，所述第一判断结果输出部包括：连接所述外部端子与预定电位的开关部。

3.如权利要求2所述的半导体集成电路装置，其特征在于，所述预定电位是与输入到所述外部端子的脉冲信号的电位不相同的电位。

4.如权利要求1或2中任一项所述的半导体集成电路装置，其特征在于，所述第一判断结果输出部包括：对来自所述比较判断部的一致判断结果进行锁存的结果锁存部。

5.如权利要求1所述的半导体集成电路装置，其特征在于，所述外部端子与在通常操作模式下输入输出信号的信号端子共同使用。

6.一种半导体集成电路装置，其配有存储芯片固有信息的数据保存部，除了通常操作模式之外，还具有读出所述芯片固有信息的信息读出模式，所述半导体集成电路装置的特征在于，包括：

计数器部，用于在所述信息读出模式中，对从外部端子输入的脉冲信号进行计数；和

比较判断部，用于对所述数据保存部中存储的所述芯片固有信息和所述计数器部的输出进行比较，并判断是否一致；

并且，将所述比较判断部的一致判断结果从所述外部端子输出，

所述半导体集成电路装置还包括：

输入输出切换部，响应于所述计数器部的预定计数值的计数结束，将所述外部端子从脉冲信号的输入端子切换到所述芯片固有信息的输出端子。

7.如权利要求6所述的半导体集成电路装置，其特征在于，

包括：信息锁存部，对由所述比较判断部进行了一致判断的所述芯片固有信息进行锁存；

并且，响应于来自输入输出切换部的切换信号，输出在所述信息锁存部中锁存的所述芯片固有信息。

8.如权利要求7所述的半导体集成电路装置，其特征在于，包括：

内部振荡器，其响应于所述切换信号而激活；

计数部，对来自所述内部振荡器的时钟信号进行计数；

输出控制部，将所述信息锁存部中存储的所述芯片固有信息与所述计数部的输出进行比较，并判断是否一致；

并且，在直到由所述输出控制部进行了一致判断为止的期间，输出所述时钟信号。

9.如权利要求6所述的半导体集成电路装置，其特征在于，包括：

信息锁存部，对由所述比较判断部进行了一致判断的所述芯片固有信息进行锁存；

输出控制部，响应于来自所述输入输出切换部的切换信号，依次选择所述信息锁存部中的各数位位置。

10.如权利要求9所述的半导体集成电路装置，其特征在于，所述输出控制部包括：开始标记部，在所述信息锁存部中的各数位位置的选择之前，生成开始标记。

11.如权利要求9所述的半导体集成电路装置，其特征在于，所述输出控制部包括：结束标记部，在所述信息锁存部中的各数位位置的选择结束之后，生成结束标记。

12.如权利要求9所述的半导体集成电路装置，其特征在于，所述输出控制部从低位数位位置或者高位数位位置开始进行依次选择。

13.如权利要求6所述的半导体集成电路装置，其特征在于，所述外部端子为电源端子。

14.如权利要求13所述的半导体集成电路装置，其特征在于，所述电源端子为第一电源端子，其中所述第一电源端子关于信息读出模式，向为读出固有信息所不需要的电路部提供电源。

15.如权利要求14所述的半导体集成电路装置，其特征在于，所述电源端子是与在所述信息读出模式下为数据保存部、计数器部、比较判断部提供电源的第二电源端子不相同的端子。

16.一种半导体集成电路装置，其配有存储芯片固有信息的数据保存部，除了通常操作模式之外，还具有读出所述芯片固有信息的信息读出模式，所述半导体集成电路装置的特征在于，包括：

计数器部，对输入的脉冲信号进行计数；

比较判断部，用于对所述数据保存部中存储的所述芯片固有信息和所述计数器部的输出进行比较，并判断是否一致；和

至少一个功能电路，其需要来自所述计数器部的输入或者向所述计数器的输出中的至少一个；

其中，在所述通常操作模式下，将所述计数器部连接到所述功能电路上，

在所述信息读出模式下，将所述计数器部的输入连接到外部端子上，将所述计数器部的输出连接到所述比较判断部上，从而，

在至少一个以上的功能电路，和所述外部端子或者所述比较判断部中的至少一个之间，共用所述计数器部。

17.如权利要求16所述的半导体集成电路装置，其特征在于，

包括：切换所述计数器部的输入输出信号的选择器部，

所述计数器部的共用是通过所述选择器部进行的。

18.如权利要求17所述的半导体集成电路装置，其特征在于，所述选择器部的切换操作是通过输入模式信号来进行的，其中所述模式信号用于控制所述通常操作模式与所述信息读出模式之间的切换。

19.如权利要求16所述的半导体集成电路装置，其特征在于，所述功能电路是控制刷新操作的电路或者控制突发操作的电路。

20.一种半导体集成电路装置的控制方法，所述方法除了通常的操作模式之外，还具有读出预先存储的芯片固有信息的信息读出模式，其特征在于，包括：

计数操作步骤，在所述信息读出模式下，对从外部端子输入的脉冲信号进行计数；和

比较判断步骤，对所述芯片固有信息和所述计数操作的计数结果进行比较，并判断是否一致；

其中，还具有：将所述比较判断步骤的一致判断结果从所述外部端子输出的输出步骤，

其特征在于，包括：第一判断结果输出步骤，响应于所述比较判断步骤的一致判断结果，使通知电流流向所述外部端子。

21.一种半导体集成电路装置的控制方法，所述方法除了通常的操作模式之外，还具有读出预先存储的芯片固有信息的信息读出模式，其特征在于，包括：

计数操作步骤，在所述信息读出模式下，对从外部端子输入的脉冲信号进行计数；和

比较判断步骤，对所述芯片固有信息和所述计数操作的计数结果进行比较，并判断是否一致；

其中，还具有：将所述比较判断步骤的一致判断结果从所述外部端子输出的输出步骤，其特征在于，包括：

输入输出切换步骤，响应于所述计数器部的预定计数值的计数结束，将所述外部端子从脉冲信号的输入端子切换到所述芯片固有信息的输出端子；和

第二判断结果输出步骤，响应于来自所述输入输出切换步骤的切换信号，从所述外部端子输出所述芯片固有信息。

Images