CN115588460B - 一种自动识别测试模式和产品模式的方法及芯片 - Google Patents

一种自动识别测试模式和产品模式的方法及芯片 Download PDF

Info

Publication number
CN115588460B
CN115588460B CN202211552785.4A CN202211552785A CN115588460B CN 115588460 B CN115588460 B CN 115588460B CN 202211552785 A CN202211552785 A CN 202211552785A CN 115588460 B CN115588460 B CN 115588460B
Authority
CN
China
Prior art keywords
data
nand chip
enter
bits
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211552785.4A
Other languages
English (en)
Other versions
CN115588460A (zh
Inventor
周林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jones Union Semiconductor Shanghai Co ltd
Original Assignee
Jones Union Semiconductor Shanghai Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jones Union Semiconductor Shanghai Co ltd filed Critical Jones Union Semiconductor Shanghai Co ltd
Priority to CN202211552785.4A priority Critical patent/CN115588460B/zh
Publication of CN115588460A publication Critical patent/CN115588460A/zh
Application granted granted Critical
Publication of CN115588460B publication Critical patent/CN115588460B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/04Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明公开了一种自动识别NAND测试模式和产品模式的方法及NAND芯片,通过在NAND芯片中预置用于固件识别的标志数据,当NAND芯片上电开始初始化时,利用NAND芯片中内置的固件即可控制读取标志数据,判断标志数据是否符合判定标准,并根据不同判断结果,对应设置NAND芯片进入测试模式或产品模式。本发明通过对NAND芯片及其内部的固件进行改进,可在NAND芯片上实现测试模式和产品模式的自动识别,不仅能够减少NAND芯片上原用于模式识别的额外引脚,而且能够兼容现有NAND芯片的上电和初始化流程,从而降低了设计的复杂度,并节约了成本。

Description

一种自动识别测试模式和产品模式的方法及芯片
技术领域
本发明涉及半导体集成电路芯片测试技术领域,尤其涉及一种通过NAND芯片自身固件自动识别NAND测试模式和产品模式的方法及NAND芯片。
背景技术
NAND闪存产品在交付客户后,客户需要使用封装上所有的引脚来完成芯片的使用。客户使用模式(产品模式)一般也会被称为全引脚数模式(FPC)。
但是,在NAND闪存交付客户使用之前,需要经过一系列的测试,包括闪存整列读写功能测试、可靠性测试和闪存外围电路功能测试等。这些测试都需要经过大量的时间。所以,通常为了提高测试效率和缩短出厂时间,测试流程需要对多个芯片进行并行测试,也就是在同一机台同一时间测试多个芯片。与此同时,如果测试还是使用全引脚数模式的话,测试效率会大打折扣,因而测试模式都会使用低引脚数模式(LPC)来进行。这样,同一机台就可以尽可能地测试更多的芯片,从而大大缩短测试时间,也大大减少了测试成本。
由于NAND闪存芯片在出厂之前,需要经过上述一系列的测试。特别是其中第一部分的测试(闪存整列读写功能测试),需要在低引脚数模式配置下进行。而且此测试步骤的机台也只支持低引脚数模式。这就需要采用一种方式来让芯片进入低引脚数模式(测试模式)。
现阶段,所有NAND闪存产品设计中,为了区分低引脚数模式和全引脚数模式的配置方法,一般会在芯片上设计额外的一个引脚。测试机台通过物理的连接方式,让此引脚处于固定的状态(例如连接到源(vcc)或者地(vss))。这样,芯片就会处于低引脚数模式,并且在测试过程中的上电或者下电时,都不会影响芯片处于该模式。
无论是测试模式还是产品模式,NAND闪存在上电之后,都需要进行芯片初始化(Chip Initialization)。芯片初始化固件通过控制芯片读取内部配置块(Config Block)上特定页(例如页A)的内容,来配置芯片本身。读取的内容包含调整信息(trim)和冗余配置(redundancy)。
发明内容
本发明的目的在于克服现有技术存在的上述缺陷,提供一种自动识别NAND测试模式和产品模式的方法及NAND芯片。
为实现上述目的,本发明的技术方案如下:
本发明提供一种自动识别NAND测试模式和产品模式的方法,包括:
NAND芯片上电并开始初始化时,通过所述NAND芯片中内置的固件,控制读取所述NAND芯片中预置的标志数据;
以及判断所述标志数据是否符合判定标准,并根据判断结果,设置所述NAND芯片进入低引脚数的测试模式或全引脚数的产品模式;
和完成初始化。
进一步地,所述读取所述NAND芯片中预置的标志数据,具体包括:
读取所述NAND芯片中配置块特定页预留区域上预置的作为所述标志数据的第一数据块数据;
所述判断所述标志数据是否符合判定标准,并根据判断结果,设置所述NAND芯片进入测试模式或产品模式,具体包括:
判断所述第一数据块数据是无效数据还是有效数据,并根据当所述第一数据块数据是无效数据时,进入测试模式,否则进入产品模式的所述判定标准,当判断结果为所述第一数据块数据为无效数据时,设置所述NAND芯片进入测试模式,当判断结果为所述第一数据块数据为有效数据时,设置所述NAND芯片进入产品模式。
进一步地,所述读取所述NAND芯片中预置的标志数据,具体包括:
读取所述NAND芯片中配置块特定页上第二数据块中预置的作为所述标志数据的前特定个数据;
所述判断所述标志数据是否符合判定标准,并根据判断结果,设置所述NAND芯片进入测试模式或产品模式,具体包括:
判断所述前特定个数据中出现的错误数据数量,并根据当所述前特定个数据中的错误数据数量达到第一阈值时,进入测试模式,否则进入产品模式的所述判定标准,当判断结果为所述前特定个数据中出现的错误数据数量达到第一阈值时,设置所述NAND芯片进入测试模式,当判断结果为所述前特定个数据中出现的错误数据数量未达到第一阈值时,设置所述NAND芯片进入产品模式。
进一步地,所述读取所述NAND芯片中预置的标志数据,具体包括:
读取所述NAND芯片中配置块特定页上作为所述标志数据预置的第二数据块数据;
所述判断所述标志数据是否符合判定标准,并根据判断结果,设置所述NAND芯片进入测试模式或产品模式,具体包括:
判断所述第二数据块数据中出现的比特位为1的数量占所述特定页比特位全部数量的比率,并根据当所述第二数据块数据中的比特位为1的数量占所述特定页比特位全部数量的比率达到第二阈值时,进入测试模式,否则进入产品模式的所述判定标准,当判断结果为所述第二数据块数据中出现的比特位为1的数量占所述特定页比特位全部数量的比率达到第二阈值时,设置所述NAND芯片进入测试模式,当判断结果为所述第二数据块数据中出现的比特位为1的数量占所述特定页比特位全部数量的比率未达到第二阈值时,设置所述NAND芯片进入产品模式。
本发明还提供一种NAND芯片,包括:
预置的标志数据;
固件,用于在NAND芯片上电后开始初始化时,控制读取所述标志数据,判断所述标志数据是否符合判定标准,并根据判断结果,设置所述NAND芯片进入测试模式或产品模式,完成初始化。
进一步地,所述标志数据包括预置于配置块特定页预留区域上的第一数据块数据;所述固件在控制读取所述第一数据块数据后,判断所述第一数据块数据是无效数据还是有效数据,并根据当所述第一数据块数据是无效数据时,进入测试模式,否则进入产品模式的所述判定标准,当判断结果为所述第一数据块数据为无效数据时,设置所述NAND芯片进入测试模式,当判断结果为所述第一数据块数据为有效数据时,设置所述NAND芯片进入产品模式。
进一步地,所述标志数据包括预置于配置块特定页上第二数据块中的前特定个数据;所述固件在控制读取所述前特定个数据后,判断所述前特定个数据中出现的错误数据数量,并根据当所述前特定个数据中的错误数据数量达到第一阈值时,进入测试模式,否则进入产品模式的所述判定标准,当判断结果为所述前特定个数据中出现的错误数据数量达到第一阈值时,设置所述NAND芯片进入测试模式,当判断结果为所述前特定个数据中出现的错误数据数量未达到第一阈值时,设置所述NAND芯片进入产品模式。
进一步地,所述标志数据包括预置于配置块特定页上的第二数据块数据;所述固件在控制读取所述第二数据块数据后,判断所述第二数据块数据中出现的比特位为0的数量占所述特定页比特位全部数量的比率,并根据当所述第二数据块数据中的比特位为0的数量占所述特定页比特位全部数量的比率达到第三阈值时,进入测试模式,否则进入产品模式的所述判定标准,当判断结果为所述第二数据块数据中出现的比特位为0的数量占所述特定页比特位全部数量的比率达到第三阈值时,设置所述NAND芯片进入测试模式,当判断结果为所述第二数据块数据中出现的比特位为0的数量占所述特定页比特位全部数量的比率未达到第三阈值时,设置所述NAND芯片进入产品模式。
进一步地,所述标志数据包括在所述NAND芯片制造时生成的第一标志数据,和所述NAND芯片在测试模式下完成测试后对所述第一标志数据进行重新写入生成的第二标志数据,所述第一标志数据用于被所述固件识别以设置所述NAND芯片进入测试模式,所述第二标志数据用于被所述固件识别以设置所述NAND芯片进入产品模式。
由上述技术方案可以看出,本发明通过在NAND芯片中预置用于固件识别的标志数据,当NAND芯片上电开始初始化时,利用NAND芯片中内置的固件即可控制读取标志数据,判断标志数据是否符合判定标准,并根据不同判断结果,对应设置NAND芯片进入测试模式或产品模式。相比现有需要通过在NAND芯片中设计一个额外的引脚来使NAND芯片处于测试模式的方式,本发明通过对NAND芯片及其内部的固件进行改进,可实现测试模式和产品模式的自动识别,不仅能够减少额外的引脚,而且能够兼容现有NAND芯片的上电和初始化流程,从而降低了设计的复杂度,并节约了成本。
附图说明
图1为本发明一较佳实施例的一种自动识别NAND测试模式和产品模式的方法流程图;
图2-图4为本发明一较佳实施例的根据图1的方法进行测试模式和产品模式识别的步骤框图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。除非另外定义,此处使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本文中使用的“包括”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同,而不排除其他元件或者物件。
下面结合附图,对本发明的具体实施方式作进一步的详细说明。
请参阅图1,图1为本发明一较佳实施例的一种自动识别NAND测试模式和产品模式的方法流程图。如图1所示,本发明的一种自动识别NAND测试模式和产品模式的方法,包括以下步骤:
步骤S1:NAND芯片上电并开始初始化时,通过NAND芯片中内置的固件,控制读取NAND芯片中预置的标志数据;
步骤S2:判断标志数据是否符合判定标准,并根据判断结果,设置NAND芯片进入低引脚数的测试模式或全引脚数的产品模式;
步骤S3:完成初始化。
请参阅图2。在一较佳实施例中,本发明的一种自动识别NAND测试模式和产品模式的方法,具体可包括:
首先,进行NAND芯片上电。
当NAND芯片上电结束后,NAND芯片中内置的固件,例如初始化固件启动,执行对NAND芯片进行初始化。此时,NAND芯片初始化开始。
初始化固件将控制对NAND芯片进行读取。首先会读取NAND芯片内部配置块特定页内容,例如读取配置块的首个被读取的页A的内容,来配置NAND芯片本身。需要读取的内容包含调整信息和冗余配置。
在配置块的页A上可预留一块区域,在此预留区域上可预置第一数据块(例如数据块C)作为标志数据。
可通过设置读取顺序,使得在进行读取时,先读配置块页A,并取数据块C。
初始化固件根据预设的判定标准,控制将读取的数据块C的数据内容与判定标准进行比对,判断标志数据是否符合判定标准,从而对读取的数据块C的数据内容进行识别。
初始化固件根据判断结果,将进一步控制对NAND芯片进行设置,即设置NAND芯片进入测试模式,或设置NAND芯片进入产品模式。
本实施例中,可将数据块C的数据设置为无效数据或有效数据形式。并且,可将判定标准设置为:当第一数据块(数据块C)数据是无效数据时,进入测试模式;当第一数据块(数据块C)数据是有效数据时,进入产品模式。
这样,当初始化固件控制取到数据块C的数据后,会对其内容是否是无效数据进行识别。当判断数据块C的数据为无效数据,即数据块C的数据与测试模式对应时,将自动设置NAND芯片进入测试模式。反之,当判断数据块C的数据为有效数据,即数据块C的数据与产品模式对应时,将自动设置NAND芯片进入产品模式。
当初始化固件控制NAND芯片进入产品模式后,可继续执行常规初始化中的读取程序,包括在读配置块页A,并取数据块C后,继续取第二数据块(例如取数据块A),配置调整信息,取第三数据块(例如取数据块B),配置冗余信息等,至NAND芯片初始化结束,即完成初始化。
而当初始化固件控制NAND芯片进入测试模式后,可直接进入到NAND芯片初始化结束阶段,即完成初始化。
在一实例中,在NAND闪存芯片制造时,可利用配置块的页A,在页A中预留一块区域,来形成属于无效数据的数据块C数据(第一标志数据)。并且,对NAND闪存芯片的初始化固件进行改进,设置识别标准(判定标准)。这样,当NAND闪存芯片在进行出厂前的性能测试时,即可通过初始化固件的读取程序,对数据块C的无效数据进行识别并判断,并可自动设置NAND芯片进入测试模式。当测试流程全部完成之后,则会在数据块C写上特定的数据(有效数据),形成新的属于有效数据的数据块C数据(第二标志数据)。这样,在NAND闪存芯片出厂后,用户在后续使用过程中,通过初始化固件可对新数据块C的有效数据进行识别并判断,从而都会自动设置NAND芯片进入产品模式。
请参阅图3。在一较佳实施例中,本发明的一种自动识别NAND测试模式和产品模式的方法,在依次执行NAND芯片上电,NAND芯片上电结束,NAND芯片初始化开始步骤后,初始化固件将控制对NAND芯片进行读取。首先还是会先读取NAND芯片内部配置块的例如页A的内容,与前一实施例的不同之处在于,本实施例中,在配置块的页A上不再以通过预留一块区域,并在此预留区域上预置第一数据块(例如数据块C)的方式形成标志数据,而是采用在配置块页A上原有的数据块A(第二数据块)中,将数据块A的前特定个数据预置为标志数据的方式。
这样,当开始初始化时,固件将控制自动对页A的数据块A进行读取,并将先读取数据块A中的前特定个数据。
初始化固件在读配置块页A,并取数据块A后,根据预设的判定标准,控制将读取的数据块A中的前特定个数据(标志数据)的内容与判定标准进行比对,判断标志数据是否符合判定标准,从而对读取的数据块A中的前特定个数据的内容进行识别。
初始化固件根据判断结果,将进一步控制对NAND芯片进行设置,即设置NAND芯片进入测试模式,或设置NAND芯片进入产品模式。
本实施例中,可将数据块A中的前特定个数据设置为含有一定数量的错误记录数据的数据记录形式或记录全部正确的数据记录形式。并且,可将判定标准设置为:当数据块A中的前特定个数据中的错误数据数量达到第一阈值时,进入测试模式;当数据块A中的前特定个数据中的错误数据数量未达到第一阈值时,进入产品模式。其中,可将第一阈值设置为与数据块A中的前特定个数据中预置的错误记录数据的数量相一致。
例如,可将数据块A中的前特定个数据的数量设置为10个(记录0-记录9);同时,可将第一阈值设置为3个错误记录数据,但不限于此。并可在数据块A中的前10个数据中预置与第一阈值对应的3个错误记录数据。
这样,当初始化固件控制取数据块A的数据后,会对其前10个数据(例如记录0至记录9的数据)中出现的错误记录数据的数量进行识别,并与判定标准进行比对。当判断前10个数据中出现的错误数据数量达到或超过3个(第一阈值)时(即对记录0至记录9中是否出现3个错误记录进行判断),将自动设置NAND芯片进入测试模式。反之,当判断前10个数据中出现的错误数据数量未达到3个时,将自动设置NAND芯片进入产品模式。
当初始化固件控制NAND芯片进入产品模式后,可继续执行常规初始化中的读取程序,包括在读配置块页A,并取数据块A(第二数据块)后,配置调整信息,继续取数据块B(第三数据块),配置冗余信息等,至NAND芯片初始化结束,即完成初始化。
而当初始化固件控制NAND芯片进入测试模式后,可直接进入到NAND芯片初始化结束阶段,即完成初始化。
在一实例中,NAND芯片的第一标志数据应该满足偶数地址的比特位数据和奇数地址的比特位数据可以在异或操作后得到比特位等于十六进制的FF的值。例如,比特位为0的数据如果为16进制的AA,比特位为1的数据如果为16进制的55,则异或操作后得到的比特位的数据等于16进制FF,此为正确数据。如果异或操作后得到的比特位的数据不是16进制FF的值(如FE或者7F),则为错误数据。
如果数据块A(第二数据块)中取前10组(个)比特位数据(20个byte)中有任意3组(个)数据(6 个byte)的异或操作都错误,则芯片进入测试模式,否则进入产品模式。
在NAND芯片制造时,可利用配置块的页A,并利用在页A中的前10组数据中写上3组或3组以上异或错误的数据,来形成第一标志数据。并且,对NAND芯片的初始化固件进行改进,设置识别标准(判定标准)。这样,当NAND芯片在进行出厂前的性能测试时,即可通过初始化固件的读取程序,对页A中的前10组数据进行识别并判断,NAND芯片内部的电路每读到一组异或错误的数据,内部计数器会加1;当累加数据等于3之后,固件会强制上电操作失败,并可自动设置NAND芯片进入测试模式(与之对应地,如果第二数据块中的10组数据累计异或失败的数量小于3时,则固件会自动设置NAND芯片进入产品模式)。当测试流程全部完成之后,则会对页A中的数据进行重新写入,形成具有完全正确记录的前10组数据作为新的标志数据(第二标志数据)。这样,在NAND芯片出厂后,用户在后续使用过程中,通过初始化固件可对新的页A中的数据进行识别并判断,从而都会自动设置NAND芯片进入产品模式。
请参阅图4。在一较佳实施例中,本发明的一种自动识别NAND测试模式和产品模式的方法,在依次执行NAND芯片上电,NAND芯片上电结束,NAND芯片初始化开始步骤后,初始化固件将控制对NAND芯片进行读取。首先还是会先读取NAND芯片内部配置块的例如页A的内容,与前述实施例的不同之处在于,本实施例中,采用直接将页A上原有的数据块A(第二数据块)中的数据作为预置的标志数据的方式,并可利用数据块A中出现的比特位为1的数量占页A比特位全部数量的比率(或比特位为0的数量占页A比特位全部数量的比率)在NAND芯片出厂前后存在的不同,作为对NAND芯片进行测试模式与产品模式之间切换时的判断标准。
当开始初始化时,固件将控制自动对页A的数据块A优先进行读取,并在取数据块A后,通过计算页缓存中的比特位为“1”的数量(或比特位为“0”的数量),来判断页A的数据块A数据是否有效。并可将判定标准设置为:当数据块A数据中的比特位为1(或比特位为0)的数量占页A比特位全部数量的比率达到第二阈值(或第三阈值)时,进入测试模式;当数据块A数据中的比特位为1(或比特位为0)的数量占页A比特位全部数量的比率未达到第二阈值(或第三阈值)时,进入产品模式。
例如,假设整个页A的总数据数目是2K byte。那么,第二阈值可以设定为数据块A的数据“1”的个数大于2K byte的95%(或者第三阈值可以设定为数据块A的数据“0”的个数小于2K byte的5%)。此时,如果计算出的页缓存中的数据块A的数据“1”的个数大于页A总数据数目2K byte的95%(或者数据“0”的个数小于页A总数据数目2K byte的5%),则将自动设置NAND芯片进入测试模式,否则将自动设置进入产品模式。其中,第二阈值与第三阈值之和可等于100%。
当初始化固件控制NAND芯片进入产品模式后,可继续执行常规初始化中的读取程序,包括在读配置块页A,并取数据块A(第二数据块)后,配置调整信息,继续取数据块B(第三数据块),配置冗余信息等,至NAND芯片初始化结束,即完成初始化。
而当初始化固件控制NAND芯片进入测试模式后,可直接进入到NAND芯片初始化结束阶段,即完成初始化。
当NAND芯片在制造后,在页A数据块A中数据“1”的个数一般不会超出页A数据的一定比率(即数据“0”的个数一般不会小于页A数据的一定比率),因而可以通过设置比率阈值,来对NAND芯片进行识别。例如,可将第二阈值设定为数据块A的数据“1”的个数大于页A比特位全部数量的95%(或者可将第三阈值设定为数据块A的数据“0”的个数小于页A比特位全部数量的5%)。这样,就可在NAND芯片制造时,形成具有数据“1”的个数大于页A比特位全部数量的95%(或者数据“0”的个数小于页A比特位全部数量的5%)并作为第一标志数据的页A的数据块A。并且,对NAND芯片的初始化固件进行改进,设置识别标准(判定标准)。这样,当NAND芯片在进行出厂前的性能测试时,即可通过初始化固件的读取程序,对页A数据块A中的数据“1”的个数(或者数据“0”的个数)进行识别并判断,并可自动设置NAND芯片进入测试模式。当测试流程全部完成之后,则会对页A中数据块A的数据进行重新写入,形成具有数据“1”的个数小于等于页A比特位全部数量的95%(或者数据“0”的个数大于等于页A比特位全部数量的5%)并作为第二标志数据的新的页A的数据块A数据。这样,在NAND芯片出厂后,用户在后续使用过程中,通过初始化固件可对新的页A中数据块A的数据进行识别并判断,从而都会自动设置NAND芯片进入产品模式。
下面通过具体实施方式,对本发明的一种NAND芯片进行详细说明。
本发明的一种NAND芯片,可用于实现上述本发明的一种自动识别NAND测试模式和产品模式的方法,并可包括:预置的标志数据,和固件。
其中,固件例如可以是NAND芯片上内置的初始化固件。初始化固件用于在NAND芯片上电后开始初始化时,控制读取NAND芯片中预置的标志数据,判断标志数据是否符合判定标准,并根据判断结果,设置NAND芯片进入测试模式或产品模式,完成初始化。
在一较佳实施例中,标志数据可包括预置于配置块页A预留区域上的第一数据块数据(例如数据块C数据)。固件在控制读取数据块C数据后,判断数据块C数据是无效数据还是有效数据,并可根据当数据块C数据是无效数据时,进入测试模式,否则进入产品模式的判定标准,当判断结果为数据块C数据为无效数据时,将自动设置NAND芯片进入测试模式,当判断结果为数据块C数据为有效数据时,将自动设置NAND芯片进入产品模式。
其中,在NAND芯片制造时,可利用配置块的页A,在页A中预留一块区域,来形成属于无效数据的数据块C数据(第一标志数据)。并且,对NAND芯片的初始化固件进行改进,设置识别标准(判定标准)。这样,当NAND芯片在进行出厂前的性能测试时,即可通过初始化固件的读取程序,对数据块C的无效数据进行识别并判断,并可自动设置NAND芯片进入测试模式。当测试流程全部完成之后,则会在数据块C写上特定的数据(有效数据),形成新的属于有效数据的数据块C数据(第二标志数据)。这样,在NAND芯片出厂后,用户在后续使用过程中,通过初始化固件可对新数据块C的有效数据进行识别并判断,从而都会自动设置NAND芯片进入产品模式。
在一较佳实施例中,标志数据可包括预置于配置块页A上数据块A(第二数据块)中的前特定个数据,例如预置于配置块页A上数据块A中的前10个数据。固件在控制读取前10个数据后,判断前10个数据中出现的错误数据数量,并可根据当前特定个数据中的错误数据数量达到第一阈值(例如3个)时,进入测试模式,否则进入产品模式的判定标准,当判断结果为前10个数据中出现的错误数据数量达到或超过3个时,设置NAND芯片进入测试模式,当判断结果为前10个数据中出现的错误数据数量未达到3个时,设置NAND芯片进入产品模式。
其中,在NAND芯片制造时,可利用配置块的页A,并利用在页A中的前10个数据中预置3个以上的错误记录,来形成第一标志数据。并且,对NAND芯片的初始化固件进行改进,设置识别标准(判定标准)。这样,当NAND芯片在进行出厂前的性能测试时,即可通过初始化固件的读取程序,对页A中的前10个数据进行识别并判断,并可自动设置NAND芯片进入测试模式。当测试流程全部完成之后,则会对页A中的数据进行重新写入,形成具有完全正确记录的前10个数据作为新的标志数据(第二标志数据)。这样,在NAND芯片出厂后,用户在后续使用过程中,通过初始化固件可对新的页A中的数据进行识别并判断,从而都会自动设置NAND芯片进入产品模式。
在一较佳实施例中,标志数据可包括预置于配置块页A上的数据块A(第二数据块)数据。固件在控制读取数据块A数据后,判断数据块A数据中出现的比特位为1(或比特位为0)的数量占页A比特位全部数量的比率,并可根据当数据块A数据中的比特位为1(或比特位为0)的数量占页A比特位全部数量的比率达到第二阈值(或第三阈值)时,进入测试模式,否则进入产品模式的判定标准,当判断结果为数据块A数据中出现的比特位为1(或比特位为0)的数量占页A比特位全部数量的比率达到第二阈值(或第三阈值)时,设置NAND芯片进入测试模式,当判断结果为数据块A数据中出现的比特位为1(或比特位为0)的数量占页A比特位全部数量的比率未达到第二阈值(或第三阈值)时,设置NAND芯片进入产品模式。第二阈值或第三阈值的设置可参照上述实施例加以理解,不再赘述。
其中,可在NAND芯片制造时,形成具有数据“1”的个数大于页A比特位全部数量的例如95%(或者数据“0”的个数小于页A比特位全部数量的5%)并作为第一标志数据的页A的数据块A。并且,对NAND芯片的初始化固件进行改进,设置识别标准(判定标准)。这样,当NAND芯片在进行出厂前的性能测试时,即可通过初始化固件的读取程序,对页A的数据块A中的数据“1”的个数(或者数据“0”的个数)进行识别并判断,并可自动设置NAND芯片进入测试模式。当测试流程全部完成之后,则会对页A中数据块A的数据进行重新写入,形成具有数据“1”的个数小于等于页A比特位全部数量的95%(或者数据“0”的个数大于等于页A比特位全部数量的5%)并作为第二标志数据的新的页A的数据块A数据。这样,在NAND芯片出厂后,用户在后续使用过程中,通过初始化固件可对新的页A中数据块A的数据进行识别并判断,从而都会自动设置NAND芯片进入产品模式。
综上,本发明通过在NAND芯片中预置用于固件识别的标志数据,当NAND芯片上电开始初始化时,利用NAND芯片中内置的固件即可控制读取标志数据,判断标志数据是否符合判定标准,并根据不同判断结果,对应设置NAND芯片进入测试模式或产品模式。相比现有需要通过在NAND芯片中设计一个额外的引脚来使NAND芯片处于测试模式的方式,本发明通过对NAND芯片及其内部的固件进行改进,可实现测试模式和产品模式的自动识别,不仅能够减少额外的引脚,而且能够兼容现有NAND闪存的上电和初始化流程,从而降低了设计的复杂度,并节约了成本。
虽然在上文中详细说明了本发明的实施方式,但是对于本领域的技术人员来说显而易见的是,能够对这些实施方式进行各种修改和变化。但是,应理解,这种修改和变化都属于权利要求书中所述的本发明的范围和精神之内。而且,在此说明的本发明可有其它的实施方式,并且可通过多种方式实施或实现。

Claims (3)

1.一种自动识别测试模式和产品模式的方法,其特征在于,包括:
NAND芯片上电并开始初始化时,通过所述NAND芯片中内置的固件,控制读取所述NAND芯片中预置的标志数据;以及
判断所述标志数据是否符合判定标准,并根据判断结果,设置所述NAND芯片进入低引脚数的测试模式或全引脚数的产品模式;和
完成初始化;
其中,所述读取所述NAND芯片中预置的标志数据,具体包括:
读取所述NAND芯片中配置块特定页上第二数据块中预置的作为所述标志数据的前特定个数据;
所述判断所述标志数据是否符合判定标准,并根据判断结果,设置所述NAND芯片进入测试模式或产品模式,具体包括:
判断所述前特定个数据中出现的错误数据数量,并根据当所述前特定个数据中的错误数据数量达到第一阈值时,进入测试模式,否则进入产品模式的所述判定标准,当判断结果为所述前特定个数据中出现的错误数据数量达到第一阈值时,设置所述NAND芯片进入测试模式,当判断结果为所述前特定个数据中出现的错误数据数量未达到第一阈值时,设置所述NAND芯片进入产品模式;
或者,所述读取所述NAND芯片中预置的标志数据,具体包括:
读取所述NAND芯片中配置块特定页上作为所述标志数据预置的第二数据块数据;
所述判断所述标志数据是否符合判定标准,并根据判断结果,设置所述NAND芯片进入测试模式或产品模式,具体包括:
判断所述第二数据块数据中出现的比特位为1的数量占所述特定页比特位全部数量的比率,并根据当所述第二数据块数据中的比特位为1的数量占所述特定页比特位全部数量的比率达到第二阈值时,进入测试模式,否则进入产品模式的所述判定标准,当判断结果为所述第二数据块数据中出现的比特位为1的数量占所述特定页比特位全部数量的比率达到第二阈值时,设置所述NAND芯片进入测试模式,当判断结果为所述第二数据块数据中出现的比特位为1的数量占所述特定页比特位全部数量的比率未达到第二阈值时,设置所述NAND芯片进入产品模式。
2.一种芯片,其特征在于,所述芯片为NAND芯片,包括:
预置的标志数据;
固件,用于在NAND芯片上电后开始初始化时,控制读取所述标志数据,判断所述标志数据是否符合判定标准,并根据判断结果,设置所述NAND芯片进入测试模式或产品模式,完成初始化;
其中,所述标志数据包括预置于配置块特定页上第二数据块中的前特定个数据;所述固件在控制读取所述前特定个数据后,判断所述前特定个数据中出现的错误数据数量,并根据当所述前特定个数据中的错误数据数量达到第一阈值时,进入测试模式,否则进入产品模式的所述判定标准,当判断结果为所述前特定个数据中出现的错误数据数量达到第一阈值时,设置所述NAND芯片进入测试模式,当判断结果为所述前特定个数据中出现的错误数据数量未达到第一阈值时,设置所述NAND芯片进入产品模式;
或者,所述标志数据包括预置于配置块特定页上的第二数据块数据;所述固件在控制读取所述第二数据块数据后,判断所述第二数据块数据中出现的比特位为0的数量占所述特定页比特位全部数量的比率,并根据当所述第二数据块数据中的比特位为0的数量占所述特定页比特位全部数量的比率达到第三阈值时,进入测试模式,否则进入产品模式的所述判定标准,当判断结果为所述第二数据块数据中出现的比特位为0的数量占所述特定页比特位全部数量的比率达到第三阈值时,设置所述NAND芯片进入测试模式,当判断结果为所述第二数据块数据中出现的比特位为0的数量占所述特定页比特位全部数量的比率未达到第三阈值时,设置所述NAND芯片进入产品模式。
3.根据权利要求2所述的芯片,其特征在于,所述标志数据包括在所述NAND芯片制造时生成的第一标志数据,和所述NAND芯片在测试模式下完成测试后对所述第一标志数据进行重新写入生成的第二标志数据,所述第一标志数据用于被所述固件识别以设置所述NAND芯片进入测试模式,所述第二标志数据用于被所述固件识别以设置所述NAND芯片进入产品模式。
CN202211552785.4A 2022-12-06 2022-12-06 一种自动识别测试模式和产品模式的方法及芯片 Active CN115588460B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211552785.4A CN115588460B (zh) 2022-12-06 2022-12-06 一种自动识别测试模式和产品模式的方法及芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211552785.4A CN115588460B (zh) 2022-12-06 2022-12-06 一种自动识别测试模式和产品模式的方法及芯片

Publications (2)

Publication Number Publication Date
CN115588460A CN115588460A (zh) 2023-01-10
CN115588460B true CN115588460B (zh) 2023-03-14

Family

ID=84783474

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211552785.4A Active CN115588460B (zh) 2022-12-06 2022-12-06 一种自动识别测试模式和产品模式的方法及芯片

Country Status (1)

Country Link
CN (1) CN115588460B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1351144A1 (en) * 2002-04-04 2003-10-08 Hewlett-Packard Company Data processing system and method having an improved device initialisation process
WO2004088749A1 (ja) * 2003-03-31 2004-10-14 Fujitsu Limited 半導体集積回路装置、および半導体集積回路装置の制御方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006048754A (ja) * 2004-07-30 2006-02-16 Fujitsu Ltd 半導体装置
US8429326B2 (en) * 2005-09-12 2013-04-23 Mediatek Inc. Method and system for NAND-flash identification without reading device ID table
US8078858B2 (en) * 2008-07-24 2011-12-13 Dell Products L.P. Manufacturing boot process with minimal component initialization
TWI473103B (zh) * 2011-09-14 2015-02-11 威剛科技股份有限公司 快閃記憶體儲存裝置及其不良儲存區域的判定方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1351144A1 (en) * 2002-04-04 2003-10-08 Hewlett-Packard Company Data processing system and method having an improved device initialisation process
WO2004088749A1 (ja) * 2003-03-31 2004-10-14 Fujitsu Limited 半導体集積回路装置、および半導体集積回路装置の制御方法

Also Published As

Publication number Publication date
CN115588460A (zh) 2023-01-10

Similar Documents

Publication Publication Date Title
JP4761959B2 (ja) 半導体集積回路装置
KR100325271B1 (ko) 다른칩에구제기능을가진반도체메모리시스템
US7885111B2 (en) Flash memory device and method for providing initialization data
CN101512669B (zh) 非易失性存储器系统中的有缺陷区块隔离
US6388919B2 (en) Memory controller for flash memory system and method for writing data to flash memory device
JP4129381B2 (ja) 不揮発性半導体記憶装置
US8395943B2 (en) Flash memory device and set-up data initialization method
US7549086B2 (en) Memory card and its initial setting method
US7616493B2 (en) Non-volatile semiconductor memory device
US20060140027A1 (en) Semiconductor memory device and method of operating the same
WO2006012137A2 (en) Reduced area, reduced programming voltage cmos efuse-based scannable non-volatile memory bitcell
US6903980B2 (en) Nonvolatile semiconductor memory device capable of correcting over-erased memory cells
US9552287B2 (en) Data management method, memory controller and embedded memory storage apparatus using the same
JP2003141900A (ja) 不揮発性半導体記憶装置
US5367149A (en) IC card and method of checking personal identification number of the same
JP2003338197A (ja) 消去/プログラミングに不具合を生じた不揮発性メモリ装置の自己修復方法およびそれに関する不揮発性メモリ装置
CN112542199A (zh) 检测flash存储出错的方法、电路、存储介质和终端
JP2005332436A (ja) 半導体装置及びそのテスト方法
CN115588460B (zh) 一种自动识别测试模式和产品模式的方法及芯片
US6385112B1 (en) Nonvolatile semiconductor memory device with reliable verify operation
US6535442B2 (en) Semiconductor memory capable of debugging an incorrect write to or an incorrect erase from the same
CN111696614B (zh) 非挥发性存储器冗余存储的控制测试电路和控制测试方法
US20110296086A1 (en) Flash memory having test mode function and connection test method for flash memory
JPH0831196A (ja) 半導体メモリ
US20030046620A1 (en) Method of testing cache memory

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant