JP2005332436A - 半導体装置及びそのテスト方法 - Google Patents
半導体装置及びそのテスト方法 Download PDFInfo
- Publication number
- JP2005332436A JP2005332436A JP2004147829A JP2004147829A JP2005332436A JP 2005332436 A JP2005332436 A JP 2005332436A JP 2004147829 A JP2004147829 A JP 2004147829A JP 2004147829 A JP2004147829 A JP 2004147829A JP 2005332436 A JP2005332436 A JP 2005332436A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- defective
- address
- memory cell
- defective cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/44—Indication or identification of errors, e.g. for repair
- G11C29/4401—Indication or identification of errors, e.g. for repair for self repair
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/44—Indication or identification of errors, e.g. for repair
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C29/50004—Marginal testing, e.g. race, voltage or current testing of threshold voltage
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C2029/0405—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals comprising complete test loop
Landscapes
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】メモリセルアレイ19中の各メモリセルから読み出したデータと期待値とを比較器25で比較し、プログラム検証とイレーズ検証を行ってメモリセルの良否を判定する。この比較器による比較結果に基づいて、検出した不良セルをスペアセルに置き換えて救済する。不良セルをスペアセルに置き換える毎に、不良セルの情報をレジスタ62,63に記憶し、この情報に基づいて不良セルの有無及び救済の可否を判定し、救済可能なときに制御回路11による制御を実行させて、検出した不良セルを前記スペアセルに置き換えて救済し、救済不可能なときに不良救済を停止させる。
【選択図】 図3
Description
図1は、この発明の実施形態に係る半導体装置及びそのテスト方法について説明するためのもので、テストの概念を示す模式図である。このテストは、製造工程が終了した後のウェーハ段階で行われる。テスタ側から各チップ中に設けたリダンダンシ(RD)置換システムにコマンドCMDを発行し、各々のチップからそのチップの良否を示すフラグFLGを読み込んで確認することにより、チップの良否の判定を行う。
図3は、この発明の第1の実施形態に係る半導体装置について説明するためのもので、リダンダンシに関係する回路(リダンダンシ置換システム)を抽出して概略構成を示すブロック図である。ここでは、カラムリダンダンシを例に取っており、説明を簡単にするためにメインメモリセルアレイのアッパー側とロワー側にそれぞれ2セットのスペアセルを設ける例を示している。
図9乃至図12はそれぞれ、この発明の第2の実施形態に係る半導体装置及びそのテスト方法について説明するためのもので、カラムリダンダンシとブロックリダンダンシの両方を想定したものである。すなわち、スペアカラムに加えてスペアブロックを設けておき、上述した第1の実施形態のようなカラムリダンダンシでは救済できない広範囲あるいは多数の不良セルが発生したときに、ブロック単位でリダンダンシを行って救済するものである。
前述した第1,第2の実施形態では、レジスタをフラッシュメモリで構成する場合を例に取って説明したが、アルミフューズやポリシリコンフューズを用いて構成することもできる。この場合には、フューズにレーザを照射したり、大電流を流したりすることによりプログラムする必要があるので、フラッシュメモリで構成する場合のように自動的にリダンダンシ置き換えはできない。よって、レジスタに記憶した不良セルの情報を外部に出力してメモリテスタに読み込み、この情報をフェールビットマップの代替として利用すれば良い。
上記第1の実施形態ではカラムリダンダンシ、第2の実施形態ではカラムリダンダンシとブロックリダンダンシの場合について説明したが、同様にしてロウリダンダンシ、ロウリダンダンシとカラムリダンダンシの組み合わせ、及びロウリダンダンシ、カラムリダンダンシ及びブロックリダンダンシの組み合わせにも適用できるのは勿論である。
Claims (5)
- メモリセルがマトリックス状に配置されたメインメモリセルアレイと、
前記メインメモリセルアレイ中の不良セルを置き換えるためのスペアセルと、
前記メインメモリセルアレイ中の各メモリセルから読み出したデータと期待値とを比較し、前記メモリセルの良否を判定する比較器と、
前記比較器による比較結果に基づいて検出した不良セルを、前記スペアセルに置き換えて救済するための制御を行う制御回路と、
前記不良セルの情報を記憶するレジスタと、
前記レジスタに記憶した情報に基づいて不良セルの有無及び救済の可否を判定し、救済可能なときに前記制御回路による制御を実行させて、検出した不良セルを前記スペアセルに置き換えて救済し、救済不可能なときにフラグを立てて不良救済を停止させる判定回路と
を具備することを特徴とする半導体装置。 - 前記判定回路は、前記レジスタに記憶した不良セルの情報に基づいて不良セルの有無を判定する第1の回路部と、前記不良セルの前記スペアセルへの置き換えが予め設定された数を超えたか否かに応じて救済の可否を判定する第2の回路部とを備えることを特徴とする請求項1に記載の半導体装置。
- 前記判定回路は、前記不良セルの前記スペアセルへの置き換えが予め設定された数を超えた時点で、全てのメモリセルの良否を判定する前に前記フラグを立てて不良救済を停止させることを特徴とする請求項1又は2に記載の半導体装置。
- メモリセルのプログラム検証及びイレーズ検証の少なくとも一方を実行する第1のステップと、
前記メモリセルが前記検証によって良品セルと判定されると、次のアドレスのメモリセルの検証を実行する第2のステップと、
前記メモリセルが前記検証によって不良セルと判定されると、前記不良セルの情報をレジスタに蓄積する第3のステップと、
前記第3のステップで、前記レジスタに蓄積した不良セルの情報に基づいて救済の可否を判定し、救済不可と判定されたときにフラグを立てて動作を停止し、救済可能と判定されたときに次のアドレスのメモリセルの検証を実行する第4のステップと、
前記不良セルの情報に基づいてメインメモリセルアレイ中の不良セルをスペアセルに置き換えて救済する第5のステップと
を具備することを特徴とする半導体装置のテスト方法。 - 前記レジスタに記憶された前記不良セルの情報を外部に出力することを特徴とする請求項4に記載の半導体装置のテスト方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004147829A JP2005332436A (ja) | 2004-05-18 | 2004-05-18 | 半導体装置及びそのテスト方法 |
US11/130,141 US7116592B2 (en) | 2004-05-18 | 2005-05-17 | Semiconductor device and test method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004147829A JP2005332436A (ja) | 2004-05-18 | 2004-05-18 | 半導体装置及びそのテスト方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005332436A true JP2005332436A (ja) | 2005-12-02 |
Family
ID=35486998
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004147829A Pending JP2005332436A (ja) | 2004-05-18 | 2004-05-18 | 半導体装置及びそのテスト方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7116592B2 (ja) |
JP (1) | JP2005332436A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007164839A (ja) * | 2005-12-09 | 2007-06-28 | Toshiba Corp | 不揮発性半導体記憶装置及びその自己テスト方法 |
JP2007200521A (ja) * | 2005-12-28 | 2007-08-09 | Semiconductor Energy Lab Co Ltd | 不揮発性メモリおよびその書き込み方法、並びに半導体装置 |
US8339832B2 (en) | 2005-12-28 | 2012-12-25 | Semiconductor Energy Laboratory Co., Ltd. | Write-once nonvolatile memory with redundancy capability |
JP2016051811A (ja) * | 2014-08-29 | 2016-04-11 | 株式会社日立製作所 | 半導体装置及びその品質管理方法 |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4994112B2 (ja) * | 2007-05-22 | 2012-08-08 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置およびメモリ制御方法 |
KR100866626B1 (ko) * | 2007-07-02 | 2008-11-03 | 삼성전자주식회사 | 스페어 영역을 갖는 비휘발성 메모리 장치 및 그의 블록소거 방법 |
US7830710B2 (en) * | 2009-01-30 | 2010-11-09 | Panasonic Corporation | Semiconductor memory device |
KR20100115970A (ko) * | 2009-04-21 | 2010-10-29 | 삼성전자주식회사 | 배드 셀 관리 방법과 그 장치 |
WO2013179594A1 (ja) * | 2012-05-29 | 2013-12-05 | パナソニック株式会社 | 半導体記憶装置 |
US9142322B2 (en) * | 2012-08-10 | 2015-09-22 | Stmicroelectronics International N.V. | Memory manager |
US9384851B2 (en) * | 2014-02-06 | 2016-07-05 | SK Hynix Inc. | Semiconductor devices and semiconductor systems including the same |
US9251914B1 (en) * | 2014-08-28 | 2016-02-02 | Cypress Semiconductor Corporation | Test control circuit, semiconductor memory device and method for testing the same |
KR20160121230A (ko) * | 2015-04-10 | 2016-10-19 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치, 이를 위한 리페어 시스템 및 장치 특성 관리 방법 |
KR20170034177A (ko) * | 2015-09-18 | 2017-03-28 | 에스케이하이닉스 주식회사 | 리페어 장치 |
JP2020113351A (ja) * | 2019-01-10 | 2020-07-27 | キオクシア株式会社 | メモリチップ |
US20240047000A1 (en) * | 2022-07-26 | 2024-02-08 | Sandisk Technologies Llc | Non-volatile memory with optimized erase verify sequence |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04228196A (ja) * | 1990-04-18 | 1992-08-18 | Hitachi Ltd | 半導体集積回路 |
JP2000057795A (ja) * | 1998-08-07 | 2000-02-25 | Toshiba Corp | 不揮発性半導体メモリ |
JP2001043698A (ja) * | 1999-08-03 | 2001-02-16 | Hitachi Ltd | 内蔵メモリアレイの自己検査回路および自己検査方法 |
JP2002117699A (ja) * | 2000-10-03 | 2002-04-19 | Toshiba Corp | 半導体装置及びそのテスト方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000322898A (ja) | 1999-05-13 | 2000-11-24 | Hitachi Ltd | 半導体集積回路装置 |
US6496417B1 (en) * | 1999-06-08 | 2002-12-17 | Macronix International Co., Ltd. | Method and integrated circuit for bit line soft programming (BLISP) |
JP2001266589A (ja) | 2000-03-21 | 2001-09-28 | Toshiba Corp | 半導体記憶装置およびそのテスト方法 |
JP3446827B2 (ja) | 2000-07-21 | 2003-09-16 | セイコーエプソン株式会社 | 記録装置における排紙スタッカの形状維持装置及び該装置を備える記録装置 |
JP2004288286A (ja) | 2003-03-20 | 2004-10-14 | Toshiba Lsi System Support Kk | リダンダンシイフューズ回路 |
-
2004
- 2004-05-18 JP JP2004147829A patent/JP2005332436A/ja active Pending
-
2005
- 2005-05-17 US US11/130,141 patent/US7116592B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04228196A (ja) * | 1990-04-18 | 1992-08-18 | Hitachi Ltd | 半導体集積回路 |
JP2000057795A (ja) * | 1998-08-07 | 2000-02-25 | Toshiba Corp | 不揮発性半導体メモリ |
JP2001043698A (ja) * | 1999-08-03 | 2001-02-16 | Hitachi Ltd | 内蔵メモリアレイの自己検査回路および自己検査方法 |
JP2002117699A (ja) * | 2000-10-03 | 2002-04-19 | Toshiba Corp | 半導体装置及びそのテスト方法 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007164839A (ja) * | 2005-12-09 | 2007-06-28 | Toshiba Corp | 不揮発性半導体記憶装置及びその自己テスト方法 |
JP4686350B2 (ja) * | 2005-12-09 | 2011-05-25 | 株式会社東芝 | 不揮発性半導体記憶装置及びその自己テスト方法 |
JP2007200521A (ja) * | 2005-12-28 | 2007-08-09 | Semiconductor Energy Lab Co Ltd | 不揮発性メモリおよびその書き込み方法、並びに半導体装置 |
US8339832B2 (en) | 2005-12-28 | 2012-12-25 | Semiconductor Energy Laboratory Co., Ltd. | Write-once nonvolatile memory with redundancy capability |
KR101387376B1 (ko) * | 2005-12-28 | 2014-04-21 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 비휘발성 메모리 및 그의 기록 방법, 및 반도체 디바이스 |
KR101389288B1 (ko) * | 2005-12-28 | 2014-04-25 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 비휘발성 메모리 및 그의 기록 방법, 및 반도체 디바이스 |
JP2016051811A (ja) * | 2014-08-29 | 2016-04-11 | 株式会社日立製作所 | 半導体装置及びその品質管理方法 |
Also Published As
Publication number | Publication date |
---|---|
US20060007739A1 (en) | 2006-01-12 |
US7116592B2 (en) | 2006-10-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7116592B2 (en) | Semiconductor device and test method thereof | |
US7739560B2 (en) | Nonvolatile semiconductor memory device and method of self-testing the same | |
JP3594891B2 (ja) | 半導体記憶装置およびその検査方法 | |
JP5013230B2 (ja) | 消去/プログラミングに不具合を生じた不揮発性メモリ装置の自己修復方法およびそれに関する不揮発性メモリ装置 | |
KR100736288B1 (ko) | 불량 셀을 치환하기 위한 용장 셀을 구비한 불휘발성반도체 기억 장치 | |
US6515921B2 (en) | Semiconductor storage device having redundancy circuit for replacement of defect cells under tests | |
JP2006511904A (ja) | 初期割当冗長性(par)アーキテクチャを用いるメモリ・アレイの自己修復 | |
US7650528B2 (en) | Fuse farm redundancy method and system | |
JP2007004955A (ja) | 不揮発性半導体記憶装置 | |
JP2003141900A (ja) | 不揮発性半導体記憶装置 | |
TW201503145A (zh) | 在nand陣列中儲存及讀取可靠資訊的方法及裝置 | |
US7372750B2 (en) | Integrated memory circuit and method for repairing a single bit error | |
US7688640B2 (en) | Flash memory device and method for driving the same | |
JP4351649B2 (ja) | 半導体記憶装置 | |
JP2001023397A (ja) | 半導体メモリのテスト方法及び半導体メモリ | |
JP6594712B2 (ja) | 半導体メモリ及び半導体メモリのベリファイ方法 | |
US6621751B1 (en) | Method and apparatus for programming row redundancy fuses so decoding matches internal pattern of a memory array | |
TWI787132B (zh) | 測試平台及其冗餘熔絲閂鎖分析方法 | |
US11809273B2 (en) | Method for detecting flash memory module and associated system on chip | |
JP2009170026A (ja) | 不揮発性半導体記憶装置及びそのテスト方法 | |
JPH0287397A (ja) | 半導体集積回路 | |
US7434092B2 (en) | Semiconductor memory and method of storing configuration data | |
JP2003203500A (ja) | 半導体記憶装置と検査ボード及び検査方法 | |
CN114649049A (zh) | Cam单元检查模块及其检查方法 | |
JP2008103076A (ja) | データの一部書き換え機能を有する半導体不揮発性メモリ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060704 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090106 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20090210 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090210 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090304 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090804 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091002 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100406 |