KR100736288B1

KR100736288B1 - 불량 셀을 치환하기 위한 용장 셀을 구비한 불휘발성반도체 기억 장치

Info

Publication number: KR100736288B1
Application number: KR1020060032596A
Authority: KR
Inventors: 다까미찌 가사이; 히데오 가또
Original assignee: 가부시끼가이샤 도시바
Priority date: 2005-04-12
Filing date: 2006-04-11
Publication date: 2007-07-09
Also published as: KR20060108227A; US20060227621A1; US7379331B2; JP2006294143A

Abstract

불휘발성 반도체 기억 장치는, 셀 어레이, 리던던시 어레이, 소거 회로, 타이머, 및 제어 회로를 구비한다. 상기 셀 어레이는, 복수의 메모리 셀을 갖는다. 상기 리던던시 어레이는, 상기 메모리 셀과 치환 가능한 복수의 용장 셀을 갖는다. 상기 소거 회로는, 상기 메모리 셀 및 상기 용장 셀 중 어느 하나를 포함하는 대상 셀에 대하여 소거 동작을 행한다. 상기 타이머는, 상기 소거 회로에 의한 상기 대상 셀에 대한 상기 소거 동작의 개시로부터 경과 시간을 계측한다. 상기 제어 회로는, 상기 타이머에 의한 경과 시간의 계측에 의해 상기 소거 동작의 개시로부터 소정 시간이 경과한 것을 인지했을 때, 상기 소거 동작을 정지시키고, 상기 대상 셀을 상기 용장셀로 치환한다.

셀 어레이, 리던던시 어레이, 소거 판정 회로, 검증 회로, 어드레스 카운터, ROM 퓨즈, 기입/소거 회로, 타이머

Description

불량 셀을 치환하기 위한 용장 셀을 구비한 불휘발성 반도체 기억 장치{NONVOLATILE MEMORY DEVICE WITH REDUNDANCY CELLS FOR SUBSTITUTING DEFECT CELLS}

도 1은 본 발명의 제1 실시예의 불휘발성 반도체 기억 장치의 구성을 도시하는 블록도.

도 2는 제1 실시예의 불휘발성 반도체 기억 장치에서의 ROM 퓨즈의 비트 구성을 도시하는 도면.

도 3은 제1 및 제2 실시예의 불휘발성 반도체 기억 장치에서의 소거 동작을 나타내는 플로우차트.

도 4는 제1 실시예의 소거 동작에서의 자동 용장 블록 치환 루틴의 동작을 나타내는 플로우차트.

도 5는 본 발명의 제2 실시예의 불휘발성 반도체 기억 장치의 구성을 도시하는 블록도.

도 6은 제2 실시예의 소거 동작에서의 자동 용장 블록 치환 루틴의 동작을 나타내는 플로우차트.

도 7은 제3 실시예의 불휘발성 반도체 기억 장치에서의 소거 동작을 나타내는 플로우차트.

[특허 문헌] 일본 특개 2000-57795호 공보

본 출원은 2005년 4월 12일 출원된 일본 특허 출원 제2005-114749호에 기초한 것으로 그 우선권 주장을 하며, 그 전체 내용은 본 명세서에서 참조로서 포함된다.

본 발명은, 불휘발성 반도체 기억 장치에 관한 것으로, 예를 들면 불량 셀을 치환하기 위한 용장 셀을 구비한 불휘발성 반도체 기억 장치에 관한 것이다.

불휘발성 반도체 기억 장치에 있어서는, 메모리 용량의 대용량화에 따라, 수율 향상의 시책으로서, 불량 셀을 치환하는 용장 셀을 탑재하는 것이 일반적이다.

용장 셀의 타입으로서는, 이하의 3개가 일반적이다. 비트선 단위의 불량을 구제하는 컬럼 리던던시, 워드선 단위의 불량을 구제하는 로우 리던던시, 및 블록 단위의 불량을 구제하는 블록 리던던시이다.

불휘발성 반도체 기억 장치에 탑재하는 용장 셀의 타입과 그 개수는, 프로세스, 고장 모드, 칩 사이즈, 및 구제율 등 여러 가지의 관점으로부터 결정된다. 용장 셀의 사용률은, 시작(試作)하여 얼마 되지 않은 시기가 가장 많고, 프로세스가 안정되는 양산 시기로 되면 비교적 적어 사용률도 저위로 안정된다.

또한, 시장에서의 데이터의 재기입에 의한 불량은, 수십∼수백 ppm 오더로 존재하고 있다. 이 때문에, 스크리닝에 의해 불량 셀을 찾아내어 용장 셀로 치환하여 불량률을 저하시키기 위해서는, 많은 테스트 시간이 필요하게 되어, 방대한 테스트 코스트를 발생시키게 된다. 따라서, 현실적으로는 스크리닝을 행하여 불량 셀을 용장 셀로 치환하는 것은 곤란하며, 결과적으로, 불휘발성 반도체 기억 장치(칩) 내에 사용 가능한 용장 셀이 존재함에도 불구하고, 불량품으로 되어 버리는 케이스가 많이 있다.

또한, 본 발명에 관한 종래 기술로서, 불량 어드레스를 자동적으로 특정하고, 불량 어드레스의 불량 내용이 로우 불량, 컬럼 불량, 비트 불량 중 어느 것인지를 자동적으로 인식하여 용장 셀로의 치환을 자동적으로 행하여, 테스트 공정 및 테스트 코스트의 증대를 억제한다고 하는 불휘발성 메모리가 제안되어 있다(일본 특개 2000-57795호 공보 참조).

제1 측면으로부터 본 본 발명의 불휘발성 반도체 기억 장치는, 복수의 메모리 셀을 갖는 셀 어레이와, 상기 메모리 셀과 치환 가능한 복수의 용장 셀을 갖는 리던던시 어레이와, 상기 메모리 셀 및 상기 용장 셀 중 어느 하나를 포함하는 대상 셀에 대하여 소거 동작을 행하는 소거 회로와, 상기 소거 회로에 의한 상기 대상 셀에 대한 상기 소거 동작의 개시로부터 경과 시간을 계측하는 타이머와, 상기 타이머에 의한 경과 시간의 계측에 의해 상기 소거 동작의 개시로부터 소정 시간이 경과한 것을 인지했을 때, 상기 소거 동작을 정지시키고, 상기 대상 셀을 상기 용장셀로 치환하는 제어 회로를 구비한다.

제2 측면으로부터 본 본 발명의 메모리 셀 및 상기 메모리 셀과 치환 가능한 용장 셀을 구비한 불휘발성 반도체 기억 장치에서의 데이터의 소거 방법은, 메모리 셀에 대한 소거 동작이 개시되고나서 소정 시간이 경과해도, 상기 메모리 셀의 상기 소거 동작이 종료하지 않을 때, 미사용의 용장 셀이 존재하는지의 여부를 검색하는 스텝과, 상기 미사용의 용장 셀이 존재할 때, 상기 메모리 셀이 상기 소거 동작보다 이전의 동작으로 치환된 용장 셀인지의 여부를 검색하는 스텝과, 상기 메모리 셀이 치환된 상기 용장 셀일 때, 상기 용장 셀이 치환에 사용되고 있는 것을 나타내는 치환 정보를 소거하는 스텝과, 상기 메모리 셀을 상기 미사용의 용장 셀로 치환하고, 상기 메모리 셀이 상기 미사용의 용장 셀로 치환된 것을 나타내는 치환 정보를 기입하는 스텝과, 상기 치환 정보의 기입이 정상적으로 행해졌을 때, 상기 메모리 셀에 대한 상기 소거 동작을 재차 개시시키는 스텝을 구비한다.

이하, 도면을 참조하여 본 발명의 실시예의 불휘발성 반도체 기억 장치에 대하여 설명한다. 설명 시에, 전체 도면에 걸쳐, 공통되는 부분에는 공통되는 참조 부호를 붙인다. 본 발명의 실시예에서는, 소거 동작에 있어서 소거에 실패한 블록을 블록 리던던시로 자동적으로 구제하는 예에 대하여 설명한다. 블록은, 소거 시에 일괄하여 소거를 행하는 소거 단위로서, 복수의 메모리 셀을 갖는다. 블록 리던던시는, 블록이 불량일 때에 그 불량 블록과 치환하기 위해서 사용되는 용장 블록이다.

[제1 실시예]

우선, 본 발명의 제1 실시예의 불휘발성 반도체 기억 장치에 대하여 설명한다.

도 1은 제1 실시예의 불휘발성 반도체 기억 장치의 구성을 도시하는 블록도이다.

이 불휘발성 반도체 기억 장치는, 도 1에 도시하는 바와 같이, 본체 셀 어레이(11) 및 리던던시 어레이(12)를 포함하는 메모리 셀 어레이, 제어 회로(13), 타이머(14), 어드레스 카운터(15), 리던던시 어드레스 비교 회로(16), ROM 퓨즈(17), 기입 회로(18), 판독 회로(19), 판정 회로(20), 소거 판정 회로(21), 기입 및 소거 회로(22), 및 검증 회로(23)를 구비하고 있다.

본체 셀 어레이(11)에는, 복수의 블록(BLK0, BLK1,…, BLKn)(11A)이 배치되어 있다. 블록(BLK0, BLK1,…, BLKn)(11A)에는, 디코더(11B), 및 센스 앰프(11C)가 각각 접속되어 있다. 블록(BLK0, BLK1,…, BLKn)(11A)의 각각은 복수의 메모리 셀을 포함하고, 소거 동작 시에는 블록 내의 메모리 셀이 일괄하여 소거된다. 디코더(11B)는, 어드레스 카운터(15)로부터 출력된 블록 어드레스를 디코드하고, 그 블록 어드레스가 지정하는 블록을 선택한다. 센스 앰프(11C)는, 블록 내의 메모리 셀로부터 판독한 신호를 검지하고, 증폭하여 검증 회로(23)로 출력한다.

리던던시 어레이(12)에는, 복수의 용장 블록(R/D0, R/D1, R/D2)(12A)이 배치되어 있다. 용장 블록(R/D0, R/D1, R/D2)(12A)에는, 디코더(12B), 및 센스 앰프(12C)가 각각 접속되어 있다. 용장 블록(R/D0, R/D1, R/D2)(12A)의 각각은 복수의 메모리 셀을 포함하고, 소거 동작 시에는 용장 블록 내의 메모리 셀이 일괄하여 소거된다. 디코더(12B)는, 리던던시 어드레스 비교 회로(16)로부터 출력된 블록 어드레스를 디코드하고, 그 블록 어드레스가 지정하는 용장 블록을 선택한다. 센스 앰프(12C)는, 용장 블록 내의 메모리 셀로부터 판독한 신호를 검지하고, 증폭하여 검증 회로(23)로 출력한다.

어드레스 카운터(15)는, 외부로부터 제어 회로(13)를 통하여 입력된 블록 어드레스를 인크리먼트함과 함께, 이들 블록 어드레스를 소거 판정 회로(21), 리던던시 어드레스 비교 회로(16), 및 본체 셀 어레이(11)로 출력한다. ROM 퓨즈(17)는, 용장 블록으로 치환된 불량 블록의 블록 어드레스, 및 그 용장 블록의 사용 정보를 기억한다. 기입 회로(18)는, ROM 퓨즈(17)에, 용장 블록으로 치환된 불량 블록의 블록 어드레스, 및 그 용장 블록의 사용 정보를 기입한다.

도 2에, ROM 퓨즈(17)의 비트 구성을 도시한다. ROM 퓨즈(17)는, 복수의 기억 세트 S0, S1, S2를 갖고, 기억 세트 S0, S1, S2의 각각이 용장 블록 R/D0, R/D1, R/D2의 각각에 대응하고 있다. 기억 세트에는, 치환된 블록 어드레스 및 대응하는 용장 블록의 사용 정보가 기입되고, 이들의 정보를 판독함으로써, 용장 블록의 사용 상황을 확인할 수 있게 되어 있다. 기억 세트의 각각은, 0∼10까지의 11비트의 비트 열을 갖고, 0∼8위에는, 이 기억 세트에 대응하는 용장 블록으로 치환된 불량 블록의 블록 어드레스(이하, 치환 어드레스)가 기억되고, 9위에는 이 기억 세트에 대응하는 용장 블록이 치환 금지인 것을 나타내는 치환 금지 비트(Disable)가 기억되고, 또한 1O위에는 이 기억 세트에 대응하는 용장 블록이 치환에 사용되고 있는 것을 나타내는 치환 허가 비트(Enable)가 기억된다.

ROM 퓨즈(17)에 기억된 치환 어드레스는, 리던던시 어드레스 비교 회로(16)에 출력된다. 리던던시 어드레스 비교 회로(16)는, 어드레스 카운터(15)로부터 출력된 블록 어드레스와, ROM 퓨즈(17)로부터 출력된 치환 어드레스를 비교하고, 이들이 일치한 경우, 치환 어드레스가 기억된 기억 세트에 대응하는 용장 블록을 선택하고, 이들이 일치하지 않는 경우, 블록 어드레스가 지정하는 본체 셀 어레이(11) 내의 블록을 선택한다.

판독 회로(19)는, ROM 퓨즈(17) 내의 기억 세트에 기억된 치환 허가 비트, 치환 금지 비트, 및 치환 어드레스를 판독한다. 판정 회로(20)는, 판독 회로(19)가 판독한 치환 허가 비트, 및 치환 금지 비트를 제어 회로(13)로 출력한다. 판정 회로(20)는, 또한 판독 회로(19)가 판독한 치환 허가 비트, 치환 금지 비트, 및 치환 어드레스와 기입 회로(18)가 기입한 정보가 일치하는지의 여부를 판정하여, 판정 결과를 제어 회로(13)로 출력한다.

소거 판정 회로(21)는, 어드레스 카운터(15)로부터 출력된 블록 어드레스가 지정하는 블록이, 소거 대상인 블록인지의 여부, 다시 말하면 그 블록이 기입 또는 소거가 금지된 프로텍트 블록인지의 여부를 판정하여, 판정 결과를 제어 회로(13)로 출력한다.

기입 및 소거 회로(22)는, 본체 셀 어레이(11) 내 및 리던던시 어레이(12) 내의 메모리 셀에 대하여 기입을 행하거나, 또는 본체 셀 어레이(11) 내의 블록 및 리던던시 어레이(12) 내의 용장 블록에 대하여 소거를 행한다. 검증 회로(23)는, 기입 동작 후 또는 소거 동작 후에, 정상적으로 기입 또는 소거가 행해졌는지의 여 부를 검증하여, 그 검증 결과를 제어 회로(13)로 출력한다.

또한, 타이머(14)는, 동작 개시로부터의 경과 시간을 계측하고, 그 경과 시간을 제어 회로(13)에 인지시킨다. 예를 들면, 타이머(14)는, 기입 및 소거 회로(22)에 의한 블록 혹은 용장 블록에 대한 소거 동작의 개시로부터 경과 시간을 계측하고, 그 경과 시간이 소정 시간을 초과한 것을 제어 회로(13)에 통지한다. 또한, 제어 회로(13)는, 불휘발성 반도체 기억 장치 내의 상술한 각 회로의 동작을 제어한다.

다음으로, 제1 실시예의 불휘발성 반도체 기억 장치에서의 소거 동작에 대하여 설명한다.

도 3은 불휘발성 반도체 기억 장치에서의 소거 동작을 나타내는 플로우차트이고, 도 4는 소거 동작에서의 「자동 용장 블록 치환 루틴」의 동작을 나타내는 플로우차트이다. 이들의 동작은, 제어 회로(13)에 의해 장치 중의 각 회로를 제어함으로써 실행된다. 여기서는, 상술한 바와 같이, 소거 동작에 있어서 소거에 실패한 블록(불량 블록)을 용장 블록으로 자동적으로 치환하여, 불량 블록을 구제하는 예에 대하여 설명한다.

도 3에 도시하는 바와 같이, 메모리 셀 어레이 또는 칩 전체에 대한 소거 커맨드가 제어 회로(13)에 입력되고(스텝 S1), 소거 동작이 개시한다. 우선, 제어 회로(13)는, 어드레스 카운터(15)에서의 블록 어드레스 BA를 "0"으로 설정한다(스텝 S2).

다음으로, 블록 어드레스 BA에 의해서 지정되는 블록이 소거 대상인지의 여 부를 판정한다(스텝 S3). 즉, 블록 어드레스 BA의 블록이, 소거가 금지된 프로텍트 블록인지의 여부를 판정한다. 블록 어드레스 BA의 블록이 소거 대상인 경우, 그 블록의 소거가 개시된다(스텝 S4). 블록 소거에서는, 예를 들면, 기입 및 소거 회로(22)에 의해, 이하와 같은 소거 전 기입, 소거, 약한 기입이 순차적으로 실행된다.

랜덤하게 "1"(소거 상태), "O"(기입 상태)이 존재하고 있는 1개의 블록 내의 메모리 셀 중, "1"을 갖는 메모리 셀의 임계값만을 프로그램 검증 전압 이상까지 기입하는 소거 전 기입을 행한다. 다음으로, 상기 블록 내의 모든 메모리 셀에 대하여, 일괄 소거를 행한다. 이 동작으로, 모든 메모리 셀의 임계값을, 이레이즈 검증 전압 이하까지 저하시킨다. 이 때, 블록 내의 메모리 셀에는, 상기 일괄 소거의 동작이 종료한 시점에서, 지나치게 소거된 메모리 셀(과소거 셀)이 발생하는 경우가 있다. 그래서, 오버 이레이즈 검증 전압보다 지나치게 소거된 메모리 셀에 대하여, 약한 기입을 행한다.

스텝 S4에서 블록 소거가 개시되고, 미리 정한 소정 시간(예를 들면, 2초)을 초과해도, 그 블록의 소거가 종료하지 않을 때, 자동 용장 블록 치환 루틴으로 들어간다(스텝 S5∼S7). 즉, 소거 동작의 실행 시, 소거 실행 시간이 기정 시간을 초과한 경우, 소거 대상인 블록이 불량 블록이라고 판정하여, 자동 용장 블록 치환 루틴으로 들어간다.

한편, 블록 어드레스 BA의 블록이 소거 대상이 아닌 경우, 또는 블록 소거가 종료했을 때, 블록 어드레스 BA가 최후의 어드레스인지의 여부를 판정한다(스텝 S8). 블록 어드레스 BA가 최후의 어드레스일 때, 소거 동작을 종료한다. 한편, 블록 어드레스 BA가 최후의 어드레스가 아닐 때, 블록 어드레스 BA를 인크리먼트하고(스텝 S9), 스텝 S3으로 이행하여 블록 어드레스 "BA+1"의 블록이 소거 대상인지의 여부를 판정한다.

이상의 스텝 S2∼S9에 의해, 소거 대상인 블록을 찾아내어, 소거 대상인 블록이 발견되었을 때, 블록 소거가 개시된다. 그리고, 상술한 바와 같이, 블록 소거가 개시되고, 소정 시간을 초과해도, 그 블록의 소거가 종료하지 않을 때, 자동 용장 블록 치환 루틴으로 이행한다.

이하에, 도 4를 이용하여, 「자동 용장 블록 치환 루틴」에 대하여 설명한다.

우선, 판독 회로(19)에 의해 ROM 퓨즈(17)의 기억 세트를 판독하고, 판정 회로(20)에 의해 사용되고 있지 않은 기억 세트가 있는지의 여부를 판정함으로써, 용장 블록에 빈 부분이 있는지의 여부를 검색한다(스텝 S11). 즉, 불휘발성 반도체 기억 장치 내에 사용되고 있지 않은 용장 블록이 존재하는지의 여부를 검색한다. 또한, 용장 블록의 빈 부분의 유무는, 출하 테스트 시에서의 용장 블로터의 사용 상황에 의한다. 용장 블록에 빈 부분이 없는(모두 사용 완료) 경우에는, 소거 동작으로 이행하여, 소거 불량으로 되는 기정 시간까지 소거 동작을 리트라이하고, 기정 시간 오버 후에는 타임 아웃 에러 처리로 된다.

한편, 용장 블록에 빈 부분이 있는 경우에는, 치환 대상인 블록(불량 블록)이 이미 치환된 용장 블록인지의 여부를 판정한다(스텝 S12). 치환 대상인 블록이 용장 블록이 아닌 경우에는 스텝 S15로 이행하고, 용장 블록인 경우에는, 그 용장 블록이 치환에 사용되고 있는 것을 나타내는 치환 정보를 삭제한다. 즉, 용장 블록에 대응하는, ROM 퓨즈(17) 내의 기억 세트의 치환 금지 비트에 기입을 행한다(스텝 S13).

여기서, 용장 블록의 치환 정보는, 불휘발성 메모리인 ROM 퓨즈(17)에서 유지하고 있기 때문에, 치환 정보의 삭제는 소거 동작에 상당한다. 그러나, 소거는 기입에 비하여 실행 시간이 길기 때문에, 치환 금지 비트를 설치하여, 그 비트에 기입함으로써 치환 정보의 삭제를 실현한다.

다음으로, 판독 회로(19)에 의해 ROM 퓨즈(17) 내의 기억 세트를 판독하고, 판정 회로(20)에 의해 치환 금지 비트의 기입이 정상적으로 행해졌는지의 여부를 판정한다(스텝 S14). 치환 금지 비트의 기입이 정상적으로 행해진 경우에는, 스텝 S15로 이행하고, 정상적으로 행해지지 않은 경우에는 타임아웃 에러 처리로 된다.

스텝 S15 이후에서는, 사용되고 있지 않은 용장 블록을 찾아내어, 소거 대상인 블록(불량 블록)을, 사용되고 있지 않은 용장 블록으로 치환하는 처리를 행한다. 상세하게 설명하면, 스텝 S15에서는, 용장 블록의 어드레스 N을 "0"으로 설정한다. 다음으로, 어드레스 N에 의해서 지정되는 용장 블록이 사용되고 있는지의 여부를 판정한다(스텝 S16). 어드레스 N의 용장 블록이 사용되고 있지 않은 경우에는, 그 용장 블록에 대응하는, ROM 퓨즈(17) 내의 기억 세트에 치환 어드레스를 기입하고, 그 후, 치환 허가 비트를 기입한다(스텝 S17). 이 때, 기억 세트에의 기입은, 기입 회로(18)에 의해서 행해지고, 어드레스 카운터(15)로부터 공급된 블 록 어드레스 BA가 치환 어드레스로서 기입된다.

계속해서, 판독 회로(19)에 의해 ROM 퓨즈(17)의 기억 세트를 판독하고, 판독한 치환 어드레스 및 치환 허가 비트를 판정 회로(20)로 출력한다. 판정 회로(20)는, 판독 회로(19)로부터 출력된 치환 어드레스 및 치환 허가 비트와, 기입 회로(18)로부터 출력된 기입할 정보를 비교하고, 치환 어드레스 및 치환 허가 비트가 기억 세트에 정상적으로 기입되었는지의 여부를 판정한다(스텝 S18). 치환 어드레스 및 치환 허가 비트가 정상적으로 기입되어 있는 경우에는, 스텝 S4로 이행하여, 재차, 블록의 소거를 개시한다. 이에 의해, 자동 용장 블록 치환 루틴이 종료한다.

한편, 치환 어드레스 및 치환 허가 비트가 정상적으로 기입되어 있지 않은 경우에는, 그 기억 세트의 치환 금지 비트에 기입을 행한다(스텝 S19). 상세하게 설명하면, 치환 어드레스 및 치환 허가 비트의 기입이 정상적으로 행해지지 않은 경우, 설정 횟수 내에서 기입을 반복하고, 횟수 오버로 되면, 이 용장 블록은 사용 불가로 하여 치환 금지 비트에 기입을 행한다.

계속해서, 치환 금지 비트가 정상적으로 기입되었는지의 여부를 판정한다(스텝 S20). 치환 금지 비트가 정상적으로 기입되어 있는 경우에는, 스텝 S21로 이행하여, 치환 가능한 다른 용장 블록을 찾는다. 우선, 어드레스 N이 최후의 어드레스인지의 여부를 판정한다(스텝 S21). 어드레스 N이 최후의 어드레스일 때, 사용하지 않은 용장 블록이 존재하지 않는다고 하여 타임아웃 에러 처리로 된다. 한편, 어드레스 N이 최후의 어드레스가 아닐 때, 어드레스 N을 인크리먼트하고(스텝 S22), 스텝 S16으로 이행하여, 재차, 어드레스 N의 용장 블록이 사용되고 있는지의 여부를 판정한다. 스텝 S16 이후는, 상술한 것과 마찬가지의 처리를 반복한다. 또한, 스텝 S20에 있어서, 치환 금지 비트가 정상적으로 기입되어 있지 않은 경우에는, 타임아웃 에러 처리로 된다. 이상에 의해, 자동 용장 블록 치환 루틴이 종료한다.

또한, 스텝 S17에서는, 치환 어드레스를 기입하고, 기입 검증이 패스된 후에, 치환 허가 비트를 기입함으로써, 유저가 소거 동작 중에 전원 차단 또는 리세트 등에 의해서 소거 동작을 중단하는 케이스에 대응하고 있다. 예를 들면, 치환 어드레스와 치환 허가 비트를 동시에 기입한 경우, 치환 허가 비트만이 기입되어, 치환 어드레스가 기입 도중이라고 하는 상태가 존재하고, 그 상태에서 전원이 차단되거나, 리세트되거나 하면, 기입 도중의 잘못된 어드레스가 치환 어드레스라고 인식되게 된다. 이것은, 소거 대상 밖이었던 정상적인 블록이 잘못 용장 블록으로 치환된 것으로 되어, 정상적인 블록에 기억되어 있던 데이터가 외관상, 소거되어 버린다고 하는 치명적 상황에 빠진다.

또한, ROM 퓨즈(17)의 기억 세트에, 자동 용장 블록 치환 루틴에 의한 치환인 것을 나타내는 자동 치환 인식 비트를 설치하여, 스텝 S17에 있어서 이 자동 치환 인식 비트에 기입을 행하면, 테스트 공정 내의 치환과, 자동 용장 블록 치환 루틴에 의한 치환을 구별할 수 있으며, 그 불휘발성 반도체 기억 장치의 트레이서빌리티(Tracebility)를 향상시킬 수 있다. 불량품으로서 반품된 경우, 테스트 공정에서의 용장 블록 사용률과, 자동 용장 블록 치환 루틴에서의 용장 블록 사용률을 구별하여, 스트레스 시험 등의 조건 항목에 도움이 될 수 있기 때문이다.

또한, 미사용의 용장 블록, 이 경우에는 치환에 사용되는 용장 블록을 테스트 공정에 있어서 미리 소거 상태로 해 두면, ROM 퓨즈(17)에의 기입 후, 용장 블록의 소거는 불필요하게 되기 때문에, 소거 동작의 시간을 대폭 단축할 수 있다. 즉, 스텝 S18에서의 처리 후, 스텝 S4로 이행하여, 치환한 용장 블록에 대한 소거 동작을 행할 필요가 없어, 직접, 스텝 S8로 이행할 수 있기 때문에, 소거 시간을 단축할 수 있다.

게다가, 미사용의 용장 블록이 불량인 경우에는, 미리 치환 금지 비트에 기입해 놓고, 일련의 「자동 용장 블록 치환 루틴」의 처리에서 잘못 선택되는 것을 방지하는 것으로도 소거 시간의 고속화를 도모할 수 있다. 또한, 테스트 공정 내에서는, 「자동 용장 블록 치환 루틴」의 처리를 사용하지 않고 테스트할 필요가 있기 때문에, 「자동 용장 블록 치환 루틴」을 실행할지 실행하지 않을지의 선택이 가능한 수단을 설치하면 된다.

또한, 상기 실시예에서는, 블록 단위의 불량을 구제하는 용장 블록의 예를 들었지만, 비트선 단위의 불량을 구제하는 용장 비트선, 워드선 단위의 불량을 구제하는 용장 워드선에도 적용 가능하다.

이러한 제1 실시예의 불휘발성 반도체 기억 장치에 따르면, 제품으로서 시장에 출하된 후, 시장에서 불량 셀이 발생해도, 장치 자신이 그 불량을 용장 셀로 자동적으로 치환할 수 있기 때문에, 시장에서 발생하는 불량을 대폭 저감할 수 있다.

[제2 실시예]

다음으로, 본 발명의 제2 실시예의 불휘발성 반도체 기억 장치에 대하여 설명한다. 상기 제1 실시예에서의 구성과 마찬가지의 부분에는 동일한 부호를 붙이고 그 설명은 생략하며, 이하에 다른 구성 부분만을 설명한다. 제1 실시예에서는, 복수 있는 용장 블록에 대하여, 사용하고 있지 않은 용장 블록을 검색하는 방식을 취하고 있지만, 제2 실시예에서는, 특정한 용장 블록을 「자동 용장 블록 치환 루틴」에서 전용으로 사용하는 블록으로서 설치한 경우에 대해 설명한다.

도 5는, 제2 실시예의 불휘발성 반도체 기억 장치의 구성을 도시하는 블록도이다.

리던던시 어레이(12)에는, 복수의 용장 블록(R/D0, R/D1)(12A)과 자동 용장 블록(자동 R/D)(12AA)이 배치되어 있다. 용장 블록(R/D0, R/D1)(12A), 자동 용장 블록(12AA)에는, 디코더(12B), 및 센스 앰프(12C)가 각각 접속되어 있다. 용장 블록(R/D0, R/D1)(12A), 자동 용장 블록(12AA)의 각각은 복수의 메모리 셀을 포함하고, 소거 동작 시에는 용장 블록 또는 자동 용장 블록 내의 메모리 셀이 일괄하여 소거된다. 자동 용장 블록(12AA)은, 자동 용장 블록 치환 루틴에 있어서 전용되는 용장 블록이다. 그 밖의 블록 구성은, 도 1에 도시한 제1 실시예와 마찬가지이다.

다음으로, 제2 실시예의 불휘발성 반도체 기억 장치에서의 소거 동작에 대하여 설명한다. 제2 실시예에서의 소거 동작을 나타내는 플로우차트는, 도 3에 도시한 제1 실시예와 마찬가지이며, 도 6에 제1 실시예와 다른 「자동 용장 블록 치환 루틴」의 플로우차트를 도시한다.

우선, 도 6에 도시하는 바와 같이, 자동 용장 블록 치환 루틴에 있어서 전용 되는 자동 용장 블록이 사용 완료인지의 여부를 판정한다(스텝 S31). 자동 용장 블록이 사용 완료가 아닌 경우, 치환 대상인 블록(불량 블록)이 이미 치환된 용장 블록인지의 여부를 판정한다(스텝 S32). 치환 대상인 블록이 용장 블록이 아닌 경우에는 스텝 S35로 이행하고, 용장 블록인 경우에는, 용장 블록의 치환 정보를 삭제한다. 즉, 용장 블록에 대응하는, ROM 퓨즈(17) 내의 기억 세트의 치환 금지 비트(Disable)에 기입을 행한다(스텝 S33). 여기서도, 제1 실시예와 마찬가지로, 소거는 기입에 비하여 실행 시간이 길기 때문에, 치환 금지 비트를 설치하여, 그 비트에 기입함으로써 치환 정보의 삭제를 실현한다.

한편, 스텝 S31에 있어서 자동 용장 블록이 사용 완료인 경우, 소거 동작으로 이행하여, 소거 불량으로 되는 기정 시간까지 소거 동작을 리트라이하고, 기정 시간 오버 후에는 타임아웃 에러 처리로 된다.

다음으로, 판독 회로(19)에 의해 ROM 퓨즈(17)의 기억 세트를 판독하고, 치환 금지 비트의 기입이 정상적으로 행해졌는지의 여부를 판정 회로(20)에 의해 판정한다(스텝 S34). 치환 금지 비트의 기입이 정상적으로 행해진 경우에는, 스텝 S35로 이행하고, 정상적으로 행해지지 않은 경우에는 타임아웃 에러 처리로 된다.

스텝 S35에서는, 미사용의 자동 용장 블록에 대응하는, ROM 퓨즈(17) 내의 기억 세트에 치환 어드레스를 기입한다. 계속해서, 판독 회로(19)에 의해 ROM 퓨즈(17) 내의 기억 세트를 판독하고, 판독한 치환 어드레스를 판정 회로(20)로 출력한다. 판정 회로(20)는, 판독 회로(19)로부터 출력된 치환 어드레스와, 기입 회로(18)로부터 출력된 기입할 어드레스를 비교하고, 이들이 일치하는지를 판정함으 로써 치환 어드레스가 기억 세트에 정상적으로 기입되었는지의 여부를 판정한다(스텝 S36).

치환 어드레스가 정상적으로 기입되어 있는 경우에는, 자동 용장 블록에 대응하는, ROM 퓨즈(17) 내의 기억 세트에 치환 허가 비트(Enable)를 기입한다(스텝 S37). 계속해서, 판독 회로(19)에 의해 ROM 퓨즈(17) 내의 기억 세트를 판독하고, 기억 세트에 치환 허가 비트가 정상적으로 기입되었는지의 여부를 판정 회로(20)에 의해 판정한다(스텝 S38). 치환 허가 비트가 정상적으로 기입되어 있는 경우에는, 스텝 S4로 이행하여, 재차, 블록의 소거를 개시하고, 자동 용장 블록 치환 루틴이 종료한다.

한편, 스텝 S36에 있어서 치환 어드레스가 정상적으로 기입되어 있지 않은 경우, 및 스텝 S38에 있어서 치환 허가 비트가 정상적으로 기입되어 있지 않은 경우에는, 그 기억 세트의 치환 금지 비트에 기입을 행한다(스텝 S39). 또한 상세하게 설명하면, 치환 어드레스 및 치환 허가 비트의 기입이 정상적으로 행해지지 않은 경우, 설정 횟수 내에서 기입을 반복하고, 횟수 오버로 되면, 이 자동 용장 블록은 사용 불가로 하여 치환 금지 비트에 기입을 행한다. 계속해서, 판독 회로(19)에 의해 ROM 퓨즈(17)의 기억 세트를 판독하고, 치환 금지 비트가 정상적으로 기입되었는지의 여부를 판정 회로(20)에 의해 판정한다(스텝 S40). 여기서는, 자동 용장 블록이 1개이기 때문에, 치환 금지 비트의 기입이 정상적으로 행해진 경우든, 정상적으로 행해지지 않은 경우든, 타임아웃 에러 처리로 된다. 이상에 의해, 자동 용장 블록 치환 루틴이 종료한다.

제2 실시예에서는, 자동 용장 블록 치환 루틴에 있어서만 사용되는 용장 블록을 설치하고 있어, 소거 동작의 제어를 심플하고 또한 고속으로 실행하는 것이 가능하게 된다. 또한, 제2 실시예에서는, 자동 용장 블록 치환 루틴에 있어서만 사용되는 자동 용장 블록을 1개 배치하고 있지만, 이러한 자동 용장 블록을 복수개 배치해도 된다.

이러한 제2 실시예의 불휘발성 반도체 기억 장치에 따르면, 제품으로서 시장에 출하된 후, 시장에서 불량 셀이 발생해도, 장치 자신이 그 불량을 용장 셀로 자동적으로 치환할 수 있기 때문에, 시장에서 발생하는 불량을 대폭 저감할 수 있다.

[제3 실시예]

다음으로, 본 발명의 제3 실시예의 불휘발성 반도체 기억 장치에 대하여 설명한다.

상기 제1 및 제2 실시예에서는, 블록 소거의 개시로부터 자동 용장 블록 치환 루틴으로의 이행은 2초 초과한 경우로서, 매우 긴 시간으로 설정되어 있다. 이 때문에, 테스트 공정에서의 동작 확인에 있어서, 매우 시간이 걸리게 된다. 따라서, 이 제3 실시예에서는, 테스트 공정에서의 동작 확인에서의 시간을 단축하기 위해, 도 7에 도시하는 바와 같이, 블록 소거의 개시로부터 자동 용장 블록 치환 루틴으로의 이행 시간을 수십μS, 예를 들면 10μS로 설정하고 있다(스텝 S41). 그 밖의 구성은, 제1 및 제2 실시예와 마찬가지이다.

본 발명의 실시예에서는, 불휘발성 반도체 기억 장치의 용장 셀의 치환에 관한 것으로, 소거 동작 실행 시에 규정 시간 이내에 동작이 종료하지 않는 경우, 치환 가능한 용장 셀이 존재하면 자동적으로 소거 대상 블록을 용장 셀로 치환하는(자동 용장 셀 치환 방식) 것이 가능하다. 본 발명의 실시예에 따르면, 시장에서 불량 셀이 발생해도, 장치 자신이 그 불량 셀을 용장 셀로 자동적으로 치환할 수 있는 불휘발성 반도체 기억 장치를 제공할 수 있다.

또한, 상술한 각 실시예는 각각, 단독으로 실시할 수 있을 뿐만 아니라, 적절하게 조합하여 실시하는 것도 가능하다. 또한, 상술한 각 실시예에는 여러 가지의 단계의 발명이 포함되어 있고, 각 실시예에 있어서 개시한 복수의 구성 요건의 적절한 조합에 의해, 여러 가지의 단계의 발명을 추출하는 것도 가능하다.

상술한 실시예는 모든 점에서 예시이며 제한적인 것은 아니라고 생각되어야 한다. 본 발명의 범위는 상기한 실시예의 설명이 아니라 특허 청구 범위 내에 의해 정의되며, 또한 특허 청구의 범위와 균등한 의미 및 범위 내에서의 모든 변경을 포함하는 것으로 의도되어야 한다.

본 발명에 따르면, 제품으로서 시장에 출하된 후, 시장에서 불량 셀이 발생해도, 장치 자신이 그 불량을 용장 셀로 자동적으로 치환할 수 있는 불휘발성 반도체 기억 장치를 제공할 수 있다.

Claims

복수의 메모리 셀을 갖는 셀 어레이와,

상기 메모리 셀과 치환 가능한 복수의 용장 셀을 갖는 리던던시 어레이와,

상기 메모리 셀 및 상기 용장 셀 중 어느 하나를 포함하는 대상 셀에 대하여 소거 동작을 행하는 소거 회로와,

상기 소거 회로에 의한 상기 대상 셀에 대한 상기 소거 동작의 개시로부터 경과 시간을 계측하는 타이머와,

상기 타이머에 의한 경과 시간의 계측에 의해 상기 소거 동작의 개시로부터 소정 시간이 경과한 것을 인지했을 때, 상기 소거 동작을 정지시키고, 상기 대상 셀을 상기 용장셀로 치환하는 제어 회로

를 포함하는 불휘발성 반도체 기억 장치.
제1항에 있어서,

상기 용장 셀에 대응하여 설치되어, 어드레스, 치환 허가 정보, 및 치환 금지 정보를 기억하는 기억 회로 - 상기 어드레스는 상기 용장 셀로 치환된 상기 메모리 셀의 어드레스이고, 상기 치환 허가 정보는 상기 용장 셀이 치환에 사용되고 있는 것을 나타내고, 상기 치환 금지 정보는 상기 용장 셀이 치환 금지인 것을 나타냄 - 와,

상기 기억 회로에 상기 어드레스, 상기 치환 허가 정보, 및 상기 치환 금지 정보를 기입하는 기입 회로와,

상기 기억 회로에 기억된 상기 어드레스, 상기 치환 허가 정보, 및 상기 치환 금지 정보를 판독하는 판독 회로

를 더 포함하는 불휘발성 반도체 기억 장치.
제2항에 있어서,

상기 제어 회로는,

상기 판독 회로에 의해 상기 기억 회로에 기억된 상기 치환 허가 정보, 및 상기 치환 금지 정보를 판독함으로써, 미사용의 용장 셀이 존재하는지의 여부를 검색하고,

상기 미사용의 용장 셀이 존재할 때, 상기 소거 동작의 개시로부터 소정 시간이 경과한 상기 대상 셀이, 이미 치환된 용장 셀인지의 여부를 검색하고,

상기 대상 셀이 치환된 용장 셀일 때, 상기 용장 셀에 대응하는 상기 기억 회로에 상기 치환 금지 정보를 기입하고,

상기 미사용의 용장 셀에 대응하는 상기 기억 회로에, 상기 대상 셀의 어드레스 및 치환 허가 정보를 기입하는 불휘발성 반도체 기억 장치 .
제3항에 있어서,

상기 기입 회로에 의해 기입할 상기 어드레스, 상기 치환 허가 정보, 및 상기 치환 금지 정보와, 상기 기입 회로에 의해 상기 기억 회로에 기입된 상기 어드 레스, 상기 치환 허가 정보, 및 상기 치환 금지 정보를 비교하여, 비교 결과를 상기 제어 회로에 출력하는 판정 회로를 더 포함하고,

상기 제어 회로는, 상기 비교 결과로부터 상기 대상 셀의 상기 어드레스 및 상기 치환 허가 정보의 기입이 정상적으로 행해졌다고 판정했을 때, 치환된 상기 용장 셀로의 상기 소거 동작을 개시시키는 불휘발성 반도체 기억 장치.
제4항에 있어서,

상기 판정 회로는, 상기 기입 회로에 의해 기입할 제1 어드레스, 제1 치환 허가 정보, 및 제1 치환 금지 정보와, 상기 기입 회로에 의해 상기 기억 회로에 기입된 제2 어드레스, 제2 치환 허가 정보, 및 제2 치환 금지 정보 중, 상기 제1 어드레스와 상기 제2 어드레스의 비교, 상기 제1 치환 허가 정보와 상기 제2 치환 허가 정보의 비교, 및 상기 제1 치환 금지 정보와 상기 제2 치환 금지 정보의 비교 중 적어도 어느 1조의 비교 결과를 상기 제어 회로에 출력하는 불휘발성 반도체 기억 장치.
제3항에 있어서,

상기 대상 셀의 어드레스 및 치환 허가 정보를 기입함에 있어서는, 상기 대상 셀의 상기 어드레스를 먼저 기입하고, 상기 어드레스의 기입이 정상적으로 기입된 것을 검증한 후에, 상기 치환 허가 정보를 기입하는 불휘발성 반도체 기억 장치.
제3항에 있어서,

외부로부터 입력된 어드레스를 수취하는 어드레스 카운터와,

상기 어드레스 카운터로부터 출력된 어드레스와, 상기 기억 회로로부터 출력된 어드레스를 비교하는 리던던시 어드레스 비교 회로를 더 포함하고,

상기 리던던시 어드레스 비교 회로는, 상기 어드레스 카운터로부터 출력된 상기 어드레스와, 상기 기억 회로로부터 출력된 상기 어드레스가 일치했을 때, 상기 기억 회로에 대응하는 용장 셀을 선택하는 불휘발성 반도체 기억 장치.
제3항에 있어서,

상기 대상 셀이 소거가 금지된 프로텍트 셀인지의 여부를 판정하는 소거 판정 회로를 더 포함하고,

상기 제어 회로는, 상기 미사용의 용장 셀이 존재하는지의 여부를 검색하기 전에, 상기 소거 판정 회로에 의해 상기 대상 셀이 상기 프로텍트 셀인지의 여부를 판정시키는 불휘발성 반도체 기억 장치.
제3항에 있어서,

상기 리던던시 어레이는, 상기 소거 동작의 개시로부터 소정 시간이 경과해도 상기 대상 셀의 소거 동작이 종료하지 않을 때만 치환에 사용되는, 전용의 용장 셀을 포함하는 불휘발성 반도체 기억 장치.
제3항에 있어서,

상기 기억 회로는, 치환 인식 정보를 기억하고, 상기 치환 인식 정보는 상기 소거 동작의 개시로부터 소정 시간이 경과해도 상기 대상 셀의 소거 동작이 종료하지 않기 때문에 치환된 용장 셀인 것을 나타내는 불휘발성 반도체 기억 장치.
제2항에 있어서,

상기 기억 회로는, 복수의 비트의 기억 용량을 갖는 ROM 퓨즈를 포함하는 불휘발성 반도체 기억 장치.
메모리 셀 및 상기 메모리 셀과 치환 가능한 용장 셀을 구비한 불휘발성 반도체 기억 장치에서의 데이터의 소거 방법으로서,

메모리 셀에 대한 소거 동작이 개시되고나서 소정 시간이 경과해도, 상기 메모리 셀의 상기 소거 동작이 종료하지 않을 때, 미사용의 용장 셀이 존재하는지의 여부를 검색하는 스텝과,

상기 미사용의 용장 셀이 존재할 때, 상기 메모리 셀이 상기 소거 동작보다 전의 동작으로 치환된 용장 셀인지의 여부를 검색하는 스텝과,

상기 메모리 셀이 치환된 상기 용장 셀일 때, 상기 용장 셀이 치환에 사용되고 있는 것을 나타내는 치환 정보를 소거하는 스텝과,

상기 메모리 셀을 상기 미사용의 용장 셀로 치환하고, 상기 메모리 셀이 상 기 미사용의 용장 셀로 치환된 것을 나타내는 치환 정보를 기입하는 스텝과,

상기 치환 정보의 기입이 정상적으로 행해졌을 때, 상기 메모리 셀에 대한 상기 소거 동작을 재차 개시시키는 스텝

을 포함하는 불휘발성 반도체 기억 장치에서의 데이터의 소거 방법.
제12항에 있어서,

상기 미사용의 용장 셀이 존재하는지의 여부를 검색하는 스텝 전에, 상기 메모리 셀이 소거가 금지된 프로텍트 셀인지의 여부를 판정하는 스텝을 더 포함하고,

상기 메모리 셀이 상기 프로텍트 셀일 때, 상기 소거 동작을 종료하고, 상기 메모리 셀이 상기 프로텍트 셀이 아닐 때, 상기 미사용의 용장 셀이 존재하는지의 여부를 검색하는 스텝으로 이행하는 불휘발성 반도체 기억 장치에서의 데이터의 소거 방법.
제12항에 있어서,

상기 치환 정보를 소거하는 스텝은, 상기 용장 셀이 치환 금지인 것을 나타내는 치환 금지 정보를 기입하는 스텝을 포함하는 불휘발성 반도체 기억 장치에서의 데이터의 소거 방법.
제12항에 있어서,

상기 치환 정보를 소거하는 스텝 후에, 상기 메모리 셀을 치환하기 위한 상 기 미사용의 용장 셀을 검색하는 스텝을 더 포함하는 불휘발성 반도체 기억 장치에서의 데이터의 소거 방법.