JP2006294143A - 不揮発性半導体記憶装置 - Google Patents
不揮発性半導体記憶装置 Download PDFInfo
- Publication number
- JP2006294143A JP2006294143A JP2005114749A JP2005114749A JP2006294143A JP 2006294143 A JP2006294143 A JP 2006294143A JP 2005114749 A JP2005114749 A JP 2005114749A JP 2005114749 A JP2005114749 A JP 2005114749A JP 2006294143 A JP2006294143 A JP 2006294143A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- replacement
- redundant
- block
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/838—Masking faults in memories by using spares or by reconfiguring using programmable devices with substitution of defective spares
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F24—HEATING; RANGES; VENTILATING
- F24D—DOMESTIC- OR SPACE-HEATING SYSTEMS, e.g. CENTRAL HEATING SYSTEMS; DOMESTIC HOT-WATER SUPPLY SYSTEMS; ELEMENTS OR COMPONENTS THEREFOR
- F24D19/00—Details
- F24D19/10—Arrangement or mounting of control or safety devices
- F24D19/1006—Arrangement or mounting of control or safety devices for water heating systems
- F24D19/1009—Arrangement or mounting of control or safety devices for water heating systems for central heating
- F24D19/1015—Arrangement or mounting of control or safety devices for water heating systems for central heating using a valve or valves
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F24—HEATING; RANGES; VENTILATING
- F24D—DOMESTIC- OR SPACE-HEATING SYSTEMS, e.g. CENTRAL HEATING SYSTEMS; DOMESTIC HOT-WATER SUPPLY SYSTEMS; ELEMENTS OR COMPONENTS THEREFOR
- F24D10/00—District heating systems
- F24D10/006—Direct domestic delivery stations
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/52—Protection of memory contents; Detection of errors in memory contents
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F24—HEATING; RANGES; VENTILATING
- F24D—DOMESTIC- OR SPACE-HEATING SYSTEMS, e.g. CENTRAL HEATING SYSTEMS; DOMESTIC HOT-WATER SUPPLY SYSTEMS; ELEMENTS OR COMPONENTS THEREFOR
- F24D2220/00—Components of central heating installations excluding heat sources
- F24D2220/04—Sensors
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F24—HEATING; RANGES; VENTILATING
- F24D—DOMESTIC- OR SPACE-HEATING SYSTEMS, e.g. CENTRAL HEATING SYSTEMS; DOMESTIC HOT-WATER SUPPLY SYSTEMS; ELEMENTS OR COMPONENTS THEREFOR
- F24D2220/00—Components of central heating installations excluding heat sources
- F24D2220/04—Sensors
- F24D2220/042—Temperature sensors
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F24—HEATING; RANGES; VENTILATING
- F24D—DOMESTIC- OR SPACE-HEATING SYSTEMS, e.g. CENTRAL HEATING SYSTEMS; DOMESTIC HOT-WATER SUPPLY SYSTEMS; ELEMENTS OR COMPONENTS THEREFOR
- F24D2220/00—Components of central heating installations excluding heat sources
- F24D2220/06—Heat exchangers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B30/00—Energy efficient heating, ventilation or air conditioning [HVAC]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E20/00—Combustion technologies with mitigation potential
- Y02E20/14—Combined heat and power generation [CHP]
Abstract
【課題】市場において不良セルが発生しても、装置自身がその不良を冗長セルに自動的に置き換えることができる不揮発性半導体記憶装置を提供する。
【解決手段】メモリセルアレイは、複数のメモリセルを有する本体セルアレイ11と、メモリセルと置き換え可能な複数の冗長セルを有するリダンダンシアレイ12とを有する。消去回路22は、メモリセル及び冗長セルのいずれかを含む対象セルに対して消去動作を行い、対象セルに対する消去動作の開始からの経過時間がタイマ14により計測される。制御回路13は、タイマ14による経過時間の計測により、消去動作の開始から所定時間が経過したことを認知したとき、消去動作を停止させ、対象セルを冗長セルへ置き換える。
【選択図】図1
【解決手段】メモリセルアレイは、複数のメモリセルを有する本体セルアレイ11と、メモリセルと置き換え可能な複数の冗長セルを有するリダンダンシアレイ12とを有する。消去回路22は、メモリセル及び冗長セルのいずれかを含む対象セルに対して消去動作を行い、対象セルに対する消去動作の開始からの経過時間がタイマ14により計測される。制御回路13は、タイマ14による経過時間の計測により、消去動作の開始から所定時間が経過したことを認知したとき、消去動作を停止させ、対象セルを冗長セルへ置き換える。
【選択図】図1
Description
この発明は、不揮発性半導体記憶装置に関するものであり、例えば不良セルを置き換えるための冗長セルを備えた不揮発性半導体記憶装置に関するものである。
不揮発性半導体記憶装置においては、メモリ容量の大容量化に伴い、歩留まり向上の施策として、不良セルを置き換える冗長セルを搭載するのが一般的である。
冗長セルのタイプとしては、以下の3つが一般的である。ビット線単位の不良を救済するカラムリダンダンシー、ワード線単位の不良を救済するローリダンダンシー、及びブロック単位の不良を救済するブロックリダンダンシーである。
不揮発性半導体記憶装置に搭載する冗長セルのタイプとその個数は、プロセス、故障モード、チップサイズ、及び救済率等さまざまな観点から決定される。冗長セルの使用率は、試作して間もない時期が一番多く、プロセスが安定する量産時期になると比較的少なく使用率も低位で安定する。
また、市場におけるデータの書換えによる不良は、数十〜数百ppmオーダーで存在している。このため、スクリーニングにより不良セルを見つけ冗長セルに置き換えて不良率を低下させるためには、多大なテスト時間が必要となり、膨大なテストコストを発生させてしまう。したがって、現実的にはスクリーニングを行って不良セルを冗長セルに置き換えるのは困難であり、結果として、不揮発性半導体記憶装置(チップ)内に使用可能な冗長セルが存在するにも関わらず、不良品となってしまうケースが多々ある。
なお、本発明に関する従来技術として、不良アドレスを自動的に特定し、不良アドレスの不良内容がロウ不良、カラム不良、ビット不良のいずれであるかを自動的に認識して冗長セルへの置換を自動的に行い、テスト工程及びテストコストの増大を抑制するという不揮発性メモリが提案されている(特許文献1参照)。
特開2000−57795号公報
この発明は、市場において不良セルが発生しても、装置自身がその不良を冗長セルに自動的に置き換えることができる不揮発性半導体記憶装置を提供する。
この発明の一実施形態の不揮発性半導体記憶装置は、複数のメモリセルを有するセルアレイと、前記メモリセルと置き換え可能な複数の冗長セルを有するリダンダンシアレイと、前記メモリセル及び前記冗長セルのいずれかを含む対象セルに対して消去動作を行う消去回路と、前記消去回路による前記対象セルに対する消去動作の開始から経過時間を計測するタイマと、前記タイマによる経過時間の計測により前記消去動作の開始から所定時間が経過したことを認知したとき、消去動作を停止させ、前記対象セルを前記冗長セルへ置き換える制御回路とを具備することを特徴とする。
この発明の一実施形態の不揮発性半導体記憶装置におけるデータ消去方法は、メモリセル及び前記メモリセルと置き換え可能な冗長セルを備えた不揮発性半導体記憶装置におけるデータの消去方法において、メモリセルに対する消去動作が開始してから所定時間が経過したとき、未使用の冗長セルが存在するか否かを検索するステップと、前記未使用の冗長セルが存在するとき、前記メモリセルが既に置き換えられた冗長セルであるか否かを検索するステップと、前記メモリセルが置き換えられた冗長セルであるとき、前記冗長セルに置き換えられたメモリセルの置き換え情報を消去するステップと、前記メモリセルが未使用の冗長セルに置き換えられたことを示す置き換え情報を書き込むステップと、前記置き換え情報の書き込みが正常に行われたとき、前記消去動作を再び開始させるステップとを具備することを特徴とする。
この発明によれば、市場において不良セルが発生しても、装置自身がその不良を冗長セルに自動的に置き換えることができる不揮発性半導体記憶装置を提供することが可能である。
以下、図面を参照してこの発明の実施形態の不揮発性半導体記憶装置について説明する。説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。この発明の実施形態では、消去動作において消去に失敗したブロックをブロックリダンダンシーで自動的に救済する例について説明する。ブロックは、消去時に一括して消去を行う消去単位であり、複数のメモリセルを有する。ブロックリダンダンシーは、ブロックが不良のときにその不良ブロックと置き換えるために使用される冗長ブロックである。
[第1の実施形態]
まず、この発明の第1の実施形態の不揮発性半導体記憶装置について説明する。
まず、この発明の第1の実施形態の不揮発性半導体記憶装置について説明する。
図1は、第1の実施形態の不揮発性半導体記憶装置の構成を示すブロック図である。
この不揮発性半導体記憶装置は、図1に示すように、本体セルアレイ11及びリダンダンシアレイ12を含むメモリセルアレイ、制御回路13、タイマ14、アドレスカウンタ15、リダンダンシアドレス比較回路16、ROMヒューズ17、書込み回路18、読出し回路19、判定回路20、消去判定回路21、書込み及び消去回路22、及びベリファイ回路23を備えている。
本体セルアレイ11には、複数のブロック(BLK0、BLK1、…、BLKn)11Aが配置されている。ブロック(BLK0、BLK1、…、BLKn)11Aには、デコーダ11B、及びセンスアンプ11Cがそれぞれ接続されている。ブロック(BLK0、BLK1、…、BLKn)11Aの各々は複数のメモリセルを含み、消去動作時にはブロック内のメモリセルが一括して消去される。デコーダ11Bは、アドレスカウンタ15から出力されたブロックアドレスをデコードし、そのブロックアドレスが指定するブロックを選択する。センスアンプ11Cは、ブロック内のメモリセルから読み出した信号を検知し、増幅してベリファイ回路23へ出力する。
リダンダンシアレイ12には、複数の冗長ブロック(R/D0、R/D1、R/D2)12Aが配置されている。冗長ブロック(R/D0、R/D1、R/D2)12Aには、デコーダ12B、及びセンスアンプ12Cがそれぞれ接続されている。冗長ブロック(R/D0、R/D1、R/D2)12Aの各々は複数のメモリセルを含み、消去動作時には冗長ブロック内のメモリセルが一括して消去される。デコーダ12Bは、リダンダンシアドレス比較回路16から出力されたブロックアドレスをデコードし、そのブロックアドレスが指定する冗長ブロックを選択する。センスアンプ12Cは、冗長ブロック内のメモリセルから読み出した信号を検知し、増幅してベリファイ回路23へ出力する。
アドレスカウンタ15は、外部から制御回路13を介して入力されたブロックアドレスをインクリメントすると共に、それらブロックアドレスを消去判定回路21、リダンダンシアドレス比較回路16、及び本体セルアレイ11へ出力する。ROMヒューズ17は、冗長ブロックに置き換えられた不良ブロックのブロックアドレス、及びその冗長ブロックの使用情報を記憶する。書込み回路18は、ROMヒューズ17に、冗長ブロックに置き換えられた不良ブロックのブロックアドレス、及びその冗長ブロックの使用情報を書き込む。
図2に、ROMヒューズ17のビット構成を示す。ROMヒューズ17は、複数の記憶セットS0、S1、S2を有し、記憶セットS0、S1、S2の各々が冗長ブロックR/D0、R/D1、R/D2の各々に対応している。記憶セットには、置き換えられたブロックアドレス及び対応する冗長ブロックの使用情報が書き込まれ、これらの情報を読み出すことにより、冗長ブロックの使用状況が確認できるようになっている。記憶セットの各々は、0〜10までの11ビットのビット列を持ち、0〜8位には、この記憶セットに対応する冗長ブロックに置き換えられた不良ブロックのブロックアドレス(以下、置換アドレス)が記憶され、9位にはこの記憶セットに対応する冗長ブロックが置き換え禁止であることを示す置換禁止ビット(Disable)が記憶され、さらに10位にはこの記憶セットに対応する冗長ブロックが置き換えに使用されていることを示す置換許可ビット(Enable)が記憶される。
ROMヒューズ17に記憶された置換アドレスは、リダンダンシアドレス比較回路16に出力される。リダンダンシアドレス比較回路16は、アドレスカウンタ15から出力されたブロックアドレスと、ROMヒューズ17から出力された置換アドレスとを比較し、これらが一致した場合、置換アドレスが記憶された記憶セットに対応する冗長ブロックを選択し、これらが一致しない場合、ブロックアドレスが指定する本体セルアレイ11内のブロックを選択する。
読出し回路19は、ROMヒューズ17内の記憶セットに記憶された置換許可ビット、置換禁止ビット、及び置換アドレスを読み出す。判定回路20は、読出し回路19が読み出した置換許可ビット、及び置換禁止ビットを制御回路13へ出力する。判定回路20は、また読出し回路19が読み出した置換許可ビット、置換禁止ビット、及び置換アドレスと、書込み回路18が書き込んだ情報とが一致するか否かを判定し、判定結果を制御回路13へ出力する。
消去判定回路21は、アドレスカウンタ15から出力されたブロックアドレスが指定するブロックが、消去対象のブロックか否か、言い換えるとそのブロックが書き込みまたは消去を禁止されたプロテクトブロックか否かを判定し、判定結果を制御回路13へ出力する。
書込み及び消去回路22は、本体セルアレイ11内及びリダンダンシアレイ12内のメモリセルに対して書き込みを行う、または本体セルアレイ11内のブロック及びリダンダンシアレイ12内の冗長ブロックに対して消去を行う。ベリファイ回路23は、書き込み動作後または消去動作後に、正常に書き込みまたは消去が行われたか否かを検証し、その検証結果を制御回路13へ出力する。
また、タイマ14は、動作開始からの経過時間を計測し、その経過時間を制御回路13に認知させる。例えば、タイマ14は、書込み及び消去回路22によるブロックあるいは冗長ブロックに対する消去動作の開始から経過時間を計測し、その経過時間が所定時間を超過したことを制御回路13に通知する。さらに、制御回路13は、不揮発性半導体記憶装置内の前述した各回路の動作を制御する。
次に、第1の実施形態の不揮発性半導体記憶装置における消去動作について説明する。
図3は、不揮発性半導体記憶装置における消去動作を示すフローチャートであり、図4は消去動作における「自動冗長ブロック置換ルーチン」の動作を示すフローチャートである。これらの動作は、制御回路13により装置中の各回路を制御することにより実行される。ここでは、前述したように、消去動作において消去に失敗したブロック(不良ブロック)を冗長ブロックで自動的に置き換えて、不良ブロックを救済する例について説明する。
図3に示すように、メモリセルアレイまたはチップ全体に対する消去コマンドが制御回路13に入力され(ステップS1)、消去動作がスタートする。まず、制御回路13は、アドレスカウンタ15におけるブロックアドレスBAを“0”に設定する(ステップS2)。
次に、ブロックアドレスBAによって指定されるブロックが消去対象であるか否かを判定する(ステップS3)。すなわち、ブロックアドレスBAのブロックが、消去を禁止されたプロテクトブロックか否かを判定する。ブロックアドレスBAのブロックが消去対象である場合、そのブロックの消去が開始される(ステップS4)。ブロック消去では、例えば、書込み及び消去回路22により、以下のような消去前書き込み、消去、弱い書き込みが順次実行される。
ランダムに“1”(消去状態)、“0”(書き込み状態)が存在している1つのブロック内のメモリセルうち、“1”を持つメモリセルの閾値のみをプログラムベリファイ電圧以上まで書き込む消去前書き込みを行う。次に、前記ブロック内の全てのメモリセルに対して、一括消去を行う。この動作で、全てのメモリセルの閾値を、イレーズベリファイ電圧以下まで低下させる。このとき、ブロック内のメモリセルには、前記一括消去の動作が終わった時点で、消え過ぎたメモリセル(過消去セル)が発生する場合がある。そこで、オーバーイレーズベリファイ電圧より消え過ぎたメモリセルに対して、弱い書き込みを行う。
ステップS4にてブロック消去が開始され、予め定めた所定時間(例えば、2秒)を超過しても、そのブロックの消去が終了しないとき、自動冗長ブロック置換ルーチンに入る(ステップS5〜S7)。すなわち、消去動作の実行時、消去実行時間が既定時間を超過した場合、消去対象のブロックが不良ブロックであると判定して、自動冗長ブロック置換ルーチンに入る。
一方、ブロックアドレスBAのブロックが消去対象でない場合、またはブロック消去が終了したとき、ブロックアドレスBAが最後のアドレスであるか否かを判定する(ステップS8)。ブロックアドレスBAが最後のアドレスであるとき、消去動作を終了する。一方、ブロックアドレスBAが最後のアドレスでないとき、ブロックアドレスBAをインクリメントし(ステップS9)、ステップS3へ移行してブロックアドレス“BA+1”のブロックが消去対象であるか否かを判定する。
以上のステップS2〜S9により、消去対象のブロックを見つけ、消去対象のブロックが見つかったとき、ブロック消去が開始される。そして、前述したように、ブロック消去が開始され、所定時間を超過しても、そのブロックの消去が終了しないとき、自動冗長ブロック置換ルーチンへ移行する。
以下に、図4を用いて、「自動冗長ブロック置換ルーチン」について述べる。
まず、読出し回路19によりROMヒューズ17の記憶セットを読み出し、判定回路20により使用されていない記憶セットがあるか否かを判定することにより、冗長ブロックに空きが有るか否かを検索する(ステップS11)。すなわち、不揮発性半導体記憶装置内に使用されていない冗長ブロックが存在するか否かを検索する。なお、冗長ブロックの空きの有無は、出荷テスト時における冗長ブロックの使用状況による。冗長ブロックに空きが無い(全て使用済み)場合は、消去動作に移行し、消去不良となる既定時間まで消去動作をリトライし、既定時間オーバー後はタイムアウトエラー処理となる。
一方、冗長ブロックに空きがある場合は、置き換え対象のブロック(不良ブロック)が既に置き換えられた冗長ブロックであるか否かを判定する(ステップS12)。置き換え対象のブロックが冗長ブロックでない場合はステップS15へ移行し、冗長ブロックである場合は、その冗長ブロックが置き換えに使用されていることを示す置換情報を削除する。すなわち、冗長ブロックに対応する、ROMヒューズ17内の記憶セットの置換禁止ビットに書き込みを行う(ステップS13)。
ここで、冗長ブロックの置換情報は、不揮発性メモリであるROMヒューズ17で保持しているため、置換情報の削除は消去動作に相当する。しかし、消去は書き込みに比べて実行時間が長いため、置換禁止ビットを設けて、そのビットに書き込みすることにより置換情報の削除を実現する。
次に、読出し回路19によりROMヒューズ17内の記憶セットを読み出し、判定回路20により置換禁止ビットの書き込みが正常に行われたか否かを判定する(ステップS14)。置換禁止ビットの書き込みが正常に行われた場合は、ステップS15へ移行し、正常に行われない場合はタイムアウトエラー処理となる。
ステップS15以降では、使用されていない冗長ブロックを見つけ、消去対象のブロック(不良ブロック)を、使用されていない冗長ブロックに置き換える処理を行う。詳述すると、ステップS15では、冗長ブロックのアドレスNを“0”に設定する。次に、アドレスNによって指定される冗長ブロックが使用されているか否かを判定する(ステップS16)。アドレスNの冗長ブロックが使用されていない場合は、その冗長ブロックに対応する、ROMヒューズ17内の記憶セットに置換アドレスを書き込み、その後、置換許可ビットを書き込む(ステップS17)。このとき、記憶セットへの書き込みは、書込み回路18によって行われ、アドレスカウンタ15から供給されたブロックアドレスBAが置換アドレスとして書き込まれる。
続いて、読出し回路19によりROMヒューズ17の記憶セットを読み出し、読み出した置換アドレス及び置換許可ビットを判定回路20へ出力する。判定回路20は、読出し回路19から出力された置換アドレス及び置換許可ビットと、書込み回路18から出力された書き込むべき情報とを比較し、置換アドレス及び置換許可ビットが記憶セットに正常に書き込まれたか否かを判定する(ステップS18)。置換アドレス及び置換許可ビットが正常に書き込まれている場合は、ステップS4へ移行し、再度、ブロックの消去を開始される。これにより、自動冗長ブロック置換ルーチンが終了する。
一方、置換アドレス及び置換許可ビットが正常に書き込まれていない場合は、その記憶セットの置換禁止ビットに書き込みを行う(ステップS19)。詳述すると、置換アドレス及び置換許可ビットの書き込みが正常に行われない場合、設定回数内で書き込みを繰り返し、回数オーバーとなると、この冗長ブロックは使用不可として置換禁止ビットに書き込みを行う。
続いて、置換禁止ビットが正常に書き込まれたか否かを判定する(ステップS20)。置換禁止ビットが正常に書き込まれている場合は、ステップS21へ移行し、置き換え可能な他の冗長ブロックを探す。まず、アドレスNが最後のアドレスであるか否かを判定する(ステップS21)。アドレスNが最後のアドレスであるとき、使用していない冗長ブロックが存在しないとしてタイムアウトエラー処理となる。一方、アドレスNが最後のアドレスでないとき、アドレスNをインクリメントし(ステップS22)、ステップS16へ移行して、再度、アドレスNの冗長ブロックが使用されているか否かを判定する(ステップS16)。ステップS16以降は、前述と同様の処理を繰り返す。また、ステップS20において、置換禁止ビットが正常に書き込まれていない場合は、タイムアウトエラー処理となる。以上により、自動冗長ブロック置換ルーチンが終了する。
また、ステップS17では、置換アドレスを書き込み、書込みベリファイがパスした後に、置換許可ビットを書き込むことにより、ユーザが消去動作中に電源遮断またはリセット等によって消去動作を中断するケースに対応している。例えば、置換アドレスと置換許可ビットを同時に書き込んだ場合、置換許可ビットのみが書き込まれて、置換アドレスが書き込み途中であるという状態が存在し、その状態で電源が遮断されたり、リセットされたりすると、書き込み途中の誤ったアドレスが置換アドレスであると認識されることになる。これは、消去対象外だった正常なブロックが誤って冗長ブロックに置き換えられたことになり、正常なブロックに記憶されていたデータが見かけ上、消去されてしまうという致命的状況に陥る。
また、ROMヒューズ17の記憶セットに、自動冗長ブロック置換ルーチンによる置き換えであることを示す自動置き換え認識ビットを設けて、ステップS17においてこの自動置き換え認識ビットに書き込みを行えば、テスト工程内の置換と、自動冗長ブロック置換ルーチンによる置換かを区別することができ、その不揮発性半導体記憶装置のトレーサビリティを向上させることができる。不良品として戻入された場合、テスト工程での冗長ブロック使用率と、自動冗長ブロック置換ルーチンでの冗長ブロック使用率を区別し、ストレス試験等の条件出しに役立てるためである。
また、未使用の冗長ブロック、この場合は置き換えに使用される冗長ブロックをテスト工程において予め消去状態にしておけば、ROMヒューズ17への書き込み後、冗長ブロックの消去は不要となるため、消去動作の時間を大幅に短縮できる。すなわち、ステップS18における処理の後、ステップS4へ移行し、置き換えた冗長ブロックに対する消去動作を行う必要がなく、直接、ステップS8へ移行することができるため、消去時間を短縮することができる。
さらには、未使用の冗長ブロックが不良である場合は、予め置換禁止ビットに書き込みしておき、一連の「自動冗長ブロック置換ルーチン」の処理で誤って選択されることを防ぐことでも消去時間の高速化が図れる。また、テスト工程内では、「自動冗長ブロック置換ルーチン」の処理を使用せずにテストする必要があるので、「自動冗長ブロック置換ルーチン」を実行するかしないかの選択ができる手段を設けるとよい。
また、前記実施形態では、ブロック単位の不良を救済する冗長ブロックの例を挙げたが、ビット線単位の不良を救済する冗長ビット線、ワード線単位の不良を救済する冗長ワード線にも適用可能である。
このような第1の実施形態の不揮発性半導体記憶装置によれば、製品として市場に出荷された後、市場において不良セルが発生しても、装置自身がその不良を冗長セルに自動的に置き換えることができるため、市場において発生する不良を大幅に低減することができる。
[第2の実施形態]
次に、この発明の第2の実施形態の不揮発性半導体記憶装置について説明する。前記第1の実施形態における構成と同様の部分には同じ符号を付してその説明は省略し、以下に異なる構成部分のみを説明する。第1の実施形態では、複数ある冗長ブロックに対して、使用していない冗長ブロックを検索する方式を取っているが、第2の実施形態では、特定の冗長ブロックを「自動冗長ブロック置換ルーチン」にて専用に使用するブロックとして設けた場合について述べる。
次に、この発明の第2の実施形態の不揮発性半導体記憶装置について説明する。前記第1の実施形態における構成と同様の部分には同じ符号を付してその説明は省略し、以下に異なる構成部分のみを説明する。第1の実施形態では、複数ある冗長ブロックに対して、使用していない冗長ブロックを検索する方式を取っているが、第2の実施形態では、特定の冗長ブロックを「自動冗長ブロック置換ルーチン」にて専用に使用するブロックとして設けた場合について述べる。
図5は、第2の実施形態の不揮発性半導体記憶装置の構成を示すブロック図である。
リダンダンシアレイ12には、複数の冗長ブロック(R/D0、R/D1)12Aと自動冗長ブロック(自動R/D)12AAが配置されている。冗長ブロック(R/D0、R/D1)12A、自動冗長ブロック12AAには、デコーダ12B、及びセンスアンプ12Cがそれぞれ接続されている。冗長ブロック(R/D0、R/D1)12A、自動冗長ブロック12AAの各々は複数のメモリセルを含み、消去動作時には冗長ブロックまたは自動冗長ブロック内のメモリセルが一括して消去される。自動冗長ブロック12AAは、自動冗長ブロック置換ルーチンにおいて専用される冗長ブロックである。その他のブロック構成は、図1に示した第1の実施形態と同様である。
次に、第2の実施形態の不揮発性半導体記憶装置における消去動作について説明する。第2の実施形態における消去動作を示すフローチャートは、図3に示した第1の実施形態と同様であり、図6に第1の実施形態と異なる「自動冗長ブロック置換ルーチン」のフローチャートを示す。
まず、図6に示すように、自動冗長ブロック置換ルーチンにおいて専用される自動冗長ブロックが使用済みか否かを判定する(ステップS31)。自動冗長ブロックが使用済みでない場合、置き換え対象のブロック(不良ブロック)が既に置き換えられた冗長ブロックであるか否かを判定する(ステップS32)。置き換え対象のブロックが冗長ブロックでない場合はステップS35へ移行し、冗長ブロックである場合は、冗長ブロックの置換情報を削除する。すなわち、冗長ブロックに対応する、ROMヒューズ17内の記憶セットの置換禁止ビット(Disable)に書き込みを行う(ステップS33)。ここでも、第1の実施形態と同様に、消去は書き込みに比べて実行時間が長いため、置換禁止ビットを設けて、そのビットに書き込みすることにより置換情報の削除を実現する。
一方、ステップS31において自動冗長ブロックが使用済みの場合、消去動作に移行し、消去不良となる既定時間まで消去動作をリトライし、既定時間オーバー後はタイムアウトエラー処理となる。
次に、読出し回路19によりROMヒューズ17の記憶セットを読み出し、置換禁止ビットの書き込みが正常に行われたか否かを判定回路20により判定する(ステップS34)。置換禁止ビットの書き込みが正常に行われた場合は、ステップS35へ移行し、正常に行われない場合はタイムアウトエラー処理となる。
ステップS35では、未使用の自動冗長ブロックに対応する、ROMヒューズ17内の記憶セットに置換アドレスを書き込む。続いて、読出し回路19によりROMヒューズ17内の記憶セットを読み出し、読み出した置換アドレスを判定回路20へ出力する。判定回路20は、読出し回路19から出力された置換アドレスと、書込み回路18から出力された書き込むべきアドレスとを比較し、これらが一致するかを判定することにより置換アドレスが記憶セットに正常に書き込まれたか否かを判定する(ステップS36)。
置換アドレスが正常に書き込まれている場合は、自動冗長ブロックに対応する、ROMヒューズ17内の記憶セットに置換許可ビット(Enable)を書き込む(ステップS37)。続いて、読出し回路19によりROMヒューズ17内の記憶セットを読み出し、記憶セットに置換許可ビットが正常に書き込まれたか否かを判定回路20により判定する(ステップS38)。置換許可ビットが正常に書き込まれている場合は、ステップS4へ移行し、再度、ブロックの消去を開始して、自動冗長ブロック置換ルーチンが終了する。
一方、ステップS36において置換アドレスが正常に書き込まれていない場合、及びステップS38において置換許可ビットが正常に書き込まれていない場合は、その記憶セットの置換禁止ビットに書き込みを行う(ステップS39)。なお詳述すると、置換アドレス及び置換許可ビットの書き込みが正常に行われない場合、設定回数内で書き込みを繰り返し、回数オーバーとなると、この自動冗長ブロックは使用不可として置換禁止ビットに書き込みを行う。続いて、読出し回路19によりROMヒューズ17の記憶セットを読み出し、置換禁止ビットが正常に書き込まれたか否かを判定回路20により判定する(ステップS40)。ここでは、自動冗長ブロックが1個であるため、置換禁止ビットの書き込みが正常に行われた場合も、正常に行われない場合も、タイムアウトエラー処理となる。以上により、自動冗長ブロック置換ルーチンが終了する。
第2の実施形態では、自動冗長ブロック置換ルーチンにおいてのみ使用される冗長ブロックを設けており、消去動作の制御をシンプルかつ高速に実行することが可能となる。また、第2の実施形態では、自動冗長ブロック置換ルーチンにおいてのみ使用される自動冗長ブロックを1個配置しているが、このような自動冗長ブロックを複数個配置してもよい。
また、前記実施形態では、ブロック単位の不良を救済する冗長ブロックの例を挙げたが、ビット線単位の不良を救済する冗長ビット線、ワード線単位の不良を救済する冗長ワード線にも適用可能である。
このような第2の実施形態の不揮発性半導体記憶装置によれば、製品として市場に出荷された後、市場において不良セルが発生しても、装置自身がその不良を冗長セルに自動的に置き換えることができるため、市場において発生する不良を大幅に低減することができる。
[第3の実施形態]
次に、この発明の第3の実施形態の不揮発性半導体記憶装置について説明する。
次に、この発明の第3の実施形態の不揮発性半導体記憶装置について説明する。
前記第1及び第2の実施形態では、ブロック消去の開始から自動冗長ブロック置換ルーチンへの移行は2秒超過した場合であり、非常に長い時間に設定されている。このため、テスト工程での動作確認において、非常に時間がかかってしまう。そこで、この第3の実施形態では、テスト工程での動作確認における時間を短縮するために、図7に示すように、ブロック消去の開始から自動冗長ブロック置換ルーチンへの移行時間を数十μS、例えば10μSに設定している(ステップS41)。その他の構成は、第1及び第2の実施形態と同様である。
本発明の実施形態では、不揮発性半導体記憶装置の冗長セルの置換に関するもので、消去動作実行時に規定時間以内に動作が終了しない場合、置換可能な冗長セルが存在すれば自動的に消去対象ブロックを冗長セルに置換する(自動冗長セル置換方式)ことが可能である。
また、前述した各実施形態はそれぞれ、単独で実施できるばかりでなく、適宜組み合わせて実施することも可能である。さらに、前述した各実施形態には種々の段階の発明が含まれており、各実施形態において開示した複数の構成要件の適宜な組み合わせにより、種々の段階の発明を抽出することも可能である。
11…本体セルアレイ、11A…複数のブロック(BLK0、BLK1、…、BLKn)、11AA…自動冗長ブロック、11B…デコーダ、11C…センスアンプ、12…リダンダンシアレイ、13…制御回路、14…タイマ、15…アドレスカウンタ、16…リダンダンシアドレス比較回路、17…ROMヒューズ、18…書込み回路、19…読出し回路、20…判定回路、21…消去判定回路、22…書込み及び消去回路、23…ベリファイ回路。
Claims (5)
- 複数のメモリセルを有するセルアレイと、
前記メモリセルと置き換え可能な複数の冗長セルを有するリダンダンシアレイと、
前記メモリセル及び前記冗長セルのいずれかを含む対象セルに対して消去動作を行う消去回路と、
前記消去回路による前記対象セルに対する消去動作の開始から経過時間を計測するタイマと、
前記タイマによる経過時間の計測により前記消去動作の開始から所定時間が経過したことを認知したとき、消去動作を停止させ、前記対象セルを前記冗長セルへ置き換える制御回路と、
を具備することを特徴とする不揮発性半導体記憶装置。 - 前記冗長セルに対応して設けられ、前記冗長セルに置き換えられたメモリセルのアドレス、前記冗長セルが置き換えに使用されていることを示す置換許可情報、及び前記冗長セルが置き換え禁止であることを示す置換禁止情報を記憶する記憶回路と、
前記記憶回路に前記アドレス、前記置換許可情報、及び前記置換禁止情報を書き込む書込み回路と、
前記記憶回路に記憶された前記アドレス、前記置換許可情報、及び前記置換禁止情報を読み出す読出し回路と、
前記記憶回路に記憶された前記アドレス、前記置換許可情報、及び前記置換禁止情報と、前記書込み回路が書き込んだ前記アドレス、前記置換許可情報、及び前記置換禁止情報とにおいて少なくともいずれか1組を比較し、比較結果を前記制御回路に出力する判定回路と、
をさらに具備することを特徴とする請求項1に記載の不揮発性半導体記憶装置。 - 前記制御回路は、
前記読み出し回路により前記記憶回路に記憶された前記置換許可情報、及び前記置換禁止情報を読み出すことにより、未使用の冗長セルが存在するか否かを検索し、
前記未使用の冗長セルが存在するとき、前記消去動作の開始から所定時間が経過した前記対象セルが、既に置き換えられた冗長セルであるか否かを検索し、
前記対象セルが置き換えられた冗長セルであるとき、前記冗長セルに対応する前記記憶回路に前記置換禁止情報を書き込み、
前記未使用の冗長セルに対応する前記記憶回路に、前記対象セルのアドレス及び前記置換許可情報を書き込み、
前記対象セルのアドレス及び前記置換許可情報の書き込みが正常に行われたとき、前記消去動作を開始させる
ことを特徴とする請求項2に記載の不揮発性半導体記憶装置 - 前記対象セルのアドレス及び前記置換許可情報を書き込むステップでは、前記対象セルのアドレスを先に書き込み、前記アドレスの書き込みが正常に書き込まれたことを検証した後に、前記置換許可情報を書き込むことを特徴とする請求項3に記載の不揮発性半導体記憶装置。
- メモリセル及び前記メモリセルと置き換え可能な冗長セルを備えた不揮発性半導体記憶装置におけるデータの消去方法において、
メモリセルに対する消去動作が開始してから所定時間が経過したとき、未使用の冗長セルが存在するか否かを検索するステップと、
前記未使用の冗長セルが存在するとき、前記メモリセルが既に置き換えられた冗長セルであるか否かを検索するステップと、
前記メモリセルが置き換えられた冗長セルであるとき、前記冗長セルに置き換えられたメモリセルの置き換え情報を消去するステップと、
前記メモリセルが未使用の冗長セルに置き換えられたことを示す置き換え情報を書き込むステップと、
前記置き換え情報の書き込みが正常に行われたとき、前記消去動作を再び開始させるステップと、
を具備することを特徴とする不揮発性半導体記憶装置におけるデータ消去方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005114749A JP2006294143A (ja) | 2005-04-12 | 2005-04-12 | 不揮発性半導体記憶装置 |
US11/401,418 US7379331B2 (en) | 2005-04-12 | 2006-04-11 | Nonvolatile semiconductor memory including redundant cell for replacing defective cell |
KR1020060032596A KR100736288B1 (ko) | 2005-04-12 | 2006-04-11 | 불량 셀을 치환하기 위한 용장 셀을 구비한 불휘발성반도체 기억 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005114749A JP2006294143A (ja) | 2005-04-12 | 2005-04-12 | 不揮発性半導体記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006294143A true JP2006294143A (ja) | 2006-10-26 |
Family
ID=37083001
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005114749A Pending JP2006294143A (ja) | 2005-04-12 | 2005-04-12 | 不揮発性半導体記憶装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7379331B2 (ja) |
JP (1) | JP2006294143A (ja) |
KR (1) | KR100736288B1 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007164843A (ja) * | 2005-12-09 | 2007-06-28 | Toppan Printing Co Ltd | 半導体メモリ |
JP2010108585A (ja) * | 2008-09-30 | 2010-05-13 | Semiconductor Energy Lab Co Ltd | 半導体記憶装置 |
JP2011018387A (ja) * | 2009-07-07 | 2011-01-27 | Sony Corp | メモリ装置、メモリ制御方法、およびプログラム |
JP2012174106A (ja) * | 2011-02-23 | 2012-09-10 | Denso Corp | フラッシュメモリに対してデータの読み出しおよび書き込みを行う制御装置 |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4982173B2 (ja) * | 2006-12-27 | 2012-07-25 | 株式会社東芝 | 半導体記憶装置 |
JP2009080884A (ja) * | 2007-09-26 | 2009-04-16 | Panasonic Corp | 不揮発性半導体記憶装置 |
US7675776B2 (en) * | 2007-12-21 | 2010-03-09 | Spansion, Llc | Bit map control of erase block defect list in a memory |
US8239611B2 (en) | 2007-12-28 | 2012-08-07 | Spansion Llc | Relocating data in a memory device |
KR101543433B1 (ko) * | 2009-02-02 | 2015-08-10 | 삼성전자주식회사 | 반도체 메모리 장치 및 그것을 포함하는 메모리 시스템 |
US9436558B1 (en) * | 2010-12-21 | 2016-09-06 | Acronis International Gmbh | System and method for fast backup and restoring using sorted hashes |
CN103383863B (zh) * | 2012-05-04 | 2017-04-05 | 北京兆易创新科技股份有限公司 | 改善快闪存储器擦除性能的方法 |
KR20180097218A (ko) * | 2017-02-23 | 2018-08-31 | 에스케이하이닉스 주식회사 | 비휘발성 메모리 장치, 데이터 저장 장치 및 그것의 동작 방법 |
TWI752704B (zh) * | 2020-11-03 | 2022-01-11 | 華邦電子股份有限公司 | 記憶體儲存裝置及其操作方法 |
CN113409857B (zh) * | 2021-05-11 | 2024-04-05 | 珠海博雅科技股份有限公司 | 参考单元替换方法、装置及存储介质 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR970008188B1 (ko) * | 1993-04-08 | 1997-05-21 | 가부시끼가이샤 히다찌세이사꾸쇼 | 플래시메모리의 제어방법 및 그것을 사용한 정보처리장치 |
JP2000057795A (ja) | 1998-08-07 | 2000-02-25 | Toshiba Corp | 不揮発性半導体メモリ |
US6134149A (en) * | 1999-03-01 | 2000-10-17 | Integrated Memory Technologies, Inc. | Method and apparatus for reducing high current during chip erase in flash memories |
US6553510B1 (en) * | 1999-09-02 | 2003-04-22 | Micron Technology, Inc. | Memory device including redundancy routine for correcting random errors |
JP3594891B2 (ja) * | 2000-09-12 | 2004-12-02 | 沖電気工業株式会社 | 半導体記憶装置およびその検査方法 |
JP4129381B2 (ja) | 2002-09-25 | 2008-08-06 | 株式会社ルネサステクノロジ | 不揮発性半導体記憶装置 |
JP4080843B2 (ja) * | 2002-10-30 | 2008-04-23 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP2004227723A (ja) | 2003-01-27 | 2004-08-12 | Renesas Technology Corp | 不揮発性半導体記憶装置 |
US7177189B2 (en) * | 2004-03-01 | 2007-02-13 | Intel Corporation | Memory defect detection and self-repair technique |
-
2005
- 2005-04-12 JP JP2005114749A patent/JP2006294143A/ja active Pending
-
2006
- 2006-04-11 KR KR1020060032596A patent/KR100736288B1/ko active IP Right Grant
- 2006-04-11 US US11/401,418 patent/US7379331B2/en active Active
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007164843A (ja) * | 2005-12-09 | 2007-06-28 | Toppan Printing Co Ltd | 半導体メモリ |
JP2010108585A (ja) * | 2008-09-30 | 2010-05-13 | Semiconductor Energy Lab Co Ltd | 半導体記憶装置 |
JP2011018387A (ja) * | 2009-07-07 | 2011-01-27 | Sony Corp | メモリ装置、メモリ制御方法、およびプログラム |
US8448017B2 (en) | 2009-07-07 | 2013-05-21 | Sony Corporation | Memory apparatus, memory controlling method and program |
JP2012174106A (ja) * | 2011-02-23 | 2012-09-10 | Denso Corp | フラッシュメモリに対してデータの読み出しおよび書き込みを行う制御装置 |
Also Published As
Publication number | Publication date |
---|---|
KR100736288B1 (ko) | 2007-07-09 |
US20060227621A1 (en) | 2006-10-12 |
KR20060108227A (ko) | 2006-10-17 |
US7379331B2 (en) | 2008-05-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006294143A (ja) | 不揮発性半導体記憶装置 | |
JP5014125B2 (ja) | 半導体装置及びプログラムデータ冗長方法 | |
US9582191B2 (en) | Memory block quality identification in a memory | |
JP4686350B2 (ja) | 不揮発性半導体記憶装置及びその自己テスト方法 | |
US7047455B2 (en) | Memory with element redundancy | |
KR101660985B1 (ko) | 반도체 메모리 장치 및 그 동작 방법 | |
US7437625B2 (en) | Memory with element redundancy | |
US11705213B2 (en) | Semiconductor memory device capable of re-reading the setting information after power-on operation and operation method thereof | |
TWI651722B (zh) | 半導體記憶裝置及其操作設定方法 | |
JPH11213691A (ja) | 不揮発性半導体記憶装置 | |
US20110238889A1 (en) | Semiconductor memory device from which data can be read at low power | |
KR100871703B1 (ko) | 불휘발성 메모리 장치 및 그 구동방법 | |
JP2007250090A (ja) | 不揮発性半導体記憶装置の不良セル自動置き換え方法 | |
JP2000057795A (ja) | 不揮発性半導体メモリ | |
KR100301931B1 (ko) | 리던던트 선택 회로를 갖는 반도체 메모리 장치 | |
KR101600280B1 (ko) | 사용중에 발생되는 결함을 효율적으로 리페어할 수 있는 플래시 메모리 장치 및 그의 리페어 방법 | |
JP2008084459A (ja) | 不揮発性半導体記憶装置 | |
JP2011048852A (ja) | 不揮発性記憶システム | |
JP2008103076A (ja) | データの一部書き換え機能を有する半導体不揮発性メモリ | |
KR20090096877A (ko) | 불휘발성 메모리 소자의 동작 방법 | |
JP2006004496A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080219 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080624 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080825 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090908 |