KR100871703B1 - 불휘발성 메모리 장치 및 그 구동방법 - Google Patents

불휘발성 메모리 장치 및 그 구동방법 Download PDF

Info

Publication number
KR100871703B1
KR100871703B1 KR1020070019923A KR20070019923A KR100871703B1 KR 100871703 B1 KR100871703 B1 KR 100871703B1 KR 1020070019923 A KR1020070019923 A KR 1020070019923A KR 20070019923 A KR20070019923 A KR 20070019923A KR 100871703 B1 KR100871703 B1 KR 100871703B1
Authority
KR
South Korea
Prior art keywords
main data
data
indicator
memory device
cell array
Prior art date
Application number
KR1020070019923A
Other languages
English (en)
Other versions
KR20080079555A (ko
Inventor
변대석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070019923A priority Critical patent/KR100871703B1/ko
Priority to US11/951,556 priority patent/US7660155B2/en
Publication of KR20080079555A publication Critical patent/KR20080079555A/ko
Application granted granted Critical
Publication of KR100871703B1 publication Critical patent/KR100871703B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/816—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout
    • G11C29/82—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout for EEPROMs

Abstract

메모리 장치의 안정적인 동작 환경 설정이 가능한 불휘발성 메모리 장치 및 그 구동방법이 개시된다. 상기 불휘발성 메모리 장치의 구동방법의 일예에 따르면, 동작 환경 설정에 관련된 초기 셋팅 데이터가 메모리 셀 어레이에 저장된 메모리 장치로 전원을 제공하는 단계와, 상기 메모리 셀 어레이에 대한 초기 독출동작을 수행하는 단계 및 상기 초기 독출동작을 통하여 독출된 상기 초기 셋팅 데이터를 이용하여 메모리 장치의 동작 환경을 설정하는 단계를 구비하며, 상기 메모리 셀 어레이에 저장되는 초기 셋팅 데이터는, 설정하고자 하는 동작 환경에 대한 정보를 갖는 메인 데이터와, 상기 메인 데이터의 판별을 위하여 상기 메인 데이터에 대응하는 인디케이터를 포함하는 것을 특징으로 한다.

Description

불휘발성 메모리 장치 및 그 구동방법{Non-volatile Memory Device and Driving Method for the same}
도 1a은 일반적인 낸드(NAND)형 플래시 메모리에 구비되는 메모리 셀 구조를 나타내는 회로도이다.
도 1b는 일반적인 노어(NOR)형 플래시 메모리에 구비되는 메모리 셀 구조를 나타내는 회로도이다.
도 2는 비트라인이 배치된 메모리 셀 어레이 및 페이지 버퍼의 구조를 나타내는 블록도이다.
도 3은 리던던시 셀 어레이를 구비하는 메모리 셀 어레이 및 페이지 버퍼의 구조를 나타내는 블록도이다.
도 4는 본 발명의 일실시예에 따른 불휘발성 메모리 장치를 나타내는 블록도이다.
도 5는 도 4의 불휘발성 메모리 장치에 구비되는 메모리 셀 어레이의 구조를 나타내는 도면이다.
도 6은 결함 칼럼의 발생의 일예를 나타내는 도면이다.
도 7a,b는 도 6에 도시된 입출력 단위에 페일 칼럼이 위치한 일예를 나타내는 도면이다.
도 8a,b,c는 초기 셋팅 데이터에 포함되는 메인 데이터와 인디케이터의 일예를 나타내는 도면이다.
도 9는 본 발명의 다른 실시예에 따른 불휘발성 메모리 장치의 동작을 나타내기 위한 블록도이다.
도 10은 본 발명의 일실시예에 따른 불휘발성 메모리 장치의 구동방법을 나타내는 플로우차트이다.
* 도면의 주요부분에 대한 부호의 설명 *
100: 불휘발성 메모리 장치 110: 메모리 셀 어레이
120: 페이지 버퍼 130: 칼럼 디코더
140: 입출력 버퍼 150: 인디케이터 감지부
160: 카운팅부 170: 리페어 제어부
180: 어드레스 발생부
본 발명은 불휘발성 메모리 장치 및 그 구동방법에 관한 것으로서, 더 자세하게는 메모리 셀 어레이에 저장된 초기 셋팅 데이터를 안정적으로 독출할 수 있는 불휘발성 메모리 장치 및 그 구동방법에 관한 것이다.
불휘발성 메모리 중에서 주로 사용되는 플래시 메모리는, 전기적으로 데이터를 삭제하거나 다시 기록할 수 있는 비휘발성 기억 소자로서, 마그네틱 디스크 메 모리를 기반으로 하는 저장 매체에 비해 전력 소모가 적으면서도 하드 디스크와 같이 액세스 타임(Access Time)이 빠른 특징을 갖는다.
플래시 메모리는 셀과 비트라인의 연결 상태에 따라 노어(NOR)형과 낸드(NAND)형으로 구분된다. 노어(NOR)형 플래시 메모리는 1개의 비트라인에 2개 이상의 셀 트랜지스터가 병렬로 연결된 형태로서, 채널 핫 일렉트론(channel hot electron) 방식을 사용하여 데이터를 저장하고, F-N 터널링(Fowler-Nordheim tunneling) 방식을 사용하여 데이터를 소거한다. 또한, 낸드(NAND)형 플래시 메모리는 1개의 비트 라인에 2개 이상의 셀 트랜지스터가 직렬로 연결된 형태로서, F-N 터널링 방식을 사용하여 데이터를 저장 및 소거한다. 일반적으로, 노어(NOR)형 플래시 메모리는 전류 소모가 크기 때문에 고집적화에는 불리하지만, 고속화에 용이하게 대처할 수 있는 장점이 있고, 낸드(NAND)형 플래시 메모리는 노어형 플래시 메모리에 비해 적은 셀 전류를 사용하기 때문에, 고집적화에 유리한 장점이 있다.
도 1a은 일반적인 낸드(NAND)형 플래시 메모리에 구비되는 메모리 셀 구조를 나타내는 회로도이다. 도 1에는, 다수의 워드라인(WL11 내지 WL14) 및 다수의 메모리 셀들(M11~M14)이 도시되며, 상기 다수의 메모리 셀들(M11~M14)은 선택용 트랜지스터들(ST1, ST2)과 함께 스트링(string) 구조를 이루고, 비트라인(BL)과 접지전압(VSS) 사이에 직렬로 연결된다. 적은 셀 전류를 사용하므로, 낸드(NAND)형의 불휘발성 반도체 메모리 장치는, 1개의 워드라인에 연결된 모든 메모리셀에 대한 프로그램(program)을 1번의 프로그램 동작에서 수행한다.
도 1b는 일반적인 노어(NOR)형 플래시 메모리에 구비되는 메모리 셀 구조를 나타내는 회로도이다. 도시된 바와 같이, 노어(NOR)형의 불휘발성 반도체 메모리 장치의 경우에는, 각각의 메모리 셀들(M21 내지 M26)이 비트라인(BL1,BL2)과 소스 라인(CSL) 사이에 연결된다. 노어(NOR)형 플래시 메모리의 경우 프로그램 동작 수행시 전류 소모가 크게 발생하므로, 1 번의 프로그램 동작에서 일정한 개수의 메모리 셀에 대하여 프로그램 동작이 수행된다.
일반적으로 메모리 장치에 구비되는 메모리 셀 어레이는, 데이터를 저장하기 위한 메인 셀(main cell)과, 상기 메인 셀에 결함이 발생한 경우 결함 셀(defective cell)을 대체하기 위한 리던던시 셀(redundant cell)을 포함할 수 있다. 또한 메모리 장치는 결함이 발생한 셀의 어드레스를 저장하기 위한 퓨즈 회로를 구비할 수 있으며, 상기 퓨즈 회로는 외부에서 제공된 어드레스가 결함 어드레스(defect address)에 해당하는지를 감지하고, 결함 어드레스를 리던던시 셀에 대응하는 어드레스로 대체한다.
상술한 퓨즈 회로는, 결함 셀을 리페어(repair) 하기 위한 어드레스 정보를 저장하는 것 외에도, 메모리 장치의 파워가 온 됨에 따라 기타 다른 동작 환경을 설정하기 위한 정보가 저장된다. 일예로서 메모리 장치의 동작 환경을 설정하기 위한 정보를 갖는 초기 설정 데이터(initial setting data)는, 메모리 장치의 프로그램, 독출 및 소거 등의 동작과 관련한 DC 전압의 조절을 위한 데이터를 포함할 수 있다.
상기 퓨즈 회로에 초기 셋팅 데이터를 저장하는 방법의 경우, 특정한 방식에 따라 프로그램되고 난 후에는 동작 환경을 바꾸기 위한 재프로그램 동작이 어렵다. 이를 개선하기 위하여 근래들어, 초기 셋팅 데이터를 메모리 셀 어레이에 저장하는 방안이 제안되고 있다. 상기 방안의 경우, 메모리에 저장된 초기 셋팅 데이터를 재프로그램 함으로써 메모리 장치의 동작 환경의 유동성을 향상시킬 수 있다.
도 2는 비트라인이 배치된 메모리 셀 어레이 및 페이지 버퍼의 구조를 나타내는 블록도이다. 도시된 바와 같이 메모리 셀 어레이(10)은 하나 이상의 블록(Block0 내지 Blockn)을 구비하며, 복수의 비트라인들(BLe,BLo)이 쌍을 이루며 배치될 수 있다. 페이지 버퍼부(20)는 복수의 버퍼들을 구비하며, 각각의 페이지 버퍼는 각각의 비트라인 쌍에 전기적으로 연결된다. 플래시 메모리에서 프로그램 단위 또는 독출 단위로서 정의되는 페이지(page)는, 통상적으로 512 바이트(Byte) 또는 2k 바이트 등의 사이즈를 갖는다. 상기 페이지가 2k 바이트의 사이즈를 갖는다고 가정할 경우, 상기 페이지에 대응하여 2k 바이트 개의 페이지 버퍼가 배치된다.
도 3은 리던던시 셀 어레이를 구비하는 메모리 셀 어레이 및 페이지 버퍼의 구조를 나타내는 블록도이다. 메모리 셀 어레이는, 메인 셀 어레이(30)와 이에 대응하는 리던던시 셀 어레이(40)를 구비할 수 있다. 도시되는 리던던시 셀 어레이(40)는 일예로서 메인 셀 어레이(30)에서 발생된 결함 칼럼(fail column)을 구제하기 위해 배치된다.
한편, 메인 셀 어레이(30)에 대응하여 복수의 페이지 버퍼를 구비하는 제1 버퍼부(50)가 배치되며, 제1 버퍼부(50)에 구비되는 각각의 페이지 버퍼는 상기 메인 셀 어레이(30)의 각각의 비트라인 쌍에 전기적으로 연결된다. 또한 리던던시 셀 어레이(40)에 대응하여 복수의 페이지 버퍼를 구비하는 제2 버퍼부(60)가 배치되며, 제2 버퍼부(60)에 구비되는 각각의 페이지 버퍼는 상기 리던던시 셀 어레이(40)의 각각의 비트라인 쌍에 전기적으로 연결된다.
도시된 바와 같이 메모리 셀 어레이 영역에는 다수의 비트라인이 배치되는데, 이들중에는 제조 공정시 비트라인 끊김이나 비트라인간 단락(short)에 의하여 결함 칼럼(fail column)이 발생하게 된다. 상기 결함 칼럼 발생시, 리페어(repair) 과정을 통하여 결함 칼럼을 리던던시 칼럼으로 대체한다. 상기 리페어 과정은, 메모리 장치로 파워가 인가되면 메인 셀 어레이(30)에 저장된 결함 어드레스를 독출하고 이를 소정의 영역에 저장한다. 이후 사용자에 의해 프로그램, 독출 및 소거 동작시에 입력되는 칼럼 영역중의 일부 어드레스가 결함 어드레스에 해당하면, 해당 결함 칼럼을 리던던시 칼럼으로 대체한다. 도 3에서는 리페어 동작의 일예로서, 메인 셀 어레이(30)에 결함 칼럼이 발생하는 경우 두 개의 페이지 버퍼 단위로 칼럼을 대체하는 동작을 나타낸다. 즉 결함 비트라인을 포함한 비트라인들에 대응하는 두 개의 페이지 버퍼(51)가 리던던시 칼럼에 대응하는 두 개의 페이지 버퍼(61)로 대체된다.
상술한 바와 같은 종래의 불휘발성 메모리 장치는, 전원이 인가되면 초기 독출동작을 통하여 메모리 셀 어레이에 저장된 초기 셋팅 데이터를 독출하고, 이에 따라 메모리 장치의 동작 환경을 설정한다. 그러나, 상기와 같이 초기 셋팅 데이터를 독출하는 동작은 리페어 동작이 이루어지기 전에 수행되므로, 상기 초기 셋팅 데이터는 결함 칼럼을 포함한 상태의 어레이에서 독출된다. 이에 따라 독출된 초기 셋팅 데이터에는 오류가 발생할 수 있으며, 이 경우 메모리 장치를 소정의 원하는 모드로 동작을 설정하는 것에 실패할 수 있다. 이에 따라 메모리 장치의 초기 독출동작에서 읽혀지는 초기 셋팅 데이터가 유효한(valid) 데이터가 되도록 조치를 하는 것이 필요하다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 랜덤하게 발생되는 결함 칼럼에 관계없이 메모리 셀 어레이로부터 초기 셋팅 데이터를 안정적으로 독출할 수 있는 불휘발성 메모리 장치 및 그 구동방법을 제공하는 것을 목적으로 한다.
상기와 같은 목적을 달성하기 위하여, 본 발명의 일실시예에 따른 불휘발성 메모리 장치를 구동하는 방법은, 동작 환경 설정에 관련된 초기 셋팅 데이터가 메모리 셀 어레이에 저장된 메모리 장치로 전원을 제공하는 단계와, 상기 메모리 셀 어레이에 대한 초기 독출동작을 수행하는 단계 및 상기 초기 독출동작을 통하여 독출된 상기 초기 셋팅 데이터를 이용하여 메모리 장치의 동작 환경을 설정하는 단계를 구비하며, 상기 메모리 셀 어레이에 저장되는 초기 셋팅 데이터는, 설정하고자 하는 동작 환경에 대한 정보를 갖는 메인 데이터와, 상기 메인 데이터의 판별을 위하여 상기 메인 데이터에 대응하는 인디케이터를 포함하는 것을 특징으로 한다.
상기 구동방법은, 상기 메모리 셀 어레이에 구비되는 복수의 비트라인들을 테스트하여 결함 칼럼의 어드레스를 검출하는 단계 및 상기 검출결과를 기반으로 하여, 상기 초기 셋팅 데이터를 상기 결함 칼럼 이외의 정상 칼럼 영역에 저장하는 단계를 더 구비할 수 있다.
한편, 상기 동작 환경을 설정하는 단계는, 상기 독출결과로부터 상기 인디케이터를 감지하는 단계 및 상기 감지 결과에 따라 상기 인디케이터에 대응하는 메인 데이터를 메모리 장치의 내부 회로에 제공하는 단계를 구비할 수 있다.
바람직하게는 상기 인디케이터는, 상기 메인 데이터의 시작을 나타내는 시작 정보와, 상기 메인 데이터의 종료를 나타내는 종료 정보를 포함하는 것을 특징으로 한다.
상기와 같은 경우에 있어서, 상기 동작 환경을 설정하는 단계는, 상기 독출결과로부터 상기 시작 정보를 감지하는 단계와, 상기 시작 정보를 감지함에 따라 이에 대응하는 메인 데이터를 내부 회로에 제공하는 단계 및 상기 종료 정보를 감지함에 따라 상기 메인 데이터의 제공을 차단하는 단계를 구비하는 것이 바람직하다.
한편, 상기 인디케이터는 소정의 크기를 갖도록 설정된 메인 데이터의 시작을 나타내는 시작 정보를 포함할 수 있다.
상기와 같은 경우에 있어서 상기 동작 환경을 설정하는 단계는, 상기 독출결과로부터 상기 시작 정보를 감지하는 단계와, 상기 시작 정보를 감지함에 따라 이에 대응하는 메인 데이터를 내부 회로에 제공하는 단계 및 상기 설정된 소정의 크기로 상기 메인 데이터를 제공한 후 상기 메인 데이터의 제공을 차단하는 단계를 구비하는 것이 바람직하다.
한편, 상기 초기 셋팅 데이터는, 소정의 동작을 설정하기 위한 N 바이트(N Byte, N은 1 이상의 정수)로 이루어지는 메인 데이터가 복수 개의 데이터 그룹으로 구분되며, 상기 복수 개의 데이터 그룹 각각에 대응하는 인디케이터를 포함할 수 있다.
한편, 본 발명의 다른 실시예에 따른 불휘발성 메모리 장치의 구동방법에 따르면, 메모리 장치의 동작 환경 설정을 위한 정보를 갖는 메인 데이터 및 상기 메인 데이터에 대응하는 인디케이터를 메모리 셀 어레이에 저장하는 단계와, 메모리 장치로 전원 제공시 수행되는 메모리 셀 어레이에 대한 오토 리드(auto-read) 동작에 따라, 상기 메모리 셀 어레이에 대한 독출동작을 수행하는 단계와, 상기 독출동작을 통해 출력되는 데이터들 중 상기 인디케이터를 감지하는 단계 및 상기 감지된 인디케이터에 대응하는 메인 데이터를 내부 회로에 제공함으로써 메모리 장치의 동작 환경을 설정하는 단계를 구비하며, 상기 메인 데이터 및 인디케이터는, 상기 메모리 셀 어레이에 구비되는 복수의 비트라인들의 테스트 결과에 기반하여, 결함이 존재하지 않는 정상 칼럼 영역에 저장되는 것을 특징으로 한다.
한편, 본 발명의 일실시예에 따른 불휘발성 메모리 장치에 따르면, 메모리 장치의 동작 환경 설정에 관련된 초기 셋팅 데이터가 저장된 메모리 셀 어레이와, 제어신호에 응답하여 상기 메모리 셀 어레이로부터 제공된 데이터를 일시 저장하거나 출력하는 입출력 버퍼 및 메모리 장치로 전원이 인가됨에 따라 상기 메모리 셀 어레이의 초기 독출결과에 따른 데이터들에 대한 감지동작을 수행하고, 감지 결과에 따른 상기 제어신호를 상기 입출력 버퍼로 제공하며, 상기 입출력 버퍼가 상기 초기 셋팅 데이터를 메모리 장치의 내부 회로로 제공하도록 제어하는 인디케이터 감지부를 구비하며, 상기 메모리 셀 어레이에 저장되는 초기 셋팅 데이터는, 설정하고자 하는 동작 환경에 대한 정보를 갖는 메인 데이터와, 상기 메인 데이터의 판별을 위하여 상기 메인 데이터에 대응하는 인디케이터를 포함하는 것을 특징으로 한다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시 예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 4는 본 발명의 일실시예에 따른 불휘발성 메모리 장치를 나타내는 블록도이다. 도시된 바와 같이 상기 불휘발성 메모리 장치(100)는, 데이터를 저장하기 위한 셀 어레이 및 결함 비트라인 발생시 이를 리페어하기 위한 리던던시 셀 어레이를 포함하는 메모리 셀 어레이(110)와, 독출동작시 감지 증폭기로서 동작하며 메모리 셀 어레이(110)로부터 출력되는 데이터를 저장하는 페이지 버퍼(120)와, 칼럼 어드레스를 입력받아 이를 디코딩하여 메모리 셀 어레이(110)의 비트라인들 중 일부를 선택하는 칼럼 디코더(130) 및 페이지 버퍼(120)로부터 독출된 데이터를 입력받아 이를 저장하며 소정의 제어신호에 응답하여 상기 데이터를 출력하기 위한 입출력 버퍼(140)를 구비할 수 있다.
한편, 메모리 셀 어레이(110)에는 메모리 장치(100)의 동작 환경 설정에 관련된 초기 셋팅 데이터가 저장되며, 특히 본 발명의 일실시예에 따르면 독출된 데이터들 중에서 상기 초기 셋팅 데이터에 대한 감지동작을 수행하고, 감지 결과에 따른 제어신호(CON)를 입출력 버퍼(140)로 제공하기 위한 인디케이터 감지부(150)를 더 구비할 수 있다. 또한 초기 셋팅 데이터가 소정의 바이트 크기로 설정된 경우 상기 바이트 크기에 대응하여 카운팅 동작을 수행하는 카운팅부(160)를 더 구비할 수 있다. 기타 도시된 블록들 중 리페어 제어부(170)는 메모리 장치(100)의 초기 셋팅 동작시 결함 칼럼의 어드레스 정보(Set_data)를 입력받으며, 이후 결함 칼럼에 대한 억세스가 발생하면 리페어 제어부(170)는 이를 감지하고 결함 칼럼을 리던던시 칼럼으로 대체한다. 어드레스 발생부(180)는 메모리 셀 어레이(110)에 대한 억세스를 위하여 어드레스를 발생하여 메모리 장치(100)의 회로 블록 각각으로 제공한다.
상기와 같이 구성될 수 있는 본 발명의 일실시에에 따른 불휘발성 메모리 장치(100)의 동작을 설명하면 다음과 같다.
메모리 셀 어레이(110)에는 메모리 장치(100)의 동작 환경 설정에 관련된 초기 셋팅 데이터가 저장되며, 상기 초기 셋팅 데이터는 설정하고자 하는 동작 환경에 대한 정보를 갖는 메인 데이터와, 메인 데이터의 판별을 위하여 상기 메인 데이터에 대응하는 인디케이터를 포함한다. 일예로서 메인 데이터는 리페어 동작을 위한 결함 어드레스의 정보일 수 있으며, 또는 프로그램, 독출 및 소거 등의 동작과 관련한 DC 전압을 조절하기 위한 정보일 수 있다.
메모리 장치(100)로 전원이 인가되면, 메모리 장치(100)의 동작환경 설정을 위하여 메모리 셀 어레이(110)에 대한 초기 독출동작이 수행된다. 상기 독출동작에 따라 메모리 셀 어레이(110)에 저장된 초기 셋팅 데이터를 포함한 데이터들이 독출되어 페이지 버퍼(120)로 제공된다. 페이지 버퍼(120)로 제공된 데이터들은 입출력 버퍼(140)로 제공되며, 입출력 버퍼(140)로 제공된 데이터들은 소정의 제어신호(CON)에 의하여 메모리 장치(100)의 내부 회로들로 제공된다.
내부 회로들 각각에 대한 환경 설정을 위하여, 초기 셋팅 데이터에 포함되는 메인 데이터는 각각의 대응하는 내부 회로로 제공된다. 인디케이터 감지부(150)는 페이지 버퍼(120)로부터 제공되는 데이터들로부터 초기 셋팅 데이터를 감지한다. 자세하게는 실제 동작 환경 설정에 사용되는 메인 데이터에 대응하는 인디케이터를 감지하고, 상기 감지 결과에 따른 제어신호(CON)를 입출력 버퍼(140)로 제공한다. 입출력 버퍼(140)는 상기 제어신호(CON)에 기반하여 메인 데이터를 대응하는 내부 회로로 제공한다. 일예로서 상기 메인 데이터가 결함 칼럼의 리페어 동작에 관련된 데이터인 경우, 해당 메인 데이터를 리페어 제어부(170)로 제공한다.
한편, 메인 데이터 및 이에 대응하는 인디케이터를 포함하는 초기 셋팅 데이터를 메모리 셀 어레이(110)에 저장함에 있어서, 메모리 장치(100) 제조시에 일반적으로 수행되는 비트라인들의 결함에 대한 테스트 결과를 기반으로 한다. 즉, 테스트 결과에 따라 결함 칼럼의 어드레스를 검출하고, 상기 초기 셋팅 데이터를 결함 칼럼 이외의 정상 칼럼 영역에 저장한다. 초기 셋팅 데이터는 결함 칼럼이 아닌 정상 칼럼 영역에 저장되고, 인디케이터를 이용하여 정상 칼럼 영역에 선별적으로 저장된 초기 셋팅 데이터를 감지하므로, 결함 칼럼에 의하여 상기 초기 셋팅 데이터의 독출 오류가 발생하거나 이에 따른 동작 설정의 실패를 방지할 수 있다.
한편, 인디케이터 감지부(150)는 페이지 버퍼(120)로부터 제공되는 데이터들로부터 인디케이터를 감지하고 이에 따른 제어신호(CON)를 입출력 버퍼(140)로 제공하면, 입출력 버퍼(140)는 상기 인디케이터에 대응하는 메인 데이터를 내부 회로로 제공한다. 일예로서 인디케이터는 메인 데이터의 시작을 나타내는 시작 정보와, 상기 메인 데이터의 종료를 나타내는 종료 정보를 포함할 수 있다. 특히 시작 정보는 메인 데이터의 앞쪽에 배치될 수 있으며 종료 정보는 메인 데이터의 뒤쪽에 배치할 수 있다.
인디케이터 감지부(150)가 메인 데이터에 대응하는 시작 정보를 감지하면 이에 따른 제어신호(CON)를 입출력 버퍼(140)로 제공한다. 입출력 버퍼(140)는 제어신호(CON)에 응답하여 해당하는 메인 데이터를 내부 회로로 제공한다. 이후 인디케이터 감지부(150)가 상기 메인 데이터에 대응하는 종료 정보를 감지하고 이에 따른 제어신호(CON)를 발생한다. 입출력 버퍼(140)는 메인 데이터의 제공을 완료하고 상기 제어신호(CON)에 응답하여 데이터의 제공을 차단한다.
한편, 메모리 장치(100)의 소정의 동작을 설정하기 위한 메인 데이터가 N 바이트(N Byte, N은 1 이상의 정수)의 고정된 값으로 설정되는 경우, 이에 대응하는 인디케이터는 상기 메인 데이터의 시작을 나타내는 시작 정보만을 포함할 수 있다. 특히 상기 시작 정보는 메인 데이터의 앞쪽에 배치될 수 있다.
이 경우, 인디케이터 감지부(150)가 N 바이트 크기를 갖는 메인 데이터에 대 응하는 시작 정보를 감지하면 이에 따른 제어신호(CON)를 입출력 버퍼(140)로 제공한다. 또한 인디케이터 감지부(150)는 카운팅부(160)와 전기적으로 연결되며, 상기 감지 결과를 카운팅부(160)로도 제공한다.
카운팅부(160)는 상기 N 바이트 크기에 상응하여 카운팅 동작을 수행한다. 카운팅부(160)는 인디케이터 감지부(150)가 시작 정보를 감지함에 따라 카운팅 동작을 시작하며, N 바이트 크기에 대한 카운팅 동작이 완료되면 이에 따른 신호를 인디케이터 감지부(150)로 제공한다. 인디케이터 감지부(150)는 상기 인디케이터를 감지하고, 입출력 버퍼(140)가 이에 대응하는 메인 데이터를 내부 회로로 제공하도록 제어한다. 이후 인디케이터 감지부(150)가 카운팅 동작이 완료되었다는 신호를 입력받으면 이에 따른 제어신호(CON)를 발생하며, 입출력 버퍼(140)는 메인 데이터의 제공을 완료하고 상기 제어신호(CON)에 응답하여 데이터의 제공을 차단한다.
상술한 바에 따르면, 메모리 장치(100)의 소정의 동작을 설정하기 위한 메인 데이터와, 상기 메인 데이터에 대응하는 인디케이터를 그룹핑하며, 상기와 같이 그룹핑된 데이터를 초기 셋팅 데이터로서 메모리 셀 어레이(110)에 저장한다. 일예로서 메인 데이터가 8 Byte의 크기를 가지며 시작 정보 및 종료 정보가 각각 1 Byte의 크기를 갖는 경우, 이에 따른 초기 셋팅 데이터는 10 Byte의 크기로 그룹핑된다.
한편, 소정의 동작을 설정하기 위한 메인 데이터는 복수 개의 그룹으로 그룹핑될 수 있다. 일예로서 8 Byte의 크기를 갖는 메인 데이터가 각각 2 Byte의 크기를 갖는 네 개의 데이터 그룹들로 구분될 수 있으며, 구분된 데이터 그룹들 각각에 대응하여 인디케이터들을 배치할 수 있다. 즉, 데이터 그룹들 각각은 2 Byte의 메인 데이터와 2 Byte의 인디케이터로 이루어지는 4 Byte의 크기를 가질 수 있다. 상술하였던 바와 같이 인디케이터가 시작 정보만을 포함하는 경우, 데이터 그룹들 각각은 2 Byte의 메인 데이터와 1 Byte의 인디케이터로 이루어지는 3 Byte의 크기를 가질 수 있다.
도 5는 도 4의 불휘발성 메모리 장치에 구비되는 메모리 셀 어레이의 구조를 나타내는 도면이다. 메모리 셀 어레이(110)는 통상적으로 인터리빙(interleaving) 동작을 위해 이븐(even) 영역 및 오드(odd) 영역으로 나뉠 수 있다. 또한 상기 영역들 각각은 좌측(left) 영역 및 우측(right) 영역으로 나뉠 수 있다. 메모리 셀 어레이(110)의 페이지(page) 단위가 2k 바이트로 이루어지는 경우, 도시되는 좌측(left) 영역 및 우측(right) 영역은 각각 512 바이트로 이루어진다. 이븐(even) 영역의 좌측(left) 영역만을 예로 들면, 상기 좌측(left) 영역은 8 개의 입출력 단위(IO0 내지 IO7)에 해당하는 칼럼으로 구성될 수 있다. 상기 입출력 단위 각각으로부터 출력되는 8 비트는 하나의 바이트 크기의 데이터에 해당한다.
도 6은 결함 칼럼의 발생의 일예를 나타내는 도면이다. 도 6에 도시된 8 개의 입출력 단위(IO0 내지 IO7) 전체는 512 바이트의 칼럼에 해당하며, 도시된 바와 같이 결함 칼럼은 각 입출력 단위 영역에 랜덤하게 위치하게 된다.
도 7a는 도 6에 도시된 입출력 단위 각각의 전단부에 페일 칼럼이 위치한 경우를 나타내는 도면이며, 도 7b는 특정의 입출력 단위에 페일 칼럼이 균일하게 위치한 경우를 나타내는 도면이다. 도 7a에 도시된 바와 같이 페일 칼럼이 하나 이상 의 입출력 단위(IO0 내지 IO2, IO5 내지 IO7)에 대응하는 위치에 발생할 수 있으며, 특히 페일 칼럼이 각각 입출력 단위의 512비트(512b) 중 전단부(L0 내지 L2, L5 내지 L7)에 발생하는 경우를 나타낸다.
상기와 같은 페일 칼럼은 메모리 장치 제조시 수행되는 테스트 결과에 기반하여 그 어드레스를 검출할 수 있다. 페일 어드레스 검출 결과 도 7a에서와 같이 페일 칼럼이 발생하는 경우, 메인 데이터 및 인디케이터를 포함하는 초기 셋팅 데이터를 상기 입출력 단위의 512비트(512b) 중 후단부(M0 내지 M7)에 저장할 수 있다. 이에 따라 동작환경 설정을 위한 초기 독출동작시 유효한 초기 셋팅 데이터를 독출할 수 있다.
한편 도 7b에서와 같이 특정의 입출력 단위(IO0) 영역에 균일하게 페일 칼럼이 위치한 경우에도 상술하였던 바와 같은 방식에 따라 초기 셋팅 데이터의 저장이 가능하다. 일예로서 8 개의 입출력 단위(IO0 내지 IO7)가 512 바이트에 해당할 때, 상기 특정의 입출력 단위(IO0)는 각각 512 비트에 해당하며 이에 대응하는 512 개의 페이지 버퍼가 존재한다. 만약 상기 특정의 입출력 단위(IO0)에 균일한 간격으로 8 개의 페일 칼럼이 발생하였다면, 각각의 페일 칼럼의 간격은 64 비트에 해당한다. 따라서 메인 데이터와 인디케이터로 이루어지는 초기 셋팅 데이터가 일예로서 10 바이트로 이루어지는 경우, 상기 입출력 단위 IO0의 페일 칼럼들 사이에 10비트의 데이터를 연속으로 저장 가능하다. 이에 따라 상기 8 개의 입출력 단위(IO0 내지 IO7) 어레이의 정상 영역에 10 바이트의 초기 셋팅 데이터를 저장할 수 있다.
도 8a,b,c는 초기 셋팅 데이터에 포함되는 메인 데이터와 인디케이터의 일예 를 나타내는 도면이다. 도 8a에는, 메모리 장치의 소정의 동작을 설정하기 위한 정보를 갖는 메인 데이터가 8 바이트로 이루어지고, 상기 메인 데이터에 대응하는 시작 정보(AAh)가 1 바이트로 이루어지며, 상기 메인 데이터에 대응하는 종료 정보(55h)가 1 바이트로 이루어지는 경우를 나타낸다. 상술하였던 바와 같이 상기 메인 데이터는 리페어 동작에 관련한 어드레스 정보일 수 있으며, DC 전압을 조절하기 위한 정보일 수 있다.
도 8b는 8 바이트의 메인 데이터를 네 개의 그룹으로 나눈 경우를 나타낸다. 도시된 바와 같이 8 바이트의 메인 데이터는 각각의 그룹당 2 바이트 크기를 갖는 네 개의 그룹으로 구분될 수 있으며, 각각의 그룹에 대응하여 인디케이터가 배치된다. 각각의 그룹은 2 바이트의 메인 데이터와 1 바이트의 시작 정보 및 1 바이트의 종료 정보로 이루어질 수 있다. 한편 상술하였던 바와 같이 메인 데이터가 특정한 크기를 갖는 경우 상기한 종료 정보는 배치되지 않을 수도 있다. 도 8c는 8 바이트의 메인 데이터를 두 개의 그룹으로 나눈 경우를 나타내며, 4 바이트의 크기를 갖는 각각의 데이터 그룹에 대응하여 1 바이트의 시작 정보(AAh)가 배치될 수 있다.
도 9는 본 발명의 다른 실시예에 따른 불휘발성 메모리 장치의 동작을 나타내기 위한 블록도이다.
메모리 셀 어레이의 구조는 통상적으로 도시된 바와 같이 이븐(even) 영역 및 오드(odd) 영역으로 나뉠 수 있으며, 또한 상기 영역 각각은 좌측(left) 영역 및 우측(right) 영역으로 구분될 수 있다. 8 개의 입출력 단위(IO0 내지 IO7)는 메모리 셀 어레이의 512 바이트의 칼럼에 해당할 수 있으며, 각각의 입출력 단위에 대응하여 512 개의 페이지 버퍼가 배치될 수 있다.
메모리 장치 양산시 페일 칼럼의 존재를 테스트함에 있어서, 메모리 셀 어레이의 특정 영역에 대해 테스트를 거친 후 상기 영역에 페일 칼럼이 존재하지 않는 경우 해당 메모리 장치를 양품으로 처리하며, 상기 영역에 페일 칼럼이 존재하는 경우에 해당 메모리 장치를 불량 처리하는 방식이 적용될 수 있다. 일예로서 8 개의 입출력 단위(IO0 내지 IO7)에서 특정한 영역(N0 내지 N7)에 대한 페일 칼럼의 존재 여부를 검출하고, 페일 칼럼이 존재하지 않는 경우 해당 메모리 장치를 양품으로 처리한다.
페일 칼럼의 존재 여부가 검출되는 상기 특정한 영역(N0 내지 N7)은 소정의 크기로 설정될 수 있다. 일예로서 상기 특정한 영역(N0 내지 N7)이 10 바이트에 해당하는 경우, 상기 10 바이트에 걸쳐 페일 칼럼이 존재하지 않는 경우 양품 처리된다. 도 9에서는 입출력 단위(IO0 내지 IO7)에 있어서 최초 10 바이트에 대한 영역을 테스트하는 예가 도시되었으나, 이에 국한되는 것은 아니며 상기 영역은 임의로 설정될 수 있다.
상술한 바와 같은 방식에 따라 테스트를 하는 경우, 메인 데이터 및 인디케이터를 포함하는 초기 셋팅 데이터는 메모리 셀 어레이에서 상기 테스트가 수행되는 영역에 저장될 수 있다. 상기 초기 셋팅 데이터는 메모리 셀 어레이의 특정한 영역에 저장되므로, 메인 데이터에 대응하는 인디케이터가 불필요할 수 있다. 또한, 초기 셋팅 데이터가 저장된 영역에 대해 테스트 수행 결과, 페일 칼럼이 발생하면 해당 메모리 장치는 불량 처리되고, 페일 칼럼이 존재하지 않는 경우 해당 메 모리 장치는 양품으로 처리되므로, 실제 양산되는 메모리 장치는 동작환경 설정시 독출되는 초기 셋팅 데이터가 항상 유효한 데이터가 되도록 할 수 있다.
도 10은 본 발명의 일실시예에 따른 불휘발성 메모리 장치의 구동방법을 나타내는 플로우차트이다.
도시된 바와 같이 불휘발성 메모리 장치로 전원이 인가되는 단계가 수행된다(S11). 상기 불휘발성 메모리 장치에 구비되는 메모리 셀 어레이에는 동작 환경 설정에 관련된 초기 셋팅 데이터가 저장된다. 상기 초기 셋팅 데이터는 설정하고자 하는 동작 환경에 대한 정보를 갖는 메인 데이터와, 상기 메인 데이터의 판별을 위하여 상기 메인 데이터에 대응하는 인디케이터를 포함한다. 상기 초기 셋팅 데이터는 메모리 셀 어레이에 구비되는 복수의 비트라인들의 결함 여부를 테스트한 결과에 기반하여, 결함 칼럼 이외의 정상 칼럼 영역에 저장될 수 있다.
불휘발성 메모리 장치로 전원이 인가되면 장치의 동작 환경 설정을 위하여 상기 메모리 셀 어레이에 대한 초기 독출 동작을 수행한다(S12). 상기 초기 독출결과에 따른 데이터가 출력되면, 출력되는 데이터들로부터 인디케이터를 감지하는 단계가 수행된다(S13). 인디케이터가 감지되면, 상기 인디케이터에 대응하는 메인 데이터를 출력하는 단계가 수행된다(S14). 메인 데이터는 리페어 동작을 위한 어드레스 정보일 수 있으며, DC 전압의 레벨을 조절하기 위한 정보, 또는 기타의 다른 정보일 수 있다. 상기 출력된 메인 데이터는 메모리 장치 내의 내부 회로로 제공된다(S15). 메인 데이터의 정보에 따라 해당하는 내부 회로의 동작 환경이 설정된다(S16).
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
상기한 바와 같은 본 발명의 불휘발성 메모리 장치 및 그 구동방법에 따르면, 랜덤하게 발생되는 결함 칼럼에 관계없이 메모리 셀 어레이로부터 초기 셋팅 데이터를 안정적으로 독출할 수 있으므로, 동작환경 설정의 실패가 발생하는 문제를 개선할 수 있는 효과가 있다.

Claims (21)

  1. 동작 환경 설정에 관련된 초기 셋팅 데이터가 메모리 셀 어레이에 저장된 메모리 장치로 전원을 제공하는 단계;
    상기 메모리 셀 어레이에 대한 초기 독출동작을 수행하는 단계; 및
    상기 초기 독출동작을 통하여 독출된 상기 초기 셋팅 데이터를 이용하여 메모리 장치의 동작 환경을 설정하는 단계를 구비하며,
    상기 메모리 셀 어레이에 저장되는 초기 셋팅 데이터는, 설정하고자 하는 동작 환경에 대한 정보를 갖는 메인 데이터와, 상기 메인 데이터의 판별을 위하여 상기 메인 데이터에 대응하는 인디케이터를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 구동방법.
  2. 제1항에 있어서,
    상기 메모리 셀 어레이에 구비되는 복수의 비트라인들을 테스트하여 결함 칼럼의 어드레스를 검출하는 단계; 및
    상기 검출결과를 기반으로 하여, 상기 초기 셋팅 데이터를 상기 결함 칼럼 이외의 정상 칼럼 영역에 저장하는 단계를 더 구비하는 것을 특징으로 하는 불휘발성 메모리 장치의 구동방법.
  3. 제1항에 있어서, 상기 동작 환경을 설정하는 단계는,
    상기 독출결과로부터 상기 인디케이터를 감지하는 단계; 및
    상기 감지 결과에 따라 상기 인디케이터에 대응하는 메인 데이터를 메모리 장치의 내부 회로에 제공하는 단계를 구비하는 것을 특징으로 하는 불휘발성 메모리 장치의 구동방법.
  4. 제3항에 있어서,
    상기 인디케이터는, 상기 메인 데이터의 시작을 나타내는 시작 정보와, 상기 메인 데이터의 종료를 나타내는 종료 정보를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 구동방법.
  5. 제4항에 있어서, 상기 동작 환경을 설정하는 단계는,
    상기 독출결과로부터 상기 시작 정보를 감지하는 단계;
    상기 시작 정보를 감지함에 따라 이에 대응하는 메인 데이터를 내부 회로에 제공하는 단계; 및
    상기 종료 정보를 감지함에 따라 상기 메인 데이터의 제공을 차단하는 단계를 구비하는 것을 특징으로 하는 불휘발성 메모리 장치의 구동방법.
  6. 제3항에 있어서,
    상기 인디케이터는 소정의 크기를 갖도록 설정된 메인 데이터의 시작을 나타내는 시작 정보를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 구동방법.
  7. 제6항에 있어서, 상기 동작 환경을 설정하는 단계는,
    상기 독출결과로부터 상기 시작 정보를 감지하는 단계;
    상기 시작 정보를 감지함에 따라 이에 대응하는 메인 데이터를 내부 회로에 제공하는 단계; 및
    상기 설정된 소정의 크기로 상기 메인 데이터를 제공한 후 상기 메인 데이터의 제공을 차단하는 단계를 구비하는 것을 특징으로 하는 불휘발성 메모리 장치의 구동방법.
  8. 청구항 8은(는) 설정등록료 납부시 포기되었습니다.
    제1항에 있어서, 상기 초기 셋팅 데이터는,
    소정의 동작을 설정하기 위한 N 바이트(N Byte, N은 1 이상의 정수)로 이루어지는 메인 데이터가 복수 개의 데이터 그룹으로 구분되며,
    상기 복수 개의 데이터 그룹 각각에 대응하는 인디케이터를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 구동방법.
  9. 청구항 9은(는) 설정등록료 납부시 포기되었습니다.
    메모리 장치의 동작 환경 설정을 위한 정보를 갖는 메인 데이터 및 상기 메인 데이터에 대응하는 인디케이터를 메모리 셀 어레이에 저장하는 단계;
    메모리 장치로 전원 제공시 수행되는 메모리 셀 어레이에 대한 오토 리드(auto-read) 동작에 따라, 상기 메모리 셀 어레이에 대한 독출동작을 수행하는 단계;
    상기 감지된 인디케이터에 대응하는 메인 데이터를 내부 회로에 제공함으로써 메모리 장치의 동작 환경을 설정하는 단계를 구비하며,
    상기 메인 데이터 및 인디케이터는, 상기 메모리 셀 어레이에 구비되는 복수의 비트라인들의 테스트 결과에 기반하여, 결함이 존재하지 않는 정상 칼럼 영역에 저장되는 것을 특징으로 하는 불휘발성 메모리 장치의 구동방법.
  10. 청구항 10은(는) 설정등록료 납부시 포기되었습니다.
    제9항에 있어서,
    상기 메인 데이터에 대응하는 상기 인디케이터는, 상기 메인 데이터의 시작을 나타내는 시작 정보 및 상기 메인 데이터의 종료를 나타내는 종료 정보를 포함하며,
    상기 인디케이터의 시작 정보를 감지하여 상기 메인 데이터를 내부 회로에 제공하고, 상기 인디케이터의 종료 정보를 감지하여 상기 메인 데이터의 제공을 차단하는 것을 특징으로 하는 불휘발성 메모리 장치의 구동방법.
  11. 청구항 11은(는) 설정등록료 납부시 포기되었습니다.
    제9항에 있어서,
    상기 메인 데이터는 소정의 크기를 갖도록 설정되고, 상기 메인 데이터에 대응하는 인디케이터는 상기 메인 데이터의 시작을 나타내는 시작 정보를 포함하며,
    상기 인디케이터의 시작 정보를 감지하여 상기 메인 데이터를 내부 회로에 제공하고, 상기 소정의 크기에 해당하는 메인 데이터를 내부 회로로 제공하는 것을 특징으로 하는 불휘발성 메모리 장치의 구동방법.
  12. 청구항 12은(는) 설정등록료 납부시 포기되었습니다.
    제9항에 있어서,
    상기 메인 데이터는 N 바이트(N Byte, N은 1 이상의 정수)로 이루어지고, 상기 N 바이트의 메인 데이터는 복수 개의 데이터 그룹으로 구분되며,
    상기 메인 데이터에 대응하는 인디케이터는, 상기 복수 개의 데이터 그룹 각각에 대응되는 인디케이터를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 구동방법.
  13. 메모리 장치의 동작 환경 설정에 관련된 초기 셋팅 데이터가 저장된 메모리 셀 어레이;
    제어신호에 응답하여 상기 메모리 셀 어레이로부터 제공된 데이터를 일시 저장하거나 출력하는 입출력 버퍼; 및
    메모리 장치로 전원이 인가됨에 따라 상기 메모리 셀 어레이의 초기 독출결과에 따른 데이터들에 대한 감지동작을 수행하고, 감지 결과에 따른 상기 제어신호를 상기 입출력 버퍼로 제공하며, 상기 입출력 버퍼가 상기 초기 셋팅 데이터를 메모리 장치의 내부 회로로 제공하도록 제어하는 인디케이터 감지부를 구비하며,
    상기 메모리 셀 어레이에 저장되는 초기 셋팅 데이터는, 설정하고자 하는 동 작 환경에 대한 정보를 갖는 메인 데이터와, 상기 메인 데이터의 판별을 위하여 상기 메인 데이터에 대응하는 인디케이터를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치.
  14. 청구항 14은(는) 설정등록료 납부시 포기되었습니다.
    제13항에 있어서, 상기 초기 셋팅 데이터는,
    상기 메모리 셀 어레이에 구비되는 복수의 비트라인들에 대한 테스트 결과에 기반하여, 결함 칼럼 이외의 정상 칼럼 영역에 저장되는 것을 특징으로 하는 불휘발성 메모리 장치.
  15. 제13항에 있어서, 상기 인디케이터 감지부는,
    입력되는 데이터들에 대하여 상기 인디케이터를 감지하고, 상기 인디케이터에 대응하는 메인 데이터가 메모리 장치의 내부 회로로 제공되도록 상기 제어신호를 상기 입출력 버퍼로 제공하는 것을 특징으로 하는 불휘발성 메모리 장치.
  16. 청구항 16은(는) 설정등록료 납부시 포기되었습니다.
    제15항에 있어서, 상기 인디케이터는,
    상기 메인 데이터의 시작을 나타내는 시작 정보와, 상기 메인 데이터의 종료를 나타내는 종료 정보를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치.
  17. 청구항 17은(는) 설정등록료 납부시 포기되었습니다.
    제16항에 있어서, 상기 인디케이터 감지부는,
    상기 시작 정보를 감지함에 따라 이에 대응하는 메인 데이터를 내부 회로로 제공되도록 하는 제1 제어신호를 상기 입출력 버퍼로 제공하며,
    상기 종료 정보를 감지함에 따라 상기 메인 데이터의 제공을 차단하도록 하기 위한 제2 제어신호를 상기 입출력 버퍼로 제공하는 것을 특징으로 하는 불휘발성 메모리 장치.
  18. 청구항 18은(는) 설정등록료 납부시 포기되었습니다.
    제15항에 있어서,
    메모리 장치의 소정의 동작을 설정하기 위한 메인 데이터가 N 바이트(N Byte, N은 1 이상의 정수)로 설정되며,
    상기 인디케이터는 상기 N 바이트의 크기를 갖는 메인 데이터의 시작을 나타내는 시작 정보를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치.
  19. 청구항 19은(는) 설정등록료 납부시 포기되었습니다.
    제18항에 있어서,
    상기 인디케이터 감지부와 전기적으로 연결되며, 상기 시작 정보가 감지됨에 따라 카운팅을 시작하며, 상기 N 바이트에 대한 카운팅 동작을 수행하는 카운팅부를 더 구비하는 것을 특징으로 하는 불휘발성 메모리 장치.
  20. 청구항 20은(는) 설정등록료 납부시 포기되었습니다.
    제19항에 있어서, 상기 인디케이터 감지부는,
    상기 시작 정보를 감지함에 따라, 이에 대응하는 메인 데이터를 내부 회로로 제공되도록 하는 제1 제어신호를 상기 입출력 버퍼로 제공하며,
    상기 N 바이트에 대한 카운팅 동작이 완료됨에 따라, 상기 메인 데이터의 제 공을 차단하도록 하기 위한 제2 제어신호를 상기 입출력 버퍼로 제공하는 것을 특징으로 하는 불휘발성 메모리 장치.
  21. 제13항에 있어서, 상기 초기 셋팅 데이터는,
    소정의 동작을 설정하기 위한 N 바이트(N Byte, N은 1 이상의 정수)로 이루어지는 메인 데이터가 복수 개의 데이터 그룹으로 구분되며,
    상기 복수 개의 데이터 그룹 각각에 대응하는 인디케이터를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치.
KR1020070019923A 2007-02-27 2007-02-27 불휘발성 메모리 장치 및 그 구동방법 KR100871703B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070019923A KR100871703B1 (ko) 2007-02-27 2007-02-27 불휘발성 메모리 장치 및 그 구동방법
US11/951,556 US7660155B2 (en) 2007-02-27 2007-12-06 Non-volatile memory device and method of driving the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070019923A KR100871703B1 (ko) 2007-02-27 2007-02-27 불휘발성 메모리 장치 및 그 구동방법

Publications (2)

Publication Number Publication Date
KR20080079555A KR20080079555A (ko) 2008-09-01
KR100871703B1 true KR100871703B1 (ko) 2008-12-08

Family

ID=39715708

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070019923A KR100871703B1 (ko) 2007-02-27 2007-02-27 불휘발성 메모리 장치 및 그 구동방법

Country Status (2)

Country Link
US (1) US7660155B2 (ko)
KR (1) KR100871703B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100898673B1 (ko) * 2007-08-08 2009-05-22 주식회사 하이닉스반도체 플래시 메모리 소자 및 그 동작 방법
US9401226B1 (en) * 2015-09-14 2016-07-26 Qualcomm Incorporated MRAM initialization devices and methods
US11056200B2 (en) 2019-07-31 2021-07-06 Samsung Electronics Co., Ltd. Nonvolatile memory device and method of controlling initialization of the same
KR20210014896A (ko) 2019-07-31 2021-02-10 삼성전자주식회사 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 초기화 제어 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980011412A (ko) * 1996-07-27 1998-04-30 문정환 반도체 장치의 출력회로
JP2002117692A (ja) 2000-10-03 2002-04-19 Toshiba Corp 不揮発性半導体メモリ装置
JP2003178589A (ja) 2001-12-10 2003-06-27 Toshiba Corp 不揮発性半導体記憶装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000322328A (ja) 1999-05-06 2000-11-24 Fujitsu Ltd データ検証方法及びその装置
JP2002025292A (ja) 2000-07-11 2002-01-25 Hitachi Ltd 半導体集積回路
US6563732B2 (en) * 2001-08-02 2003-05-13 Stmicroelectronics, Inc. Redundancy circuit and method for flash memory devices
JP3851865B2 (ja) * 2001-12-19 2006-11-29 株式会社東芝 半導体集積回路
JP3875621B2 (ja) * 2002-10-30 2007-01-31 株式会社東芝 不揮発性半導体記憶装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980011412A (ko) * 1996-07-27 1998-04-30 문정환 반도체 장치의 출력회로
JP2002117692A (ja) 2000-10-03 2002-04-19 Toshiba Corp 不揮発性半導体メモリ装置
JP2003178589A (ja) 2001-12-10 2003-06-27 Toshiba Corp 不揮発性半導体記憶装置

Also Published As

Publication number Publication date
US20080205151A1 (en) 2008-08-28
US7660155B2 (en) 2010-02-09
KR20080079555A (ko) 2008-09-01

Similar Documents

Publication Publication Date Title
US9582191B2 (en) Memory block quality identification in a memory
US6553510B1 (en) Memory device including redundancy routine for correcting random errors
JP3866627B2 (ja) 不揮発性半導体メモリ
KR101498009B1 (ko) 비휘발성 메모리 시스템에서 결함 블록 분리
KR100933859B1 (ko) 플래시 메모리 소자 및 그것의 프로그램 방법
JP3941149B2 (ja) 半導体不揮発性記憶装置
JP3730423B2 (ja) 半導体記憶装置
KR100866961B1 (ko) 불휘발성 메모리 장치 및 그 구동방법
US7719897B2 (en) Program verification for non-volatile memory
JP6258399B2 (ja) 半導体装置
JP6144729B2 (ja) 半導体記憶装置
US9093172B2 (en) Method and apparatus for leakage suppression in flash memory in response to external commands
KR20100011751A (ko) 테스트 시스템 및 방법
KR100871703B1 (ko) 불휘발성 메모리 장치 및 그 구동방법
JP2009146548A (ja) 不揮発性半導体記憶装置
JP2006209971A (ja) 半導体不揮発性記憶装置
JP5538196B2 (ja) 不揮発性半導体記憶装置
KR100301931B1 (ko) 리던던트 선택 회로를 갖는 반도체 메모리 장치
EP4303877A2 (en) Operating and testing semiconductor devices
KR100994713B1 (ko) 비휘발성 메모리 소자 및 그 프로그램 검증 방법
JP2008159134A (ja) 不揮発性半導体記憶装置
JP6306777B2 (ja) 半導体記憶装置
JP2012128908A (ja) 不揮発性半導体記憶装置及びそのベリファイ方法
JP2004039179A (ja) 不揮発性半導体記憶装置および不揮発性半導体記憶装置の冗長置換方法
JPH0982899A (ja) 半導体メモリ装置及び半導体メモリ装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121031

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141031

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20151030

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20181031

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20191031

Year of fee payment: 12