KR100898673B1 - 플래시 메모리 소자 및 그 동작 방법 - Google Patents

플래시 메모리 소자 및 그 동작 방법 Download PDF

Info

Publication number
KR100898673B1
KR100898673B1 KR1020070079480A KR20070079480A KR100898673B1 KR 100898673 B1 KR100898673 B1 KR 100898673B1 KR 1020070079480 A KR1020070079480 A KR 1020070079480A KR 20070079480 A KR20070079480 A KR 20070079480A KR 100898673 B1 KR100898673 B1 KR 100898673B1
Authority
KR
South Korea
Prior art keywords
data
unit
initial data
initial
error
Prior art date
Application number
KR1020070079480A
Other languages
English (en)
Other versions
KR20090015276A (ko
Inventor
차재원
원삼규
백광호
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070079480A priority Critical patent/KR100898673B1/ko
Priority to US11/962,054 priority patent/US7684242B2/en
Priority to CN200810002314XA priority patent/CN101364439B/zh
Priority to JP2008033951A priority patent/JP2009043389A/ja
Publication of KR20090015276A publication Critical patent/KR20090015276A/ko
Application granted granted Critical
Publication of KR100898673B1 publication Critical patent/KR100898673B1/ko
Priority to US12/729,190 priority patent/US8335118B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits

Landscapes

  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Memory System (AREA)

Abstract

본 발명은 플래시 메모리 소자에 관한 것으로, 데이터 저장을 위한 메모리 셀들을 포함하고, 상기 메모리 셀들 중 일부에 초기 데이터를 저장하는 메모리 셀 어레이; 상기 메모리 셀에 프로그램하기 위한 데이터를 제공하거나, 상기 메모리 셀에 저장된 데이터를 독출하는 페이지 버퍼 회로들을 포함하는 페이지 버퍼부; 상기 플래시 메모리 소자가 동작을 시작할 때, 상기 페이지 버퍼부를 제어하여 상기 메모리 셀 어레이에 저장된 초기 데이터를 독출하도록 제어하고, 독출된 초기 데이터의 에러를 판단하고 정정하는 제어부; 및 상기 제어부가 에러 정정을 수행한 초기 데이터를 래치하는 초기 데이터 래치부를 포함한다.
초기 데이터, 옵션 정보, 퓨즈 회로

Description

플래시 메모리 소자 및 그 동작 방법{Flash memory device and method of operating the same}
도 1은 일반적인 플래시 메모리 소자의 블록도이다.
도 2는 본 발명의 실시 예에 따른 플래시 메모리 소자의 블록도이다.
도 3a는 본 발명의 실시 예에 따른 플래시 메모리 소자의 동작 순서도이다.
도 3b는 도 3a의 초기화 데이터 래치 동작의 순서도이다.
도 4a는 본 발명의 제 1 실시 예에 따른 초기화 데이터 저장의 예를 나타낸 도면이다.
도 4b는 도 4a와 같이 저장된 데이터를 초기화 데이터로 래치하기 위한 데이터 판단부를 나타낸다.
도 5는 본 발명의 제 2 실시 예에 따른 초기화 데이터 저장의 예를 나타낸 도면이다.
*도면의 주요 부분의 간단한 설명*
200 : 플래시 메모리 소자 210 : 메모리 셀 어레이
220 : 페이지 버퍼부 230 : Y 디코더
240 : X 디코더 250 : 초기 데이터 래치부
260 : 고전압 제공부 270 : 제어부
280 : 입출력 제어부
본 발명은 플래시 메모리 소자에 관한 것으로, 특히 동작 초기의 데이터 저장 및 동작 방법을 제공하는 플래시 메모리 소자 및 그 동작 방법에 관한 것이다.
최근, 캠코더, 디지털 카메라, 휴대폰, MP3(MPEG-1 Layer3) 플레이어 등과 같은 모바일(mobile) 제품들에 대한 수요가 증가함에 따라 모바일 제품들의 동작 성능을 더욱 향상시키기 위한 노력들이 이루어지고 있다.
모바일 제품에 적용되는 낸드 플래시 메모리 소자는 적용되는 제품의 동작특성에 맞도록 내부 옵션이 결정되어 각각의 어플리케이션(응용) 프로그램에 따라 동작하도록 한다.
새로운 기술이 개발되면서 모바일 제품에서 요구하는 어플리케이션이 늘어나고, 이에 따라 낸드 플래시 메모리 소자에 다양한 옵션을 부여하는 기술이 필요하다.
도 1은 일반적인 플래시 메모리 소자의 블록도이다.
도 1을 참조하면, 일반적인 플래시 메모리 소자(100)는 데이터의 저장을 메모리 셀들로 구성되는 메모리 셀 어레이(110)와, 상기 메모리 셀 어레이(110)에 데이터를 저장하거나, 상기 메모리 셀 어레이(110)에 저장된 데이터를 독출하기 위한 주변 회로부(120)와, 상기 주변 회로부(120)를 제어하여 플래시 메모리 소자(100) 의 동작제어를 수행하는 제어부(130)와, 상기 플래시 메모리 소자(100)가 초기에 동작을 시작할 때, 동작에 필요한 옵션 정보를 임시 저장하는 초기데이터 래치부(140)와, 퓨즈 회로들로 구성되어 상기 초기 데이터 래치부(140)에 저장할 초기 옵션정보를 저장하는 퓨즈 회로부(150)를 포함한다.
메모리 셀 어레이(110)에는 다수의 메모리 셀들이 포함되고, 주변 회로부(120)의 동작에 의해 메모리 셀들에 데이터가 저장되거나, 메모리 셀에 저장된 데이터가 독출된다.
주변 회로부(120)는 메모리 셀 어레이(110)에 연결되어 메모리 셀들에 데이터를 프로그램하거나, 메모리 셀들로부터 데이터를 독출하기 위한 페이지 버퍼 회로 등을 포함한다.
제어부(130)는 주변 회로부(120)의 동작 제어를 위한 제어신호를 출력한다.
퓨즈 회로부(150)는 물리적으로 컷팅 하여 데이터를 저장하는 기능을 하는 퓨즈 회로들을 복수개 포함하고 있으며, 각각의 퓨즈 회로들이 저장하고 있는 정보를 조합하여 플래시 메모리 소자(100)의 동작 제어를 위한 옵션정보가 구성된다.
상기 옵션 정보는 플래시 메모리 소자(100)가 적용되는 시스템에 따라 최적화되어 동작하도록 하기 위한 전압 설정 정보 등을 포함하고 있으며, 플래시 메모리 소자(100)의 초기 동작시에 초기 데이터 래치부(140)로 래치되어 제어부(130)가 이를 이용할 수 있도록 한다.
그러나 상기한 옵션 정보를 저장하기 위한 퓨즈 회로부(150)의 퓨즈 회로들은 트랜지스터에 비해 많은 영역을 차지하고 있으며, 이로 인해 고집적화 되고 있 는 메모리 칩의 축소에 영향을 미친다. 이는 기술의 변화에도 불구하고 퓨즈 회로가 차지하는 영역을 줄이는 것이 어렵기 때문이다. 또한, 퓨즈 회로는 한번 컷팅이 되면, 다시 쇼트(short) 시킬 수 없기 때문에 잘못된 컷팅으로 인한 수율 손실도 무시할 수 없다.
따라서 본 발명이 이루고자 하는 기술적 과제는 퓨즈 회로가 차지하는 면적을 줄이고, 옵션 정보를 플래시 메모리 어레이에 저장하여 이용할 수 있는 플래시 메모리 소자 및 그 동작 방법을 제공하는데 있다.
상기한 기술적 과제를 달성하기 위한 본 발명의 일면에 따른 플래시 메모리 소자는,
플래시 메모리 소자에 있어서, 데이터 저장을 위한 메모리 셀들을 포함하고, 상기 메모리 셀들 중 일부에 초기 데이터를 저장하는 메모리 셀 어레이; 상기 메모리 셀에 프로그램하기 위한 데이터를 제공하거나, 상기 메모리 셀에 저장된 데이터를 독출하는 페이지 버퍼 회로들을 포함하는 페이지 버퍼부; 상기 플래시 메모리 소자가 동작을 시작할 때, 상기 페이지 버퍼부를 제어하여 상기 메모리 셀 어레이에 저장된 초기 데이터를 독출하도록 제어하고, 독출된 초기 데이터의 에러를 판단하고 정정하는 제어부; 및 상기 제어부가 에러 정정을 수행한 초기 데이터를 래치하는 초기 데이터 래치부를 포함한다.
상기 플래시 메모리 소자는, 상기 입출력 제어부를 통해 입력되는 어드레스 에 따라 상기 메모리 셀 어레이의 워드라인을 선택하는 X 디코더; 및 상기 복수의 페이지 버퍼 회로들 각각에 하나씩 대응하게 연결되고, 데이터 입출력 라인에 더 연결되어 프로그램할 데이터를 상기 페이지 버퍼 회로에 전송하거나, 상기 페이지 버퍼 회로로부터 전송되는 독출 데이터를 데이터 입출력라인으로 출력하는 Y 디코더 회로들을 포함한다.
상기 제어부는, 상기 페이지 버퍼부가 독출한 초기 데이터의 에러 발생 여부를 판단하고, 에러가 발생되지 않은 데이터를 상기 초기 데이터 래치부로 전달하기 위한 데이터 판단부; 및 상기 초기 데이터가 저장된 메모리 셀 어레이의 주소 정보를 저장하는 저장수단을 포함하는 것을 특징으로 한다.
상기 메모리 셀 어레이는, 상기 제어부에 의해 설정되는 어드레스를 갖고, 초기 데이터를 저장하는 초기 데이터 저장부를 포함하는 것을 특징으로 한다.
상기 초기 데이터 저장부는, 상기 초기 데이터 래치부에 저장하기 위한 초기 데이터가 저장되는 제 1 데이터부; 및 상기 제 1 데이터부와 반대되는 논리 레벨의 데이터가 저장되는 제 2 데이터부를 포함하는 것을 특징으로 한다.
상기 데이터 판단부는, 상기 제 1 데이터부와 제 2 데이터부의 데이터를 비교하여 그 결과에 따른 제어신호를 출력하는 제어신호 출력수단; 및 상기 제어신호 출력 수단이 출력하는 제어신호에 따라 상기 제 1데이터부의 데이터를 상기 초기 데이터 래치부로 전달하는 데이터 전송부를 포함하는 것을 특징으로 한다.
상기 제어신호 출력 수단은, 상기 제 1 데이터부와 제 2데이터부의 데이터를 각각 논리 조합하여 그 결과를 출력하는 논리 조합 소자인 것을 특징으로 한다.
상기 제어신호 출력 수단은, 상기 제 1 데이터부와 제 2 데이터부의 데이터가 서로 반대되는 논리 레벨을 갖는 경우 상기 데이터 전송부가 제 1 데이터를 상기 초기 데이터 래치부로 전송하도록 하는 제어신호를 출력하는 것을 특징으로 한다.
상기 초기 데이터 저장부는, 상기 초기 데이터 래치부에 저장되는 초기 데이터를 저장하는 제 3 데이터부; 및 상기 제 3 데이터부에 저장되는 초기 데이터의 에러 제어를 위한 에러확인 데이터를 저장하는 제 4 데이터부를 포함하는 것을 특징으로 한다.
상기 제 4 데이터부는, 상기 제 3 데이터부에 포함되는 데이터들 중 논리레벨이 '1'인 데이터가 짝수인 경우와 홀수인 경우에 대해 각각 다른 논리 레벨로 표현되는 에러 확인 데이터가 저장되는 것을 특징으로 한다.
상기 데이터 판단부는, 상기 독출된 데이터에 에러가 발생된 것으로 판단되면, 상기 페이지 버퍼부가 해당 초기 데이터를 다시 독출하도록 제어하는 것을 특징으로 한다.
본 발명의 또 다른 특징에 따른 플래시 메모리 소자의 동작 방법은,
플래시 메모리 소자의 동작 방법에 있어서, 전원이 입력되어 파워온 리셋 동작을 수행하는 단계; 미리 설정된 메모리 셀의 어드레스 정보에 따라 초기 데이터를 독출하는 단계; 및 상기 독출된 초기 데이터를 임시 저장하고, 상기 저장된 초기 데이터에 따라 플래시 메모리 소자의 동작을 제어하는 단계를 포함한다.
상기 독출되는 초기 데이터를 임시 저장하기 전에, 상기 독출된 데이터의 에 러 발생 여부를 판단하는 단계; 및 상기 판단결과 에러가 발생된 경우, 에러 정정을 수행하는 단계를 포함한다.
상기 에러의 정정은, 상기 에러가 발생된 데이터를 저장하는 메모리 셀의 데이터를 다시 독출하는 단계를 포함한다.
상기 초기 데이터가 저장되는 어드레스 정보에 따라, 외부에서 입력되는 데이터를 저장하여 초기 데이터를 변경하는 단계를 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 2는 본 발명의 실시 예에 따른 플래시 메모리 소자의 블록도이다.
도 2를 참조하면, 본 발명의 실시 예에 따른 플래시 메모리 소자(200)는 비트라인(BL)과 워드라인(WL)으로 연결되는 메모리 셀들을 포함하는 메모리 셀 어레이(210)와, 상기 메모리 셀 어레이(210)의 비트라인 쌍에 각각 연결되어 메모리 셀에 프로그램할 데이터를 래치하여 제공하거나, 메모리 셀에 저장된 데이터를 독출하여 래치하는 페이지 버퍼 회로들을 포함하는 페이지 버퍼부(220)와, 입력되는 어드레스에 따라 상기 페이지 버퍼부(220)의 데이터입출력 경로를 제공하는 Y 디코더(230)와, 상기 입력 어드레스에 따라 메모리 셀 어레이(210)의 워드라인을 선택하는 X 디코더(240)와, 상기 플래시 메모리 소자(200)의 초기 동작에 필요한 옵션 정보를 래치하는 초기 데이터 래치부(250)와, 동작에 필요한 전압을 제공하는 전압 제공부(260)와, 상기 플래시 메모리 소자(200)가 동작 제어를 수행하는 제어부(270) 및 Y 디코더(230)와 제어부(270)와 연결되고 외부와의 데이터 입출력을 제어하는 입출력 제어부(280)를 포함한다.
메모리 셀 어레이(210)는 메모리 셀들이 비트라인과 워드라인을 통해 연결되어 구성되고, 제어부(270)가 지정하는 어드레스의 메모리 셀들로 구성되는 초기 데이터 저장부(211)를 포함한다. 초기 데이터 저장부(211)는 메모리 셀 어레이(210)의 일부 메모리 셀들로 구성되는데, 제어부(270)에 의해 지정되는 어드레스에 속하는 메모리 셀들로 구성된다.
초기 데이터 저장부(210)의 메모리 셀들에는 플래시 메모리 소자(200)의 초기 동작을 위한 옵션 정보가 저장되는데, 이때 저장된 초기 데이터의 에러를 제어하기 위해 다양한 방법으로 데이터를 저장할 수 있다.
페이지 버퍼부(220)는 메모리 셀 어레이(210)의 비트라인 쌍에 각각 연결되는 페이지 버퍼 회로들로 구성되는데, 페이지 버퍼 회로들은 각각 연결되는 비트라인에 포함되는 메모리 셀에 프로그램할 데이터를 임시 저장하여 제공하거나, 메모리 셀에 저장된 데이터를 독출하여 임시 저장하는 다수의 래치 회로를 포함하고 있다. 상기 페이지 버퍼부(220)의 페이지 버퍼 회로들은 메모리 셀에 저장된 데이터를 독출하여 Y 디코더(230)가 제공하는 입출력 경로를 통해 입출력 제어부(280)를 통해 외부로 독출 데이터를 제공한다. 또한 페이지 버퍼 회로들은 초기화 데이터 독출시에 독출되는 데이터를 제어부(270)로 전송한다.
Y 디코더(230)는 입력 어드레스에 따라 페이지 버퍼부(220)의 페이지 버퍼 회로들과 입출력 제어부(280)간에 경로를 제공한다. X 디코더(240)는 상기 입력 어드레스에 따라 메모리 셀 어레이(210)의 워드라인을 선택한다.
초기 데이터 래치부(250)는 페이지 버퍼부(220)가 초기 데이터 저장부(211)로부터 독출한 초기 데이터를 제어부(270)를 통해 전달받아 임시 저장한다.
고전압 제공부(260)는 제어부(270)의 제어에 따라 프로그램 또는 독출 동작을 위한 전압을 생성하여 제공한다.
제어부(270)는 플래시 메모리 소자(200)의 동작을 제어하고, 페이지 버퍼부(220)로부터 전달되는 초기 데이터의 에러 발생 여부를 판단하고, 에러가 발생되지 않은 초기 데이터를 초기 데이터 래치부(150)로 전달하는 데이터 판단부(271)를 포함한다. 또한 제어부(270)는 초기 데이터가 저장된 메모리 셀 어레이(210)의 주소 정보를 포함하여 플래시 메모리 소자(200)의 동작 제어를 위한 알고리즘 등이 저장하는 저장부(272)를 포함한다.
데이터 판단부(271)는 초기 데이터 저장부(211)에 저장되는 초기 데이터에 따라 에러 발생 여부를 판단하고, 에러가 발생하지 않은 데이터만을 초기 데이터 래치부(250)로 전달한다. 이때, 데이터 판단부(271)가 초기 데이터의 에러 발생을 판단하는 것은 초기 데이터 저장부(211)에 저장된 데이터의 형식에 따라 다르다. 초기 데이터 저장부(211)에 저장되는 데이터는 독출시에 에러가 발생하는 경우 이를 쉽게 판단하여 정정할 수 있도록 하는 형식으로 저장된다.
상기한 플래시 메모리 소자(200)가 초기에 동작을 시작할 때, 초기 데이터 저장부(211)에 저장된 초기 데이터를 초기 데이터 래치부(250)로 래치시키는 동작은 다음과 같이 수행된다.
도 3a는 본 발명의 실시 예에 따른 플래시 메모리 소자의 동작 순서도이다.
도 3a를 참조하면, 도 2와 같은 본 발명의 실시 예에 따른 플래시 메모리 소자(200)는 최초로 동작 시작을 위해 파워가 온 되면(S310), 파워 온 리셋 신호가 인가된다(S320).
파워온 리셋 신호에 따라 플래시 메모리 소자(200)의 각 기능 블록들은 초기화 동작을 수해한다(S330). 이때의 초기화 과정은 제어부(270)에 의해 제어되고, 미리 설정된 상태로 각각의 회로의 상태를 설정하는 것으로, 플래시 메모리 소자(200)가 정상적으로 동작하기 위한 최소한의 설정을 하는 과정이다.
상기 초기화가 완료되면, 제어부(270)는 플래시 메모리 소자(200)가 정상적으로 동작하도록 제어하기 위한 옵션 정보인 초기 데이터를 초기 데이터 래치부(250)에 래치시킨다. 이를 위하여 제어부(270)는 먼저 레드 비지(Read Busy; R/B) 신호를 인가한다(S340).
상기 R/B 신호가 인가된 상태에서, 제어부(270)는 페이지 버퍼부(220)를 제어하여 메모리 셀 어레이(210)의 초기 데이터 저장부(211)에 저장되어 있는 초기 데이터를 독출하도록 하고, 독출되는 데이터의 에러를 정정하여 초기 데이터 래치부(250)로 래치시킨다(S350). 이를 위해 제어부(270)는 메모리 셀 어레이(210) 중에서 초기 데이터가 저장되어 있는 초기 데이터 저장부(211)의 어드레스 정보를 미리 알고 있어야 한다.
상기 초기 데이터를 모두 초기 데이터 래치부(250)에 래치하면, 제어부(270)는 R/B 신호를 해제하여 다른 동작이 가능하도록 한다(S360).
상기 단계 S350의 초기 데이터를 초기 데이터 래치부(250)에 저장하는 과정을 좀 더 상세히 설명하면 다음과 같다.
도 3b는 도 3a의 초기화 데이터 래치 동작의 순서도이다.
도 3b를 참조하면, R/B 신호가 인가된 후(S340), 제어부(270)는 내부적으로 설정되어 있는 초기 데이터 저장부(211)의 어드레스를 설정하고(S351), 페이지 버퍼부(220)가 데이터를 독출하게 한다(S352). 상기 초기 데이터 저장부(211)의 어드레스 정보는 제어부(270)의 저장부(272)에 저장된다.
상기 어드레스의 설정(S351)에 따라 X 디코더(240)는 초기 데이터 저장부(211)의 워드라인을 선택하고, 페이지 버퍼부(220)는 컬럼 어드레스를 선택하여 데이터를 독출하여 제어부(270)로 출력한다(S353).
제어부(270)는 페이지 버퍼부(220)로부터 전달되는 초기 데이터의 에러 발생을 확인하고, 에러가 없는 초기 데이터를 초기 데이터 래치부(250)로 전송한다. 초기 데이터 래치부(250)는 제어부(270)의 데이터 판단부(271)가 전달하는 초기 데이터를 차례로 래치하여 저장한다.
상기의 초기 데이터 독출 과정은 초기 데이터 저장부(211)로 설정된 어드레스에 대해 컬럼 어드레스를 증가시키면서 반복되고(S354, S356), 모든 어드레스에 대해 초기 데이터 독출이 완료되면 R/B 신호를 해제한다(S360).
한편, 데이터 판단부(270)가 독출된 초기 데이터의 에러를 판단하고, 에러를 정정하는 방법은 초기 데이터 저장부(211)에 저장된 초기 데이터의 형식마다 다르다.
도 4a는 본 발명의 제 1 실시 예에 따른 초기 데이터 저장의 예를 나타낸 도면이다.
본 발명의 제 1 실시 예에 따른 초기 데이터 저장 형식은, 초기 데이터를 반전하여 저장하는 방식이다. 즉, 도 4a를 참조하면, 제 1 데이터군(410)과 제 2 데이터군(420)은 각각 반전되는 데이터가 저장된다. 이때 실제 사용되는 초기 데이터는 제 1 데이터군(410)에 저장되는 데이터이다. 이는 메모리 셀 각각에 저장되는 데이터가 '1'또는 '0'의 이진 데이터이므로 가능하다.
예를 들어 초기 데이터는 제 1 내지 제 4 데이터(D0 내지 D3)로서 제 1 데이터군(410)에 저장되고, 제 1 내지 제 4 데이터 각각의 반전되는 데이터가 제 5 내지 제 8 데이터(D4 내지 D7)로서 제 2 데이터군(420)에 저장된다. 그리고 제 1 데이터군(410)과 제 2 데이터군(420)의 데이터를 독출한 후, 에러 발생을 확인하여 초기 데이터 래치부(250)에 전달된다.
본 발명의 실시 예에 따라 초기 데이터 래치부(250)는 제 1 내지 제 9 래치부(251 내지 258)를 포함하고 있으며, 데이터 판단부(271)로부터 출력되는 데이터가 차례로 저장된다.
도 4a에 나타난 첫 번째 데이터를 예를 들면, 실제 초기 데이터 래치부(250)의 제 1 래치부(251)에 저장되는 데이터로서, 제 1 데이터군(410)은 '0101' 이고, 제 2 데이터군(420)은 '1010'이다. 데이터 판단부(410)는 독출되어 입력되는 제 1 데이터군(410)의 데이터와 제 2 데이터군(420)의 데이터를 비교하여 서로 반대되는 논리레벨 갖는 경우는 정상적으로 데이터가 독출되었다고 판단한다. 그러나 제 1 데이터군(410)과 제 2 데이터군(420)이 서로 같은 논리 레벨을 갖는 데이터로 독출되었다면 독출 에러가 발생했다고 판단하여, 데이터를 초기 데이터 래치부(250)로 전달하지 않는다.
에러가 발생되었다고 판단될 때는 다시 독출을 수행하도록 제어한다. 상기 에러를 확인하는 데이터 판단부(271)는 다음과 같이 구성될 수 있다.
도 4b는 도 4a와 같이 저장된 데이터를 초기화 데이터로 래치하기 위한 데이터 판단부를 나타낸다.
도 4b를 참조하면, 본 발명의 제 1 실시 예와 같이 초기 데이터를 저장한 경우, 에러 판단을 이하여 제 1 데이터군(410)을 입력받아, 제어신호에 따라 출력하는 데이터 전송부(273)와, 상기 제 1 데이터군(410)과 제 2 데이터군(420)을 비교하여 비교결과에 따른 제어신호를 출력하는 익스클루시브 오아게이트(XOR)를 포함한다.
데이터 전송부(273)는 제 1 데이터군(410)의 초기 데이터를 차례로 입력받고, 하이 레벨의 제어신호가 입력되면 입력받은 초기 데이터를 초기 데이터 래치부(250)로 전달한다.
상기 제어신호를 출력하는 익스클루시브 오아게이트(XOR)는 입력되는 데이터의 논리 레벨이 반대인 경우만 하이 레벨의 신호를 출력하는 논리게이트이다. 따라서 데이터 전송부(273)는 제 1 데이터군(410)과 제 2 데이터군(420)의 데이터가 서 로 반대되는 논리레벨을 갖는 경우만 입력되는 초기 데이터를 초기 데이터 래치부(250)로 전달한다.
앞서 언급한 바와 같이, 만약 독출 에러가 발생하여 제 1 데이터군(410)과 제 2 데이터군(420)이 서로 동일한 논리 레벨을 갖는 데이터인 경우에 데이터 전송부(273)는 입력되는 초기 데이터를 초기 데이터 래치부(250)로 전송하지 않는다. 또한 제어부(270)는 독출 에러가 발생한 것으로 판단하고, 해당 초기 데이터의 독출을 다시 하도록 페이지 버퍼부(220)를 제어한다.
본 발명이 제 1 실시 예와 같이 제 1 데이터군(410)과 제 2 데이터군(420)을 서로 다른 논리 레벨을 갖도록 저장하는 방법 이외에 다음과 같은 방식으로 초기 데이터를 저장하고, 에러 판단 및 정정을 할 수도 있다.
도 5는 본 발명의 제 2 실시 예에 따른 초기 데이터 저장의 예를 나타낸 도면이다.
도 5를 참조하면, 본 발명의 제 2 실시 예에 따른 초기 데이터 저장 방법은, 제 1 내지 제 8 데이터(D0 내지 D7)들 중 어느 하나의 데이터, 여기서는 제 8 데이터(D7)를 이용하여 에러 확인을 한다. 즉, 제 1 내지 제 7 데이터(D0 내지 D6)에 포함되는 '1'의 개수가 짝수이면 제 8 데이터(D7)를 '0'으로 설정하고, 제1 내지 제 7 데이터(D0 내지 D6)에 포함되는 '1'의 개수가 홀수이면 제 8 데이터(D7)를 '1'로 설정한다.
도 5를 참조하면, 첫 번째 줄의 제 1 내지 제 7 데이터(D0 내지 D6)에는 '1'이 6으로 짝수이므로, 제 8 데이터(D7)가 '0'데이터를 갖는다. 데이터 판단부(271) 는 페이지 버퍼부(220)로부터 입력되는 초기 데이터를 도 5와 같이 분류하고 제 8 데이터(D7)의 데이터와 제 1 내지 제 7 데이터(D0 내지 D6)에 포함된 '1' 데이터의 개수가 맞는지를 판단하여 에러를 확인할 수 있다. 그리고 에러가 발생된 경우는 다시 독출하도록 한다.
한편, 상기 초기 데이터 저장부(211)에 저장되는 초기 데이터를 변경하기 위해서는, 입출력 제어부(280)를 통해 변경할 데이터를 입력받고, 제어부(270)가 상기 초기 데이터 저장부(211)의 어드레스를 설정하여 데이터 프로그램 동작을 수행함으로써 초기데이터의 변경이 가능하다.
또한 상기 초기 데이터 저장부(211)를 메모리 셀 어레이(210)의 내부가 아닌 별도의 저장 수단으로 구비하는 것이 가능하다.
상기와 같이 메모리 셀 어레이(210)의 일부를 초기 데이터 저장을 위해 할당함으로써 많은 면적을 차지하는 퓨즈 회로가 필요 없어 플래시 메모리 소자의 레이아웃 면적을 줄일 수 있다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시 예에서 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
이상에서 설명한 바와 같이, 본 발명에 따른 플래시 소자 및 그 동작 방법은 동작 제어를 위한 옵션 정보를 메모리 셀 어레이에 저장함으로써 퓨즈 회로가 차지하는 면적을 줄일 수 있다.

Claims (15)

  1. 플래시 메모리 소자에 있어서,
    데이터 저장을 위한 메모리 셀들을 포함하고, 상기 메모리 셀들 중 일부에 초기 데이터를 저장하는 메모리 셀 어레이;
    상기 메모리 셀에 프로그램하기 위한 데이터를 제공하거나, 상기 메모리 셀에 저장된 데이터를 독출하는 페이지 버퍼 회로들을 포함하는 페이지 버퍼부;
    상기 플래시 메모리 소자가 동작을 시작할 때, 상기 페이지 버퍼부를 제어하여 상기 메모리 셀 어레이에 저장된 초기 데이터를 독출하도록 제어하고, 독출된 초기 데이터의 에러를 판단하고 정정하는 제어부; 및
    상기 제어부가 에러 정정을 수행한 초기 데이터를 래치하는 초기 데이터 래치부
    를 포함하는 플래시 메모리 소자.
  2. 제 1항에 있어서,
    상기 플래시 메모리 소자는,
    입출력 제어부를 통해 입력되는 어드레스에 따라 상기 메모리 셀 어레이의 워드라인을 선택하는 X 디코더; 및
    상기 복수의 페이지 버퍼 회로들 각각에 하나씩 대응하게 연결되고, 데이터 입출력 라인에 더 연결되어 프로그램할 데이터를 상기 페이지 버퍼 회로에 전송하거나, 상기 페이지 버퍼 회로로부터 전송되는 독출 데이터를 데이터 입출력라인으로 출력하는 Y 디코더 회로들을 포함하는 플래시 메모리 소자.
  3. 제 2항에 있어서,
    상기 제어부는,
    상기 페이지 버퍼부가 독출한 초기 데이터의 에러 발생 여부를 판단하고, 에러가 발생되지 않은 데이터를 상기 초기 데이터 래치부로 전달하기 위한 데이터 판단부; 및
    상기 초기 데이터가 저장된 메모리 셀 어레이의 주소 정보를 저장하는 저장수단을 포함하는 것을 특징으로 하는 플래시 메모리 소자.
  4. 제 3항에 있어서,
    상기 메모리 셀 어레이는,
    상기 제어부에 의해 설정되는 어드레스를 갖고, 초기 데이터를 저장하는 초기 데이터 저장부를 포함하는 것을 특징으로 하는 플래시 메모리 소자.
  5. 제 4항에 있어서,
    상기 초기 데이터 저장부는,
    상기 초기 데이터 래치부에 저장하기 위한 초기 데이터가 저장되는 제 1 데이터부; 및
    상기 제 1 데이터부와 반대되는 논리 레벨의 데이터가 저장되는 제 2 데이터부를 포함하는 것을 특징으로 하는 플래시 메모리 소자.
  6. 제 5항에 있어서,
    상기 데이터 판단부는,
    상기 제 1 데이터부와 제 2 데이터부의 데이터를 비교하여 그 결과에 따른 제어신호를 출력하는 제어신호 출력수단; 및
    상기 제어신호 출력 수단이 출력하는 제어신호에 따라 상기 제 1데이터부의 데이터를 상기 초기 데이터 래치부로 전달하는 데이터 전송부를 포함하는 것을 특징으로 하는 플래시 메모리 소자.
  7. 제 6항에 있어서,
    상기 제어신호 출력 수단은,
    상기 제 1 데이터부와 제 2데이터부의 데이터를 각각 논리 조합하여 그 결과를 출력하는 논리 조합 소자인 것을 특징으로 하는 플래시 메모리 소자.
  8. 제 6항에 있어서,
    상기 제어신호 출력 수단은,
    상기 제 1 데이터부와 제 2 데이터부의 데이터가 서로 반대되는 논리 레벨을 갖는 경우 상기 데이터 전송부가 제 1 데이터를 상기 초기 데이터 래치부로 전송하 도록 하는 제어신호를 출력하는 것을 특징으로 하는 플래시 메모리 소자.
  9. 제 4항에 있어서,
    상기 초기 데이터 저장부는,
    상기 초기 데이터 래치부에 저장되는 초기 데이터를 저장하는 제 3 데이터부; 및
    상기 제 3 데이터부에 저장되는 초기 데이터의 에러 제어를 위한 에러확인 데이터를 저장하는 제 4 데이터부를 포함하는 것을 특징으로 하는 플래시 메모리 소자.
  10. 제 9항에 있어서,
    상기 제 4 데이터부는,
    상기 제 3 데이터부에 포함되는 데이터들 중 논리레벨이 '1'인 데이터가 짝수인 경우와 홀수인 경우에 대해 각각 다른 논리 레벨로 표현되는 에러 확인 데이터가 저장되는 것을 특징으로 하는 플래시 메모리 소자.
  11. 제 3항에 있어서,
    상기 데이터 판단부는,
    상기 독출된 데이터에 에러가 발생된 것으로 판단되면, 상기 페이지 버퍼부가 해당 초기 데이터를 다시 독출하도록 제어하는 것을 특징으로 하는 플래시 메모 리 소자.
  12. 플래시 메모리 소자의 동작 방법에 있어서,
    전원이 입력되어 파워온 리셋 동작을 수행하는 단계;
    미리 설정된 메모리 셀의 어드레스 정보에 따라 초기 데이터를 독출하는 단계; 및
    상기 독출된 초기 데이터를 임시 저장하고, 상기 저장된 초기 데이터에 따라 플래시 메모리 소자의 동작을 제어하는 단계를 포함하고,
    상기 독출되는 초기 데이터를 임시 저장하기 전에,
    상기 독출된 데이터의 에러 발생 여부를 판단하는 단계; 및
    상기 판단결과 에러가 발생된 경우, 에러 정정을 수행하는 단계
    를 포함하는 플래시 메모리 소자의 동작 방법.
  13. 삭제
  14. 제 12항에 있어서,
    상기 에러의 정정은,
    상기 에러가 발생된 데이터를 저장하는 메모리 셀의 데이터를 다시 독출하는 단계를 포함하는 플래시 메모리 소자의 동작 방법.
  15. 제 12항에 있어서,
    상기 초기 데이터가 저장되는 어드레스 정보에 따라, 외부에서 입력되는 데이터를 저장하여 초기 데이터를 변경하는 단계를 포함하는 플래시 메모리 소자의 동작 방법.
KR1020070079480A 2007-08-08 2007-08-08 플래시 메모리 소자 및 그 동작 방법 KR100898673B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020070079480A KR100898673B1 (ko) 2007-08-08 2007-08-08 플래시 메모리 소자 및 그 동작 방법
US11/962,054 US7684242B2 (en) 2007-08-08 2007-12-20 Flash memory device and method of operating the same
CN200810002314XA CN101364439B (zh) 2007-08-08 2008-01-08 闪存器件和操作该闪存器件的方法
JP2008033951A JP2009043389A (ja) 2007-08-08 2008-02-15 フラッシュメモリ素子及びその動作方法
US12/729,190 US8335118B2 (en) 2007-08-08 2010-03-22 Method of operating a flash memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070079480A KR100898673B1 (ko) 2007-08-08 2007-08-08 플래시 메모리 소자 및 그 동작 방법

Publications (2)

Publication Number Publication Date
KR20090015276A KR20090015276A (ko) 2009-02-12
KR100898673B1 true KR100898673B1 (ko) 2009-05-22

Family

ID=40346356

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070079480A KR100898673B1 (ko) 2007-08-08 2007-08-08 플래시 메모리 소자 및 그 동작 방법

Country Status (4)

Country Link
US (2) US7684242B2 (ko)
JP (1) JP2009043389A (ko)
KR (1) KR100898673B1 (ko)
CN (1) CN101364439B (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100898673B1 (ko) * 2007-08-08 2009-05-22 주식회사 하이닉스반도체 플래시 메모리 소자 및 그 동작 방법
US7826277B2 (en) * 2008-03-10 2010-11-02 Hynix Semiconductor Inc. Non-volatile memory device and method of operating the same
KR101005125B1 (ko) * 2009-05-11 2011-01-04 주식회사 하이닉스반도체 불휘발성 메모리 소자 및 그 동작 방법
KR101046839B1 (ko) * 2009-05-29 2011-07-06 주식회사 하이닉스반도체 불휘발성 메모리 소자 및 그 프로그램 방법
US8184483B2 (en) 2009-05-29 2012-05-22 Hynix Semiconductor Inc. Nonvolatile memory device and method of programming the same
JP5565340B2 (ja) * 2011-02-24 2014-08-06 富士通株式会社 試験方法，試験プログラム，及び試験装置
JP5674630B2 (ja) * 2011-12-02 2015-02-25 株式会社東芝 暗号化演算装置を搭載する不揮発性半導体記憶装置
KR20130072891A (ko) * 2011-12-22 2013-07-02 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 테스트 방법
JP2013206510A (ja) * 2012-03-29 2013-10-07 Toshiba Corp 不揮発性半導体記憶装置
JP5378574B1 (ja) * 2012-06-13 2013-12-25 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置
JP5586666B2 (ja) * 2012-08-01 2014-09-10 力晶科技股▲ふん▼有限公司 不揮発性半導体記憶装置とその読み出し方法
US8913450B2 (en) * 2012-11-19 2014-12-16 Qualcomm Incorporated Memory cell array with reserved sector for storing configuration information
CN104425014B (zh) * 2013-09-02 2018-02-27 华邦电子股份有限公司 序列式nand型闪存、闪存装置及其操作方法
US10579290B2 (en) 2016-03-23 2020-03-03 Winbond Electronics Corp. Option code providing circuit and providing method thereof
JP6494139B1 (ja) * 2018-01-11 2019-04-03 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置
EP3818186A4 (en) * 2018-07-06 2022-04-27 Moselle Technologies, LLC METHODS AND COMPOSITIONS FOR RECOVERING LITHIUM FROM LIQUID SOLUTIONS CONTAINING NANOPARTICLES
US11056200B2 (en) 2019-07-31 2021-07-06 Samsung Electronics Co., Ltd. Nonvolatile memory device and method of controlling initialization of the same
KR20210014896A (ko) 2019-07-31 2021-02-10 삼성전자주식회사 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 초기화 제어 방법
CN111833927A (zh) * 2020-06-02 2020-10-27 珠海博雅科技有限公司 非易失存储器内置参数配置方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050059984A (ko) * 2003-12-15 2005-06-21 삼성전자주식회사 버퍼 메모리를 내장한 플래시 메모리 장치 및 플래시메모리 시스템

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5910000B2 (ja) * 1978-12-28 1984-03-06 横河電機株式会社 メモリの誤り検出方式
JPS57127997A (en) * 1981-01-30 1982-08-09 Nec Corp Semiconductor integrated storage device
JPS5958698A (ja) * 1982-09-28 1984-04-04 Nec Ic Microcomput Syst Ltd 半導体集積記憶装置
JPS6152758A (ja) * 1984-08-22 1986-03-15 Hioki Denki Kk メモリのエラ−検出装置
JPS62140152A (ja) * 1985-12-16 1987-06-23 Fujitsu Ltd メモリ診断方式
JP2829741B2 (ja) * 1989-05-01 1998-12-02 能美防災株式会社 防災設備
JP3087530B2 (ja) * 1993-08-31 2000-09-11 ミノルタ株式会社 画像形成装置
JPH10144093A (ja) * 1996-11-06 1998-05-29 Tokai Rika Co Ltd 記憶装置へのデータの書込み方法及び記憶装置の判定方法
KR100223844B1 (ko) * 1996-12-27 1999-10-15 구본준 옵션 자동 설정 회로
JP2002094368A (ja) * 2000-09-18 2002-03-29 Mitsubishi Electric Corp 半導体集積回路装置
JP2003085994A (ja) * 2001-09-13 2003-03-20 Hitachi Ltd 半導体集積回路装置
JP3799269B2 (ja) * 2001-12-10 2006-07-19 株式会社東芝 不揮発性半導体記憶装置
US7085189B2 (en) * 2002-02-28 2006-08-01 Renesas Technology Corp. Nonvolatile semiconductor storage device
JP3866627B2 (ja) * 2002-07-12 2007-01-10 株式会社東芝 不揮発性半導体メモリ
JP4080843B2 (ja) * 2002-10-30 2008-04-23 株式会社東芝 不揮発性半導体記憶装置
JP3875621B2 (ja) * 2002-10-30 2007-01-31 株式会社東芝 不揮発性半導体記憶装置
KR100543447B1 (ko) * 2003-04-03 2006-01-23 삼성전자주식회사 에러정정기능을 가진 플래쉬메모리장치
JP2005332446A (ja) * 2004-05-18 2005-12-02 Fujitsu Ltd 半導体メモリ
GB2431025B (en) * 2004-07-29 2009-04-29 Spansion Llc Initialization control method of a non-volatile memory device and non-volatile memory device
JP2006185535A (ja) * 2004-12-28 2006-07-13 Nec Electronics Corp 半導体記憶装置
US7085168B2 (en) * 2004-12-30 2006-08-01 Macronix International Co., Ltd. Programming method for controlling memory threshold voltage distribution
KR100712596B1 (ko) * 2005-07-25 2007-04-30 삼성전자주식회사 플래시 메모리 장치의 리페어 및 트리밍 방법 및 장치
US7355916B2 (en) * 2005-09-19 2008-04-08 Innovative Silicon S.A. Method and circuitry to generate a reference current for reading a memory cell, and device implementing same
US7362644B2 (en) * 2005-12-20 2008-04-22 Magic Technologies, Inc. Configurable MRAM and method of configuration
JP4761959B2 (ja) * 2005-12-26 2011-08-31 株式会社東芝 半導体集積回路装置
KR20070074232A (ko) * 2006-01-09 2007-07-12 삼성전자주식회사 램 영역과 롬 영역을 동시에 가지는 반도체 메모리 장치
JP5016841B2 (ja) * 2006-04-26 2012-09-05 株式会社東芝 不揮発性半導体記憶装置
JP4425250B2 (ja) * 2006-08-15 2010-03-03 Ｏｋｉセミコンダクタ株式会社 半導体不揮発性メモリ
JP2008097785A (ja) * 2006-10-16 2008-04-24 Toshiba Corp 不揮発性半導体記憶装置
KR100871703B1 (ko) * 2007-02-27 2008-12-08 삼성전자주식회사 불휘발성 메모리 장치 및 그 구동방법
KR100909358B1 (ko) * 2007-04-16 2009-07-24 삼성전자주식회사 신뢰성 높은 초기화 데이터를 제공하는 플래시 메모리 장치및 그것의 초기화 방법
KR100898673B1 (ko) * 2007-08-08 2009-05-22 주식회사 하이닉스반도체 플래시 메모리 소자 및 그 동작 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050059984A (ko) * 2003-12-15 2005-06-21 삼성전자주식회사 버퍼 메모리를 내장한 플래시 메모리 장치 및 플래시메모리 시스템

Also Published As

Publication number Publication date
JP2009043389A (ja) 2009-02-26
CN101364439A (zh) 2009-02-11
US20090040826A1 (en) 2009-02-12
US7684242B2 (en) 2010-03-23
KR20090015276A (ko) 2009-02-12
US8335118B2 (en) 2012-12-18
CN101364439B (zh) 2011-11-09
US20100177565A1 (en) 2010-07-15

Similar Documents

Publication Publication Date Title
KR100898673B1 (ko) 플래시 메모리 소자 및 그 동작 방법
US7768831B2 (en) Flash memory device and method of controlling flash memory device
US6556504B2 (en) Nonvolatile semiconductor memory device and data input/output control method thereof
JP5016841B2 (ja) 不揮発性半導体記憶装置
US20120239866A1 (en) Non-volatile memory with error correction for page copy operation and method thereof
US7180764B2 (en) One-time programmable (OTP) memory devices enabling programming based on protected status and methods of operating same
JP4261461B2 (ja) 半導体集積回路装置、及びそれを用いた不揮発性メモリシステム
JP6164712B1 (ja) フラッシュメモリ
JP2007164895A (ja) 不揮発性半導体記憶装置
JP2005346887A (ja) 半導体記憶装置
CN110597648B (zh) 存储器控制器和包括该存储器控制器的存储器系统
JP2010176761A (ja) 半導体記憶装置
US8040730B2 (en) Nonvolatile memory device
US7778096B2 (en) Flash memory device
CN106504788B (zh) 具有空闲存储器件的存储系统及其操作方法
JP4582551B2 (ja) 半導体装置およびデータ書き込み方法
JP4582078B2 (ja) メモリコントローラ及びフラッシュメモリシステム、並びにフラッシュメモリの制御方法
KR20140095656A (ko) 불휘발성 메모리 장치 및 그것의 데이터 독출 방법
US9508453B2 (en) Semiconductor memory device and test method of the same
CN109545262B (zh) 半导体存储装置和用于控制半导体存储装置的方法
KR20080021397A (ko) 플래시 메모리 장치 및 그의 프로그램 방법
US9715345B2 (en) Apparatuses and methods for memory management
JP2006127441A (ja) メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法
JP2012048775A (ja) 半導体装置、半導体装置におけるメモリの試験方法および試験プログラム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130426

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140423

Year of fee payment: 6

FPAY Annual fee payment
FPAY Annual fee payment

Payment date: 20160422

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170425

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180425

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190422

Year of fee payment: 11