CN111833927A - 非易失存储器内置参数配置方法 - Google Patents
非易失存储器内置参数配置方法 Download PDFInfo
- Publication number
- CN111833927A CN111833927A CN202010488463.2A CN202010488463A CN111833927A CN 111833927 A CN111833927 A CN 111833927A CN 202010488463 A CN202010488463 A CN 202010488463A CN 111833927 A CN111833927 A CN 111833927A
- Authority
- CN
- China
- Prior art keywords
- storage units
- configuration
- data
- parameters
- parameter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
Landscapes
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
公开了一种非易失存储器内置参数配置方法，该方法对配置参数的每一个字均采用配置参数存储单元的多个存储单元来存储，在读取配置参数时，获取配置参数的每一个字对应的多个存储单元的存储数据，根据其中数据1的数量来确定该多个存储单元的真实存储数据，进而确定相应的配置参数的字，如此循环读取完全部全部的配置参数后使参数生效。本发明的非易失存储器内置参数配置方法可以在配置参数存储单元阵列的存储单元具有少量缺陷的存储单元的情况下，依旧可以正确读取配置参数，进行正确的参数配置，提高产品良率。
Description
技术领域
本发明涉及半导体存储器技术领域，特别涉及一种非易失存储器内置参数配置方法。
背景技术
存储器芯片在上电时需要将一些内部配置参数从存储单元中读出到配置寄存器，完成对存储器芯片的参数设置功能。假如生产过程中，存储这些内置参数的存储单元是有缺陷的，则对存储器芯片的参数配置将无法正常完成，而存储器芯片存储这些内置参数的存储单元难免会有缺陷，以原有的配置方法进行配置的存储器芯片的可靠性低，产品良品率低。
发明内容
鉴于上述问题，本发明的目的在于提供一种非易失存储器内置参数配置方法，从而提高非易失存储器的可靠性。
根据本发明的一方面，提供一种非易失存储器内置参数配置方法，包括：
将内置参数的每一个字同时存储到配置参数存储单元阵列的多个存储单元；
在上电参数配置时，读取所述多个存储单元中存储的数据并获取其中存储的数据为1的存储单元的数量和所述多个存储单元的存储单元总数量；
根据存储的数据为1的存储单元数量与所述多个存储单元的存储单元总数量的比值确定所述多个存储单元存储的数据为1或为0，并将确定的数据1或数据0读出至配置参数寄存器；
在读取完所有地址的配置参数数据后使配置参数寄存器中的配置参数生效。
可选地，当所述多个存储单元中存储数据1的存储单元的数量大于所述多个存储单元的存储单元总数量的一半时，判断所述多个存储单元存储的数据为1，否则为0。
可选地，所述多个存储单元的数量为奇数。
可选地，所述配置参数寄存器在系统掉电、再上电时刷新数据。
可选地，用于存储同一个配置参数的字的所述多个存储单元的存储单元数量根据IO的配置而设定。
可选地，还包括：
设置测试模块测试用于存储同一个配置参数的字的所述多个存储单元的存储单元数量的最佳值，所述IO的配置根据所述测试模块的测试结果进行IO配置。
本发明提供的非易失存储器内置参数配置方法通过采用配置参数存储单元的多个存储单元来存储配置参数的每一个字，在读取配置参数时，获取配置参数的每一个字对应的多个存储单元的存储数据，根据其中数据1的数量来确定该多个存储单元的真实存储数据，进而确定相应的配置参数的字，如此循环读取完全部全部的配置参数后使参数生效。可以在配置参数存储单元阵列的存储单元具有少量缺陷的存储单元的情况下，依旧可以正确读取配置参数，进行正确的参数配置，提高产品良率。
设计合理的比例，并将存储同一个配置参数的多个存储单元设置为奇数个，可以简化比较程序的逻辑运算，规避等于的情形，读取准确速度快。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中：
图1示出了根据本发明实施例的非易失存储器内置参数配置方法的上电读系统框图；
图2示出了根据本发明实施例的非易失存储器内置参数配置方法的读取内部配置参数的流程图。
具体实施方式
以下将参照附图更详细地描述本发明的各种实施例。在各个附图中，相同的元件采用相同或类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。
图1示出了根据本发明实施例的非易失存储器内置参数配置方法的上电读系统框图。如图所示，本发明实施例的非易失存储器内置参数配置方法的上电读系统包括控制模块10、地址模块11、配置参数存储单元阵列12、读操作模块13、计算比较模块14、配置参数寄存器模块15、测试模块21和IO模块22。
控制模块10统一控制地址模块11、配置参数存储单元阵列12、读操作模块13、计算比较模块14、配置参数寄存器模块15。测试模块21提供IO模块22的IO配置参数，IO模块22根据IO配置参数进行IO封装配置。
地址模块11将配置参数数据存储到配置参数存储单元阵列12，且每一个配置参数数据会被存储到多个存储单元中。
读操作模块13按照配置参数的每一个字配置的存储地址读取配置参数存储单元阵列12中的相应的多个存储单元存储的配置参数数据。
计算比较模块14处理读取的配置参数数据并输出有效配置参数至配置参数寄存器模块。
其中，按照IO配置来实际控制用多少个存储单元来存储一个配置参数数据，即多个存储单元中存放的数据都为同一个“字”，多个存储单元中存放的数据均为1或均为0。
测试模块测试用多少个存储单元来存储一个配置参数数据，输出最佳的存储单元用量，使其与产品的良品率达到平衡。
在从存储单元读出数据时，以控制模块配置的多个存储单元为一组，读出其中的数据，根据在该多个存储单元中存储参数为1或0的存储单元的数量占该多个存储单元的存储单元总数的比例来确定相应的配置参数寄存器中的最终配置数据为1或0。如此可以在部分存储单元具有缺陷时，也可以保障配置的准确性。
图2示出了根据本发明实施例的非易失存储器内置参数配置方法的读取内部配置参数的流程图。如图所示，本发明实施例的非易失存储器内置参数配置方法的读取内部配置参数的流程包括：
步骤S01：读出当前地址的配置参数数据；
步骤S02：计算读出参数中数值1的个数；
步骤S03：数值1的数量是否大于总数量的一半；
步骤S04：将数值1写入配置寄存器；
步骤S05：将数值0写入配置寄存器；
步骤S06：是否完成所有配置参数数据读取；
步骤S07：使所有配置参数生效；
步骤S08：地址递增。
其中，步骤S04和步骤S05根据步骤S04的判断来确定当前地址的配置参数为1还是为0，进而进入步骤S06，判断所有配置数据是否读取完，如果没有读取完所有配置参数，则执行步骤S08，在当前地址上进行地址递增再执行步骤S01至步骤S06，如果完成所有配置数据的读取，则进行步骤S07使所有配置参数生效，之后结束读取内部配置参数的流程，完成存储器芯片的参数配置。
本发明实施例的非易失存储器内置参数配置方法通过测试模块21测试得出最佳的存储同一配置参数数据的存储单元的数量(该数量值计为A)，IO模块配置IO为A，控制模块10根据IO配置将每一个配置参数数据分别存入相应的数量为A的存储单元，在读取配置参数数据时，也按照IO配置在每一个地址中读取A个存储单元的存储数据，然后对每个地址的A个存储单元中的存储数据中的数值1的数量进行计数，并将数值1的数量与数值A的一半进行比较，如果数值1的数量大于数值A的一半，则判断该地址存储的配置参数数值为1，否则为0，获得该地址对应的配置参数之后，将数值1或数值0写入配置参数寄存器，在完成所有地址的配置参数读取后，即可完成参数配置。其中，在数量为A的多个存储单元的缺陷数量小于一半时，如果该地址存储数据数值为1，则依旧可以读取出1，否则读取0，可以正确读取。
其中，如果将数值A设定为奇数，例如7，则不会出现缺陷存储单元的数量等于数值A的一半的情况，可以仅进行大于和小于的判断，避免出现在数值1等于数值A的一半的情况下无法唯一确定正确的配置参数。
在本实施例中，判断阈值为一半，实际可以根据存储器芯片的缺陷的存储单元比例对存储器芯片对其所需的功能的影响程度的关系来确定判断的阈值。
配置参数寄存器模块15的配置参数寄存器在每次掉电、再上电时都会刷新数据，即对每一次上电均重新配置参数，确保每一次使用存储器时均为本次使用的有效配置。
本发明的非易失存储器内置参数配置方法可以在配置参数存储单元阵列的存储单元具有一定数量的缺陷的情况下仍能正常完成参数配置，产品良品率有提高。
依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。
Claims (6)
1.一种非易失存储器内置参数配置方法，包括：
将内置参数的每一个字同时存储到配置参数存储单元阵列的多个存储单元；
在上电参数配置时，读取所述多个存储单元中存储的数据并获取其中存储的数据为1的存储单元的数量和所述多个存储单元的存储单元总数量；
根据存储的数据为1的存储单元数量与所述多个存储单元的存储单元总数量的比值确定所述多个存储单元存储的数据为1或为0，并将确定的数据1或数据0读出至配置参数寄存器；
在读取完所有地址的配置参数数据后使配置参数寄存器中的配置参数生效。
2.根据权利要求1所述的非易失存储器内置参数配置方法，其中，
当所述多个存储单元中存储数据1的存储单元的数量大于所述多个存储单元的存储单元总数量的一半时，判断所述多个存储单元存储的数据为1，否则为0。
3.根据权利要求2所述的非易失存储器内置参数配置方法，其中，所述多个存储单元的数量为奇数。
4.根据权利要求1所述的非易失存储器内置参数配置方法，其中，所述配置参数寄存器在系统掉电、再上电时刷新数据。
5.根据权利要求1所示的非易失存储器内置参数配置方法，其中，
用于存储同一个配置参数的字的所述多个存储单元的存储单元数量根据IO的配置而设定。
6.根据权利要求5所示的非易失存储器内置参数配置方法，其中，还包括：
设置测试模块测试用于存储同一个配置参数的字的所述多个存储单元的存储单元数量的最佳值，所述IO的配置根据所述测试模块的测试结果进行IO配置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010488463.2A CN111833927A (zh) | 2020-06-02 | 2020-06-02 | 非易失存储器内置参数配置方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010488463.2A CN111833927A (zh) | 2020-06-02 | 2020-06-02 | 非易失存储器内置参数配置方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111833927A true CN111833927A (zh) | 2020-10-27 |
Family
ID=72897495
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010488463.2A Pending CN111833927A (zh) | 2020-06-02 | 2020-06-02 | 非易失存储器内置参数配置方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111833927A (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050082579A1 (en) * | 2002-02-28 | 2005-04-21 | Renesas Technology Corp. | Nonvolatile semiconductor storage device |
| US20080184057A1 (en) * | 2007-01-31 | 2008-07-31 | Tyler Thorp | Methods and apparatus for employing redundant arrays to configure non-volatile memory |
| CN101364439A (zh) * | 2007-08-08 | 2009-02-11 | 海力士半导体有限公司 | 闪存器件和操作该闪存器件的方法 |
| US20120002487A1 (en) * | 2010-07-02 | 2012-01-05 | Hynix Semiconductor Inc. | Nonvolatile memory apparatus and method for processing configuration information thereof |
| CN102360317A (zh) * | 2010-05-14 | 2012-02-22 | 洛克威尔自动控制技术股份有限公司 | 分离和存留控制应用的静态和动态部分的方法 |
| CN102543197A (zh) * | 2010-12-20 | 2012-07-04 | 海力士半导体有限公司 | 半导体存储器件及其操作方法 |
| CN109313916A (zh) * | 2016-06-16 | 2019-02-05 | 赛普拉斯半导体公司 | 从非易失性存储器单元读取数据的方法和设备 |
-
2020
- 2020-06-02 CN CN202010488463.2A patent/CN111833927A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050082579A1 (en) * | 2002-02-28 | 2005-04-21 | Renesas Technology Corp. | Nonvolatile semiconductor storage device |
| US20080184057A1 (en) * | 2007-01-31 | 2008-07-31 | Tyler Thorp | Methods and apparatus for employing redundant arrays to configure non-volatile memory |
| CN101364439A (zh) * | 2007-08-08 | 2009-02-11 | 海力士半导体有限公司 | 闪存器件和操作该闪存器件的方法 |
| CN102360317A (zh) * | 2010-05-14 | 2012-02-22 | 洛克威尔自动控制技术股份有限公司 | 分离和存留控制应用的静态和动态部分的方法 |
| US20120002487A1 (en) * | 2010-07-02 | 2012-01-05 | Hynix Semiconductor Inc. | Nonvolatile memory apparatus and method for processing configuration information thereof |
| CN102543197A (zh) * | 2010-12-20 | 2012-07-04 | 海力士半导体有限公司 | 半导体存储器件及其操作方法 |
| CN109313916A (zh) * | 2016-06-16 | 2019-02-05 | 赛普拉斯半导体公司 | 从非易失性存储器单元读取数据的方法和设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101498009B1 (ko) | 비휘발성 메모리 시스템에서 결함 블록 분리 | |
| US8358548B2 (en) | Methods for efficiently repairing embedded dynamic random-access memory having marginally failing cells | |
| US8289790B2 (en) | Memory repair systems and methods for a memory having redundant memory | |
| CN107039084B (zh) | 带冗余单元的存储器芯片的晶圆测试方法 | |
| US7843747B2 (en) | System and method for better testability of OTP memory | |
| US20070285986A1 (en) | In-circuit Vt distribution bit counter for non-volatile memory devices | |
| US6981188B2 (en) | Non-volatile memory device with self test | |
| CN108511029B (zh) | 一种fpga中双端口sram阵列的内建自测和修复系统及其方法 | |
| US6577547B2 (en) | Semiconductor memory device | |
| CN110554298A (zh) | 芯片和芯片测试方法 | |
| KR101967270B1 (ko) | 메모리 장치 및 이의 테스트 방법 | |
| CN102737722A (zh) | 一种内建自测系统的自检修补法 | |
| US7372750B2 (en) | Integrated memory circuit and method for repairing a single bit error | |
| KR102019567B1 (ko) | 반도체 기억장치 및 이의 동작 설정 방법 | |
| US20240362134A1 (en) | Resource allocation for a memory built-in self-test | |
| JP2003338197A (ja) | 消去／プログラミングに不具合を生じた不揮発性メモリ装置の自己修復方法およびそれに関する不揮発性メモリ装置 | |
| CN114582411A (zh) | 存储器检测方法、电路、装置、设备及存储介质 | |
| US20150095728A1 (en) | Testing method for reducing number of overkills by repeatedly writing data to addresses in a non-volatile memory | |
| US20120269018A1 (en) | Memory system having memory and memory controller and operation method thereof | |
| KR100875294B1 (ko) | 프로그래밍시 블럭단위의 상태 레지스터를 확인하는 플래시메모리와 그 방법 | |
| CN103310849A (zh) | 测试电路、存储器系统以及存储器系统的测试方法 | |
| CN111833927A (zh) | 非易失存储器内置参数配置方法 | |
| US7437627B2 (en) | Method and test device for determining a repair solution for a memory module | |
| US6430096B1 (en) | Method for testing a memory device with redundancy | |
| US11984180B2 (en) | Enabling or disabling on-die error-correcting code for a memory built-in self-test |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20201027 |