KR101498009B1 - 비휘발성 메모리 시스템에서 결함 블록 분리 - Google Patents

비휘발성 메모리 시스템에서 결함 블록 분리 Download PDF

Info

Publication number
KR101498009B1
KR101498009B1 KR1020097004782A KR20097004782A KR101498009B1 KR 101498009 B1 KR101498009 B1 KR 101498009B1 KR 1020097004782 A KR1020097004782 A KR 1020097004782A KR 20097004782 A KR20097004782 A KR 20097004782A KR 101498009 B1 KR101498009 B1 KR 101498009B1
Authority
KR
South Korea
Prior art keywords
block
address data
blocks
user accessible
defective
Prior art date
Application number
KR1020097004782A
Other languages
English (en)
Other versions
KR20090073094A (ko
Inventor
왕강 트사이
록 투
Original Assignee
샌디스크 테크놀로지스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샌디스크 테크놀로지스, 인코포레이티드 filed Critical 샌디스크 테크놀로지스, 인코포레이티드
Publication of KR20090073094A publication Critical patent/KR20090073094A/ko
Application granted granted Critical
Publication of KR101498009B1 publication Critical patent/KR101498009B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/816—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout
    • G11C29/82—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout for EEPROMs

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

하나의 방법 및 장치는 비휘발성 저장 엘리먼트들의 다수의 사용자 액세스 가능 블록들을 갖는 비휘발성 메모리 디바이스들에서 결함 블록들의 개선된 식별 및 분리를 제공하고, 각각의 블록은 또한 연관된 결함 블록 래치를 갖는다. 상기 방법은 결함 블록 래치가 결함으로 인해 설정되었는지를 결정하기 위하여 각각의 결함 블록 래치를 감지하고, 각각의 설정된 래치에 대응하는 어드레스 데이터를 칩 메모리상에 일시적으로 저장하는 것을 제공한다. 상기 방법은 어드레스 데이터를 검색하고 상기 어드레스 데이터를 바탕으로 결함 블록들을 디스에이블링하는 것을 더 포함한다. 비휘발성 메모리 디바이스는 결함 블록 래치들을 감지하고, 세트 래치를 갖는 각각의 블록에 대한 어드레스 데이터를 저장하고, 추후 어드레스 데이터를 바탕으로 결함 블록 래치들을 세트하기 위하여 저장된 어드레스 데이터를 검색하는 컨트롤러를 가지는 것이 기술된다.
사용자 액세스 가능 블록, 비휘발성 메모리 디바이스, 결함 블록, 결함 블록 래치, 어드레스 데이터

Description

비휘발성 메모리 시스템에서 결함 블록 분리{DEFECTIVE BLOCK ISOLATION IN A NON-VOLATILE MEMORY SYSTEM}
본 발명은, 일반적으로 비휘발성 메모리 분야에 관한 것이고, 보다 구체적으로는 비휘발성 메모리 시스템에서 메모리의 결함 블록들을 분리하기 위한 방법과 장치에 관한 것이다.
메모리의 사용은 정보 및 엔터테인먼트 분야들에서 저장 수요들의 빠른 성장 및 메모리의 크기와 비용 감소로 인해 증가하고 있다. 폭넓게 사용된 한 가지 타입의 메모리는 전력이 제거될 때에도 저장된 정보를 유지하는 비휘발성 반도체 메모리이다. 다양한 비휘발성의 소거 가능하고 프로그램 가능한 메모리들이 있다. 비휘발성 메모리의 하나의 폭넓게 사용되는 타입은 플래시 메모리이다. 플래시 메모리의 통상적인 상업적 형태는 트랜지스터 셀들의 하나 또는 그 이상의 어레이들로 구성된 전기적으로 소거 가능하고 프로그램 가능한 판독 전용 메모리(EEPROM) 디바이스를 사용하고, 각각의 셀은 하나 또는 그 이상의 데이터 비트들을 비휘발성 저장할 수 있다. 저장 셀들은 독립적인 블록들로 내부적으로 분할되고, 그 각각은 단일 동작으로 소거할 수 있는 한 세트의 저장 위치를 형성한다. 각각의 블록은 단일 동작으로 소거될 수 있는 가장 작은 단위이다.
플래시 메모리 디바이스가 제조될 때, 제조 결함들은 일반적으로 제조소 검사에 의해 제조업자에 의해 식별된다. 일반적으로, 플래시 메모리가 특정 수 미만의 결함 또는 사용할 수 없는 물리적 블록을 포함하는 한, 플래시 메모리가 팔릴 수 있다. 양품률을 증가시키기 위하여, 제조업자는 결함 블록들을 대체하기 위하여 사용될 다수의 리던던트 또는 스페어 블록들을 포함할 수 있다. 만약 결함 블록들의 수가 스페어 블록들의 수를 초과하면, 상기 디바이스는 통상적으로 버려진다. 일반적으로, 제조소에서 결함 블록들은 각각의 디바이스를 개별적으로 검사하고 결함 블록들의 리스트를 생성하는 검사 시스템 메모리에서 결함 블록들의 어드레스를 저장하는 검사 시스템에 의해 식별된다.
통상적으로, 결함 블록들을 식별하기 위한 검사 시스템 처리는 검사될 메모리 장치에 전력을 제공하여 시작되고, 다음으로 모든 메모리 블록들은 결함 블록들을 식별하기 위하여 스캔된다. 결함 블록들이 식별될 때, 결함 블록들의 어드레스 리스트는 검사 시스템의 메모리에서 생성된다. 일단 디바이스의 검사가 완료되면, 결함 블록들은 결함 블록들이 사용되지 못하도록 하기 위하여 결함으로 표시된다. 공통적인 접근 방식에서, 결함 블록들 또는 결함 블록의 선택된 페이지들은 각각 개별적으로 모두 영으로 기록(프로그램)된다. 다른 결함 마킹 표시가 또한 사용될 수 있다. 추후, 메모리 디바이스가 사용하기 위하여 전력이 인가될 때, 메모리 블록들은 스캔되고 마킹된 블록들의 어드레스들(예를 들어, 모두 영으로 저장된 블록들)은 결함 블록들의 리스트를 생성하기 위하여 사용된다. 이런 리스트는 메모리 디바이스상 임시 저장소에 저장되고 그들이 사용되지 않도록 결함 블록들을 분리하 기 위하여 사용된다.
이런 검사 처리는 각각의 검사된 메모리 디바이스가 모두 영인 것과 같은 결함 블록 표시로 개별적으로 프로그램되게 한다. 검사는 통상적으로 다수의 메모리 디바이스들(예를 들어, 많은 다이의 웨이퍼)에서 수행되기 때문에, 검사는 많은 디바이스들이 병렬로 검사될 수 없으면 효과적이지 않다. 통상적인 검사 처리를 사용하여 한번에 많은 메모리 디바이스들의 병렬 검사는 결함 블록들의 리스트를 저장하고, 다음으로 블록들을 프로그램하기 위한 다량의 메모리를 갖는 복잡한 검사 시스템을 요구한다. 게다가, 이런 통상적인 방법은 만약 결함 블록들의 수가 메모리 디바이스상에 제조된 스페어 블록들을 초과하면, 메모리 디바이스가 일반적으로 팔릴 수 있기 때문에 사용 가능한 메모리상 결함일 수 있는 블록들의 수를 제한한다.
그러므로, 검사 설비에 결함 블록 리스트들의 저장을 요구하지 않고 결함 메모리 블록들의 식별 및 분리를 수행할 수 있는 방법 및 장치가 필요하다. 게다가, 결함인 것을 표시하기 위하여 각각의 결함 블록이 독립적으로 프로그램되는 것을 요구하지 않는 보다 효과적인 결함 블록들의 마킹을 수행하는 방법 및 장치가 필요하다.
일 실시예에서, 비휘발성 저장 엘리먼트들의 다수의 사용자 액세스 가능 블록들을 각각 갖는 비휘발성 메모리 디바이스에서 결함 블록들을 처리하기 위한 방법이 제공되고, 각각의 블록은 연관된 결함 블록 래치를 갖는다. 상기 방법은 결함 블록 래치가 결함으로 인해 세트되었는지를 결정하기 위하여 각각의 결함 블록 래치를 감지하고, 메모리 디바이스 내 임시 메모리 내에 세트될 각각의 래치에 대응하는 어드레스 데이터를 저장하는 것을 포함한다. 상기 방법은 어드레스 데이터를 검색하고 상기 어드레스 데이터를 바탕으로 결함 블록들을 디스에이블링하는 것을 더 포함한다.
다른 실시예에서, 비휘발성 메모리 디바이스는 비휘발성 저장 엘리먼트들의 다수의 사용자 액세스 가능 블록들을 포함하고, 각각의 블록은 연관된 결함 블록 래치를 갖는다. 상기 디바이스는 각각의 블록의 결함 블록들 래치를 감지하고, 메모리 디바이스상 임시 저장소에 블록이 결함인 것을 나타내기 위하여 세트된 연관된 결함 블록 래치를 갖는 각각의 블록에 대응하는 어드레스 데이터를 저장하는 컨트롤러를 포함한다. 상기 컨트롤러는 추후 저장된 어드레스 데이터를 검색하고 어드레스 데이터를 바탕으로 사용자 액세스 가능 블록들을 디스에이블하기 위하여 어드레스 데이터에 대응하는 결함 블록 래치들을 세트하기 위해 어드레스 데이터를 사용한다.
새로운 것으로 믿어지는 본 발명의 특징은 첨부된 청구항들의 특성으로 나타난다. 본 발명은 추가 장점들과 함께 첨부 도면들과 관련하여 취해진 다음 상세한 설명을 참조하여 가장 잘 이해될 수 있다. 도면들에서, 유사한 참조 번호들은 유사한 엘리먼트들을 식별한다.
도 1은 비휘발성 메모리 디바이스 같은 메모리 디바이스들을 검사하기 위한 검사 시스템의 예의 블록도.
도 2는 도 1에 도시된 것과 같은 비휘발성 메모리 디바이스의 일 실시예의 상세한 블록도를 도시한 도면.
도 3은 결함들을 분리하기 위하여 비휘발성 메모리를 처리하는 방법의 실시예를 도시하는 흐름도.
도 4는 도 3에 도시된 기록 캐시에 결함 블록 어드레스들을 전달하는 일 실시예를 도시한 상세한 흐름도.
도 5는 기록 캐시에 결함 블록 정보에 적당한 포맷의 실시예의 개략도.
도 6은 도 3에 도시된 결함 블록 래치들의 세팅의 일 실시예의 상세한 흐름도.
본 발명이 다양한 형태들의 실시예들을 허용하지만, 본 개시물이 본 발명의 예시로서 고려되고 도시된 특정 실시예들로 본 발명을 제한하지 않는다는 이해가 도면들 및 이후 몇몇 예시적인 실시예들 및 비제한 실시예들에 기술된다. 이 개시물에서, 이접적 접속사의 사용은 접속사를 포함하는 것으로 의도된다. 정관사 또는 부정 관사의 사용은 카디널너티(cardinality)로 의도되지 않는다. 특히, "그" 객체 또는 "하나의" 객체는 하나 또는 가능한 한 다수의 상기 객체들을 나타내기 위하여 의도된다.
도 1은 비휘발성 메모리 디바이스(12) 같은 메모리 디바이스들을 검사하기 위한 검사 시스템(10)의 특정한 예의 블록도이다. 도시된 검사 시스템(10)은 시스템 프로세서(18), 랜덤 액세스 메모리(RAM), 및 입력/출력 회로(20) 같은 다른 구 성요소들이 예를 들어 메모리 디바이스(12) 및 오퍼레이터와 통신하게 하는 시스템 버스(14)를 포함한다. 시스템(10)은 도시되지 않은 다른 구성요소들(예를 들어, ROM 같은 추가 메모리, 레지스터들, 네트워크 인터페이스)을 선택적으로 포함할 수 있다. 검사 시스템(10)은 검사를 위하여 링크(22)를 통해 메모리 디바이스(12)와 인터페이스한다. 프로세서(18)는 RAM(16) 같은 메모리에 저장된 검사 프로그래밍에 따라 검사 처리를 제어한다. 비휘발성 메모리 디바이스(12)는 비휘발성 메모리 어레이(24) 및 메모리 컨트롤러(28)를 포함한다. 비휘발성 메모리 디바이스(24)는 비휘발성 메모리일 수 있고, 상기 비휘발성 메모리의 많은 타입들 및 변형들은 종래에 공지되었다. 예를 들어, 하나의 잘 공지된 적당한 비휘발성 메모리는 NAND 플래시 메모리이다. 상기 비휘발성 메모리는 필요시 데이터가 액세스 및 판독되도록 데이터를 저장하기 위하여 배열된다. 데이터의 저장, 판독 및 소거는 일반적으로 메모리 컨트롤러(28)에 의해 제어된다. 몇몇 예들에서, 컨트롤러(28)는 독립된 물리적 디바이스에 배치될 수 있다.
메모리 디바이스(12)의 도시된 예의 상세한 블록도는 비휘발성 메모리 어레이(24) 및 컨트롤러(28)를 포함하는 도 2에 도시된다. 메모리 어레이(24)는 비휘발성 메모리 셀들의 어레이이고, 각각의 셀은 도시된 바와 같이 N 블록들(30)에 배열되고 하나 또는 그 이상의 데이터 비트들을 저장할 수 있다.
메모리(12)는 버스(15)를 통하여 다른 시스템들, 예를 들어 도 1에 도시된 링크(22)를 통하여 검사 시스템(10)과 통신한다. 컨트롤러 시스템(28)은 데이터를 기록하고, 판독하기 위하여 메모리 어레이(24)의 동작을 제어하고 메모리 어레 이(24)를 동작시키기 위하여 다양한 하우스키핑 기능들을 수행한다. 컨트롤러(28)는 일반적으로 비휘발성 메모리와 연관된 특정 처리들을 수행하기 위하여 하나 또는 그 이상의 상태 머신들(27)을 포함할 수 있고, 여러 다른 논리 및 인터페이스 회로들(도시되지 않음)을 포함할 수 있다.
도시된 실시예의 메모리 셀 어레이(30)는 블록 어드레스 디코더들(17) 및 판독/기록 회로(19)를 통하여 컨트롤러(28)에 의해 어드레스된 메모리 셀들의 블록(30)의 수(N)를 포함한다. 각각의 블록은 블록 어드레스를 블록 디코더(17)에 제공함으로써 개별적으로 선택될 수 있다. 블록 디코더(17)는 래치가 세트될 때 각각의 블록의 판독을 수행할 수 없게 하는 각각의 블록에 대한 결함 블록 래치(31)를 포함한다. 래치들(31)은 전력이 제거될 때 데이터를 홀딩하지 못한다. 잘 공지된 방식으로 디코더(17)는 올바른 전압들을 메모리 어레이(24)에 제공하여 어드레스된 블록에 대한 데이터를 프로그래밍(기록), 판독, 또는 소거하도록 하기 위해 어드레스된 블록을 선택한다. 게다가, 각각의 메모리 회로는 판독/기록 회로(19)를 포함한다. 회로(19)는 감지 증폭기들을 포함하고 어드레스된 셀들에 데이터를 기록 또는 프로그램하고, 어드레스된 메모리 셀들로부터 데이터를 판독하기 위하여 인가된 제어 전압들을 구동한다. 회로(19)는 컬럼 어드레스들을 디코딩하기 위한 컬럼 어드레스 디코더들(도시되지 않음), 및 데이터의 임시 저장을 위한 레지스터들로 만들어진 기록 캐시(21)를 포함한다. 어레이(24)에 프로그램되거나, 최근에 어레이(24)로부터 판독된 데이터는 통상적으로 이런 기록 캐시(21)에 저장된다. 도시된 실시예에서, 상태 머신(27)은 판독/기록 회로(19) 및 블록 디코더들(17) 각각에 컬 럼 어드레스들(26) 및 블록 어드레스들(25)을 결합한다. 게다가, 상태 머신은 데이터 버스(33) 상에서 기록 캐시(21)에 및 상기 기록 캐시로부터 데이터를 결합하고, 블록 어드레스에 의해 선택된 래치(31)를 판독 또는 세트/리셋하기 위하여 래치 액세스 채널(29)을 통하여 결함 블록 래치들(31)에 액세스한다.
메모리 어레이(24)는 도시된 실시예에서 메모리 셀들의 블록(30)의 수(N)를 갖고, 여기서 N은 넓은 범위일 수 있다. 한 가지 통상적인 예에서 N은 약 4000일 수 있다. 플래시 메모리 시스템들에서 공통인 바와 같이, 블록들(30)은 통상적으로 소거될 수 있는 가장 작은 단위이다. 즉, 각각의 블록은 함께 소거되는 최대 수의 메모리 셀들을 포함한다. 플래시 메모리에서 도 2에 도시된 바와 같이 다수의 페이지들(34)로 각각의 블록을 분할하는 것은 일반적이다(예를 들어, 통상적인 블록은 128 페이지들을 가지며 각각 대략 2000 바이트들로 만들어진다). 부가적으로, EC 부분(23)은 데이터가 어레이(24)로부터 판독되거나 상기 어레이에 프로그램될 때 에러 수정을 수행하기 위하여 컨트롤러(28)에 포함될 수 있다. 플래시 메모리의 하나의 공통 협약으로, 메모리 셀들에 프로그램되거나 기록되는 데이터는 영이고, 소거된 데이터는 1이다. 메모리 어레이(30)는 사용자 블록들, 하나 또는 그 이상의 ROM 블록들 및 RD 블록들을 포함하는 몇몇 종류의 블록들을 포함할 수 있다. 사용자 블록들은 블록들의 벌크를 포함하고 판독, 프로그램, 및 소거 같은 표준 사용자 명령들에 의해 액세스할 수 있는 사용자 저장을 위한 블록들이다. ROM 블록들은 디바이스의 전력 공급 후 리턴될 파라미터들 및 정보의 저장을 위해 사용되는 특정하게 제한된 명령들로 액세스할 수 있는 것이다. RD 블록들은 결함 사용자 블록들을 리맵핑하는 것을 제외하고 리던던트 블록들 세트이다. ROM 블록들은 또한 결함 블록들의 리맵핑을 위한 결함 블록 정보를 절약하기 위하여 제한된 양의 저장소를 갖는다.
결함 블록들에 대한 디바이스(12)를 검사하기 위하여, 사용자 블록들은 결함들이 스캔되고 결함 블록 래치(31)는 결함 블록이 발견될 때 세트된다. 다음으로, 통상적으로 수행되는 각각의 결함 블록을 프로그래밍 또는 소거하는 대신, 디바이스(12)의 모든 사용자 블록들 및 RD 블록들은 결함 블록 래치(31) 세트를 제외하고 플래시 프로그램/소거된다. ROM 블록의 데이터는 영향을 받지 않을 것이다. 도시된 실시예에서, 상태 머신(27)은 액세스 채널(29)상 각각의 결함 블록 래치(31)의 감지를 실행하고, 검사 스캔에 의해 세트된 것으로 발견된 각각의 래치(31)에 대한 기록 캐시(1)에 한 세트의 어드레스 데이터를 기록한다. 다음으로, 모든 세트 래치들(31)은 리셋되고, 모든 사용자 블록들 및 RD 블록들은 결함 표시가 프로그램된다(도시된 실시예에서 영). 결함 블록 래치들(31)은 다음으로 우선 기록 캐시(21)로부터 결함 블록 어드레스들을 검색하는 상태 머신(27)에 의해 세트된다. 모든 사용자 및 RD 블록들은 결함 블록들이 래치들(31)의 세팅에 의해 디스에이블된 소거를 가지기 때문에, 결함 블록들 내에 영을 남기고 소거된다. 이런 방식으로 결함 블록들은 각각의 블록을 독립적으로 프로그램하지 않고 그리고 검사 시스템(10) 메모리에 결함 블록 어드레스를 저장하지 않고 결함들 표시(예를 들어, 모두 영)로 효과적으로 프로그램될 수 있다.
한 세트의 결함 블록 어드레스 데이터에 대한 예시적인 데이터 구조(170)의 도표는 도 5에 도시된다. 이런 도시된 예에서, 어드레스 데이터는 10-12 비트 플러스 플래그 비트를 포함할 수 있다. 에러들을 감소시키기 위하여, 리던던트 데이터는 에러 검출 및 수정을 허용하는 것이 바람직하다. 따라서, 도시된 실시예에서, 4바이트의 데이터가 사용된다. 도시된 바와 같이, 바이트 0은 어드레스의 비트들(0-6)을 포함하고, 플래그 비트, 및 바이트 2는 1 내지 3의 더미 비트들 및 어드레스 비트들(7-12)을 포함한다. 게다가, 리던던트 데이터는 도시된 바와 같이 바이트들(1 및 3)에서 바이트들(0 및 2)의 보완물로 만들어진다. 도시된 실시예에서, 하나의 상기 4 바이트 어드레스 데이터 세트는 형성되고 각각의 결함 블록에 저장된다.
도 3은 비휘발성 메모리(12)의 결함 블록들을 효과적으로 식별하고 분리하기 위한 도 1에 도시된 바와 같은 시스템에 사용하기에 적당한 처리 실시예를 도시하는 흐름도(100)이다. 검사 동안, 검사 시스템(10)이 메모리 디바이스(12)의 블록들(30)을 스캔하기 때문에, 이것은 결함으로서 검출한 각각의 블록에 대한 결함 블록 래치(31)를 세트한다. 따라서, 일단 메모리 디바이스(12)의 모든 메모리 블록들(30)이 검사되면, 디바이스(12) 내 모든 결함 블록들 상 결함 블록 래치들(31)은 흐름도 시작 위치(102)에서 표시된 바와 같이 세트될 것이다. 검사 시스템(10)의 프로세서(18)는 기록 캐시(19)에 결함 블록들의 어드레스 정보 전달을 시작할 것이다. 이런 전달은 일 실시예에서 컨트롤러(28)의 상태 매칭(27)에 의해 실행될 수 있다.
결함 블록 어드레스 정보를 전달하기 위한 처리의 상세한 실시예는 도 4에 도시된다. 기록 캐시의 블록 어드레스 및 컬럼 어드레스는 단계(152)에서 우선 상태 머신(27)에 의해 기록 캐시(21)의 시작 위치에 리셋된다. 다음으로, 상태 머신은 각각의 사용자 블록(30)의 결함 블록 래치(31)를 통하여 스캔한다. 도시된 실시예에서, 이런 처리는 결함 블록 래치 액세스 채널(29)을 사용하여 결함 블록 래치(31)를 감지하고 단계(154)에서 세트되는지(즉, 블록이 결함임을 표시)를 결정함으로써 수행된다. 만약 결함 블록 래치(31)가 세트되면, 상기 블록의 어드레스 정보는 단계(156)에 도시된 바와 같이 기록 캐시(21)에 기록되고, 그 후 처리는 도시된 바와 같이 단계(158)로 진행한다. 만약 결함 블록 래치(31)가 단계(154)에서 세트되지 않으면, 상태 머신은 현재 어드레스된 블록이 단계(158)에 도시된 바와 같이 메모리의 최종 블록인지를 결정하기 위하여 검사한다. 만약 그렇다면, 플래그 비트 결함을 갖는 데이터의 더미 세트는 단계(160)에 도시된 바와 같이 결함 블록 데이터의 최종부를 마크하기 위하여 기록 캐시에 기록된다. 만약 어드레스된 블록이 최종 블록이 아니면, 블록 어드레스는 증가되고 처리는 도시된 바와 같이 (154)로 리턴하여, 메모리의 다음 블록을 시험한다. 이런 사이클은 최종 블록이 검사될 때까지 모든 메모리 블록들을 통하여 계속되어, 결함 블록들 각각에 대해 기록 캐시의 어드레스 데이터의 데이터 세트를 유발한다. 일 실시예에서 모든 사용자 및 RD 블록들은 어드레스된다.
도 3을 참조하여, 모든 결함 블록 어드레스 데이터가 단계(104)에서 기록 캐시에 기록된 후, 결함 블록 어드레스들은 단계(106)에 도시된 바와 같이 ROM 블록에 기록된다. ROM은 결함 블록 어드레스들의 비휘발성 저장소를 제공한다. 검사 시 스템(10)은 결함 블록들의 기록(프로그래밍)이 인에이블되도록 단계(110)에서 도시된 바와 같이 결함 블록 래치들의 리세팅을 시작한다. 플래시 기록은 양호 및 불량인 모든 사용자 및 RD 블록들의 모든 메모리 위치에 영을 기록하기 위하여 단계(112)에서 시작된다. ROM 블록에 저장된 결함 블록 어드레스들은 상태 머신에 의해 단계(114)에서 ROM 블록으로부터 판독되고 기록 캐시(21)에 저장된다. 기록 캐시에 저장된 결함 블록 어드레스 정보는 다음으로 단계(116)에서 도시된 바와 같이 결함 블록들을 디스에이블하기 위하여 결함 블록 래치들(31)을 세트하기 위해 사용된다.
도 6은 예를 들어 상태 머신(27)에서 결함 블록 래치들의 단계(116)의 실행의 일 실시예의 상세한 흐름도이다. 일단 단계가 단계(200)에서 시작되면, 상태 머신은 기록 캐시(21)의 결함 블록 어드레스 데이터의 시작에 컬럼 어드레스를 리세트함으로써 시작한다. 다음으로, 한 세트의 결함 블록 어드레스 데이터(170)(예를 들어 도 5)는 단계(204)에서 상태 머신에 의해 판독되고 에러 수정 검사는 리던던트 데이터(예를 들어 데이터 세트 170의 바이트들 1 및 3, 도 5)를 사용하여 단계(206)에서 수행된다. 만약 에러 수정 검사가 단계(206)에서 실패하면, 컬럼 어드레스는 단계(208)에서 다음 어드레스로 증가되고, 상태 머신(27)은 도시된 바와 같이 단계들(204)에서 다음 결함 블록 어드레스를 얻기 위해 리턴한다. 만약 에러 수정 검사가 단계(206)에서 통과하면, 어드레스 데이터 세트의 플래그 비트는 단계(210)에서 검사되고 만약 진실이면, 어드레스된 블록의 결함 블록 래치(31)는 단계(212)에서 도시된 바와 같이 래치 액세스 채널(29)을 통하여 세트된다. 결함 블 록 래치의 이런 세팅은 결함 블록의 판독, 기록 및 소거를 디스에이블링하게 한다. 상태 머신(27)은 단계(208)에서 다음 어드레스 데이터 세트로 증가하고 도시된 바와 같이 단계(204)로 리턴한다. 만약 단계(210)의 플래그 비트가 거짓이면, 최종 어드레스 데이터 세트를 표시하는 것이 이미 판독되었고, 도시된 실시예의 단계(116)는 완료된다.
기록 캐시가 상대적으로 제한되는 실시예에서, 단계들(104 및 106)뿐 아니라 단계들(114 및 116)은 반복적으로 수행될 수 있다. 예를 들어, 메모리의 단일 페이지의 기록 캐시를 갖는 일 실시예에서, 상태 머신(27)은 기록 캐시(21)가 충만될 때까지 이전에 기술된 바와 같이 104에서 결함 블록 어드레스들의 전달을 수행할 수 있다. 다음으로, 기록 캐시(21)에서 어드레스 데이터의 전체 페이지는 단계(106)에서 ROM에 저장되고 그 후 처리는 어드레스 데이터의 다른 페이지가 기록 캐시(21)에 기록되는 단계(104)로 리턴한다. 이런 처리는 최종 결함 블록 래치가 감지되 최종 어드레스 데이터가 단계(106)에서 ROM에 저장될 때까지 계속된다. 이후 처리는 이전에 기술된 바와 같이 단계들(110 및 112)을 통하여 단계(114)로 계속되고, 사용자 ROM으로부터 어드레스 데이터의 제 1 페이지는 단계(114)에서 기록 캐시(33)에 판독된다. 다음으로, 어드레스 데이터의 제 1 페이지는 단계(116)에서 결함 블록 래치(31)를 세트하기 위하여 사용된다. 상태 머신(27)은 어드레스 데이터의 다음 페이지를 검색하기 위하여 단계(116)로 리턴하고 단계(116)에서 이들 어드레스들에 대한 결함 블록 래치들을 세트하기 위하여 상기 다음 페이지를 사용한다. 이런 처리는 최종 어드레스 데이터의 최종 페이지가 검색되고 최종 결함 블록 래치가 세트될 때까지 반복한다.
도 3을 참조하여, 결함 블록 래치들이 단계(116)에서 세트된 후, 메모리는 단계(118)에서 도시된 바와 같이 플래시 소거된다. 이것은 결함 블록들(이런 시점에서 소거되지 않도록 디스에이블됨)이 모두 영으로 프로그램되어 남아있게 하고 우수한 블록들이 모두 1을 남기고 소거된다. 따라서, 결함 블록들은 개별적으로 프로그램되지 않고 그리고 메모리 디바이스의 결함 블록 어드레스들을 저장하지 않고 이 실시예에서 모두 영인 결함 표시를 보유한다.
물론, 본 발명이 다양한 실시예들에서 하드웨어, 소프트웨어, 또는 하드웨어 및 소프트웨어의 결합으로 실행될 수 있는 것이 이해된다.
본 발명은 도시된 장치 및 방법의 실시예의 특정 항목들로 제한되지 않고, 다른 변형들 및 응용들은 고안된다. 특정 다른 변화들은 여기에 수반된 본 발명의 사상 및 범위에서 벗어나지 않고 상기된 장치 및 방법에서 이루어질 수 있다. 예를 들어, 비록 본 발명이 플래시 메모리를 참조하여 도시되지만, 본 발명의 방법 및 장치는 저장 엘리먼트들의 이용 가능한 관리 블록들을 분할하는 임의의 메모리 시스템에 사용될 수 있다. 그러므로 상기 상세한 설명의 주제가 도시를 위한 것으로 해석되는 것이 의도된다.
상술한 바와 같이, 본 발명은, 일반적으로는 비휘발성 메모리 분야, 보다 구체적으로는 비휘발성 메모리 시스템에서 메모리의 결함 블록을 분리하기 위한 방법과 장치를 제공하는데 사용된다.

Claims (22)

  1. 삭제
  2. 비휘발성 저장 엘리먼트의 다수의 사용자 액세스 가능 블록을 포함하는 비휘발성 메모리 디바이스에서 결함 블록을 처리하는 방법으로서,
    각각의 블록은 연관된 결함 블록 래치를 갖고, 상기 방법은,
    상기 결함 블록 래치가 결함으로 인해 세트되는지를 결정하기 위하여 각각의 결함 블록 래치를 감지하는 단계와,
    상기 메모리 디바이스 내 임시 메모리에 각각의 세트 래치에 대응하는 어드레스 데이터를 저장하는 단계와,
    어드레스 데이터가 저장된 후 상기 세트 결함 블록 래치들을 리세트하는 단계 및 모든 사용자 액세스 가능 블록들을 프로그래밍하는 단계를 포함하고,
    상기 모든 사용자 액세스 가능 블록들을 프로그래밍하는 단계는 모든 사용자 액세스 가능 블록들로 표시를 기록하는 단계를 포함하고, 및 상기 방법은
    상기 어드레스 데이터를 검색하고 상기 어드레스 데이터를 바탕으로 결함 블록을 디스에이블링하는 단계를
    포함하는, 결함 블록 처리 방법.
  3. 제 2항에 있어서, 상기 검색 단계는 디스에이블되지 않은 사용자 액세스 가능 블록들로부터 상기 표시를 소거하는 단계를 더 포함하는, 결함 블록 처리 방법.
  4. 제 3항에 있어서, 상기 임시 메모리는 상기 메모리 디바이스의 판독 및 기록 회로와 연관된 데이터 레지스터들을 포함하는, 결함 블록 처리 방법.
  5. 제 2항에 있어서, 상기 각각의 결함 블록 래치를 감지하는 단계는 최종 사용자 액세스 가능 블록이 감지된 것을 검출하는 단계와 상기 어드레스 데이터의 끝을 표시하기 위하여 마커를 저장하는 단계를 더 포함하는, 결함 블록 처리 방법.
  6. 제 2항에 있어서, 상기 프로그래밍은 모두 영을 갖는 각각의 사용자 액세스 가능 블록을 프로그래밍하는 단계를 포함하는, 결함 블록 처리 방법.
  7. 제 2항에 있어서, 상기 어드레스 데이터는 어드레스 데이터 및 리던던트 어드레스 데이터 형태로 저장되는, 결함 블록 처리 방법.
  8. 삭제
  9. 제 7항에 있어서, 상기 어드레스 데이터를 검색하는 단계는 리던던트 데이터를 사용한 에러 검출을 포함하는, 결함 블록 처리 방법.
  10. 삭제
  11. 비휘발성 메모리 디바이스로서,
    비휘발성 엘리먼트들의 다수의 사용자 액세스 가능 블록으로서, 상기 각각의 블록은 연관된 결함 블록 래치를 갖는, 블록과,
    각각의 블록의 결함 블록 래치를 감지하고, 블록이 결함임을 표시하기 위하여 세트된 연관된 결함 블록 래치를 갖는 각각의 블록에 대응하는 어드레스 데이터를 메모리 디바이스의 임시 저장소에 저장하고, 모든 사용자 액세스 가능 블록들을 프로그램하는, 컨트롤러를 포함하고,
    상기 모든 사용자 액세스 가능 블록들을 프로그래밍하는 상기 컨트롤러는 모든 사용자 액세스 가능 블록들로 표시를 기록하는 컨트롤러를 포함하며, 및
    다음으로, 저장된 어드레스 데이터를 검색하고 어드레스 데이터를 바탕으로 사용자 액세스 가능 블록들을 디스에이블하기 위해 어드레스 데이터에 대응하는 결함 블록 래치들을 세트하기 위하여 어드레스 데이터를 사용하는, 비휘발성 메모리 디바이스.
  12. 제 11항에 있어서, 상기 컨트롤러는 디스에이블되지 않은 사용자 액세스 가능 블록들로부터 상기 표시를 소거하는, 비휘발성 메모리 디바이스.
  13. 제 11항에 있어서, 상기 임시 저장소는 상기 메모리 디바이스의 판독 및 기록 회로와 연관된 데이터 레지스터들을 포함하는, 비휘발성 메모리 디바이스.
  14. 제 11항에 있어서, 상기 컨트롤러는 결함 블록 래치들을 감지하고, 어드레스 데이터를 저장하고, 최종 사용자 액세스 가능 블록을 검출한 것에 응답하여 어드레스 데이터의 끝을 표시하기 위하여 임시 저장소에 마커를 저장하는 상태 머신을 포함하는, 비휘발성 메모리 디바이스.
  15. 제 12항에 있어서, 상기 컨트롤러는 블록이 결함임을 표시하는 표시로서 모두 영을 갖는 각각의 사용자 액세스 가능 블록을 프로그램하는, 비휘발성 메모리 디바이스.
  16. 제 11항에 있어서, 상기 컨트롤러는 어드레스 데이터 및 리던던트 어드레스 데이터 형태의 어드레스 데이터를 저장하는, 비휘발성 메모리 디바이스.
  17. 삭제
  18. 삭제
  19. 비휘발성 저장 엘리먼트들의 다수의 사용자 액세스 가능 블록들을 포함하는 비휘발성 메모리 디바이스로서, 각각의 블록은 연관된 결함 블록 래치를 갖고, 방법은,
    결함 블록 래치가 결함으로 인해 세트되었는지를 결정하기 위하여 각각의 결함 블록 래치를 감지하기 위한 수단과,
    메모리 디바이스의 임시 메모리에, 각각의 세트 래치에 대응하는 어드레스 데이터를 저장하기 위한 수단과,
    어드레스 데이터가 저장된 후 결함 블록 래치들을 리세팅하고 모든 사용자 액세스 가능 블록들을 프로그래밍하는 수단을 포함하고,
    모든 사용자 액세스 가능 블록들을 프로그래밍하는 수단은 모든 사용자 액세스 가능 블록들로 표시를 기록하는 수단을 포함하며, 및 상기 방법은
    어드레스 데이터를 검색하고 상기 어드레스 데이터에 대응하는 모든 블록들을 디스에이블링하기 위한 수단을
    포함하는, 방법.
  20. 제 19항에 있어서, 상기 검색 수단은 디스에이블되지 않은 사용자 액세스 가능 블록들로부터 표시를 소거하기 위한 수단을 더 포함하는, 방법.
  21. 다수의 비휘발성 메모리 디바이스들에서 결함 블록을 처리하기 위한 방법으로서,
    상기 디바이스들 각각은 비휘발성 저장 엘리먼트들의 다수의 사용자 액세스 가능 블록들을 포함하고, 상기 방법은,
    결함인 것으로 결정된 각각의 사용자 액세스 가능 블록에 대한 어드레스 데이터를 메모리 디바이스의 임시 메모리에 저장하는 단계와,
    다수의 메모리 디바이스들 중 적어도 하나에서 모든 사용자 액세스 가능 블록들을 프로그래밍하는 단계로서, 상기 모든 사용자 액세스 가능 블록들을 프로그래밍하는 단계는 상기 모든 사용자 액세스 가능 블록들로 표시를 기록하는 단계를 포함하는, 상기 모든 사용자 액세스 가능 블록들을 프로그래밍하는 단계와,
    어드레스 데이터에 의해 결함으로 식별되지 않는 모든 사용자 액세스 가능 블록들로부터 상기 표시를 소거하는 단계를
    포함하는, 결함 블록 처리 방법.
  22. 비휘발성 저장 엘리먼트들의 다수의 사용자 액세스 가능 블록들을 각각 포함하는 비휘발성 메모리 디바이스들을 처리하는 방법으로서,
    결함 블록들을 식별하기 위하여 병렬로 다수의 비휘발성 메모리 디바이스들을 검사하는 단계와,
    각각의 개별 메모리 디바이스에 결함 블록을 식별하는 결함 블록 데이터를 저장하는 단계와,
    결함 표시를 갖는 다수의 메모리 디바이스들의 사용자 액세스 가능 블록들을 플래시 프로그래밍하는 단계와,
    결함 블록으로 식별되지 않는 임의의 사용자 액세스 가능 블록에 대한 다수의 메모리 디바이스에서 상기 사용자 블록들을 플래시 소거하는 단계를
    포함하는, 비휘발성 메모리 디바이스 처리 방법.
KR1020097004782A 2006-09-07 2007-08-30 비휘발성 메모리 시스템에서 결함 블록 분리 KR101498009B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/470,945 US7561482B2 (en) 2006-09-07 2006-09-07 Defective block isolation in a non-volatile memory system
US11/470,945 2006-09-07
PCT/US2007/019030 WO2008030377A2 (en) 2006-09-07 2007-08-30 Defective block isolation in a non-volatile memory system

Publications (2)

Publication Number Publication Date
KR20090073094A KR20090073094A (ko) 2009-07-02
KR101498009B1 true KR101498009B1 (ko) 2015-03-11

Family

ID=39157762

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097004782A KR101498009B1 (ko) 2006-09-07 2007-08-30 비휘발성 메모리 시스템에서 결함 블록 분리

Country Status (5)

Country Link
US (1) US7561482B2 (ko)
KR (1) KR101498009B1 (ko)
CN (1) CN101512669B (ko)
TW (1) TWI467591B (ko)
WO (1) WO2008030377A2 (ko)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7904619B2 (en) 2006-11-24 2011-03-08 Sandforce, Inc. System, method, and computer program product for reducing memory write operations using difference information
US7809900B2 (en) * 2006-11-24 2010-10-05 Sandforce, Inc. System, method, and computer program product for delaying an operation that reduces a lifetime of memory
US7747813B2 (en) * 2006-11-24 2010-06-29 Sandforce, Inc. Multi-memory device system and method for managing a lifetime thereof
US8316206B2 (en) * 2007-02-12 2012-11-20 Marvell World Trade Ltd. Pilot placement for non-volatile memory
US7904672B2 (en) 2006-12-08 2011-03-08 Sandforce, Inc. System and method for providing data redundancy after reducing memory writes
KR100885783B1 (ko) * 2007-01-23 2009-02-26 주식회사 하이닉스반도체 플래시 메모리 장치 및 동작 방법
US7849275B2 (en) 2007-11-19 2010-12-07 Sandforce, Inc. System, method and a computer program product for writing data to different storage devices based on write frequency
US7903486B2 (en) 2007-11-19 2011-03-08 Sandforce, Inc. System, method, and computer program product for increasing a lifetime of a plurality of blocks of memory
JP2009146548A (ja) * 2007-12-18 2009-07-02 Toshiba Corp 不揮発性半導体記憶装置
US8102705B2 (en) 2009-06-05 2012-01-24 Sandisk Technologies Inc. Structure and method for shuffling data within non-volatile memory devices
US8027195B2 (en) * 2009-06-05 2011-09-27 SanDisk Technologies, Inc. Folding data stored in binary format into multi-state format within non-volatile memory devices
US20110002169A1 (en) * 2009-07-06 2011-01-06 Yan Li Bad Column Management with Bit Information in Non-Volatile Memory Systems
US8516166B2 (en) * 2009-07-20 2013-08-20 Lsi Corporation System, method, and computer program product for reducing a rate of data transfer to at least a portion of memory
US8400854B2 (en) * 2009-09-11 2013-03-19 Sandisk Technologies Inc. Identifying at-risk data in non-volatile storage
US8144512B2 (en) 2009-12-18 2012-03-27 Sandisk Technologies Inc. Data transfer flows for on-chip folding
US8468294B2 (en) * 2009-12-18 2013-06-18 Sandisk Technologies Inc. Non-volatile memory with multi-gear control using on-chip folding of data
US8725935B2 (en) 2009-12-18 2014-05-13 Sandisk Technologies Inc. Balanced performance for on-chip folding of non-volatile memories
US9104580B1 (en) 2010-07-27 2015-08-11 Apple Inc. Cache memory for hybrid disk drives
TWI467593B (zh) * 2010-09-06 2015-01-01 Fugu Tech Entpr Co Ltd 用於一非揮發性記憶體陣列之標記方法及初始化方法
CN102592680B (zh) * 2011-01-12 2015-04-08 北京兆易创新科技股份有限公司 一种存储芯片的修复装置和方法
US9342446B2 (en) 2011-03-29 2016-05-17 SanDisk Technologies, Inc. Non-volatile memory system allowing reverse eviction of data updates to non-volatile binary cache
US8446772B2 (en) 2011-08-04 2013-05-21 Sandisk Technologies Inc. Memory die self-disable if programmable element is not trusted
CN102543213B (zh) * 2011-12-31 2014-07-30 大连现代高技术集团有限公司 Eeprom芯片的数据检错方法
US8732391B2 (en) 2012-04-23 2014-05-20 Sandisk Technologies Inc. Obsolete block management for data retention in nonvolatile memory
US8681548B2 (en) 2012-05-03 2014-03-25 Sandisk Technologies Inc. Column redundancy circuitry for non-volatile memory
US8897080B2 (en) 2012-09-28 2014-11-25 Sandisk Technologies Inc. Variable rate serial to parallel shift register
US9490035B2 (en) 2012-09-28 2016-11-08 SanDisk Technologies, Inc. Centralized variable rate serializer and deserializer for bad column management
US9076506B2 (en) 2012-09-28 2015-07-07 Sandisk Technologies Inc. Variable rate parallel to serial shift register
TWI550624B (zh) * 2014-12-16 2016-09-21 Memory data control method
US10032524B2 (en) 2015-02-09 2018-07-24 Sandisk Technologies Llc Techniques for determining local interconnect defects
CN110895630B (zh) * 2018-09-12 2022-06-07 长鑫存储技术有限公司 晶圆堆叠方法及装置、存储介质和电子设备
US11094357B2 (en) * 2019-05-07 2021-08-17 Micron Technology, Inc. Memory devices with user-defined tagging mechanism
US10930327B1 (en) * 2020-01-27 2021-02-23 Micron Technology, Inc. Memory read masking
JP2021140555A (ja) * 2020-03-06 2021-09-16 本田技研工業株式会社 半導体装置とその制御方法
JP7500458B2 (ja) * 2021-02-16 2024-06-17 キオクシア株式会社 不揮発性半導体記憶装置及びその動作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6888764B2 (en) * 2001-08-31 2005-05-03 Kabushiki Kaisha Toshiba Semiconductor device including semiconductor memory
US20060140027A1 (en) * 2004-12-28 2006-06-29 Nec Electronics Corporation Semiconductor memory device and method of operating the same
US7159141B2 (en) * 2002-07-01 2007-01-02 Micron Technology, Inc. Repairable block redundancy scheme
US7336536B2 (en) * 2004-06-25 2008-02-26 Micron Technology, Inc. Handling defective memory blocks of NAND memory devices

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7447069B1 (en) * 1989-04-13 2008-11-04 Sandisk Corporation Flash EEprom system
JP2575919B2 (ja) * 1990-03-22 1997-01-29 株式会社東芝 半導体記憶装置の冗長回路
GB9614551D0 (en) * 1996-07-11 1996-09-04 Memory Corp Plc Memory system
JP3673027B2 (ja) * 1996-09-05 2005-07-20 沖電気工業株式会社 テスト対象の半導体記憶回路を備えた半導体記憶装置
JP2003022693A (ja) * 2001-07-09 2003-01-24 Mitsubishi Electric Corp 半導体メモリ
US7171536B2 (en) * 2002-10-28 2007-01-30 Sandisk Corporation Unusable block management within a non-volatile memory system
TWI295021B (en) * 2004-12-10 2008-03-21 Infortrend Technology Inc Storage system and method for handling bad storage device data therefor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6888764B2 (en) * 2001-08-31 2005-05-03 Kabushiki Kaisha Toshiba Semiconductor device including semiconductor memory
US7159141B2 (en) * 2002-07-01 2007-01-02 Micron Technology, Inc. Repairable block redundancy scheme
US7336536B2 (en) * 2004-06-25 2008-02-26 Micron Technology, Inc. Handling defective memory blocks of NAND memory devices
US20060140027A1 (en) * 2004-12-28 2006-06-29 Nec Electronics Corporation Semiconductor memory device and method of operating the same

Also Published As

Publication number Publication date
TW200832426A (en) 2008-08-01
CN101512669B (zh) 2013-03-06
WO2008030377A2 (en) 2008-03-13
US20080062761A1 (en) 2008-03-13
WO2008030377A3 (en) 2008-07-10
TWI467591B (zh) 2015-01-01
CN101512669A (zh) 2009-08-19
US7561482B2 (en) 2009-07-14
KR20090073094A (ko) 2009-07-02

Similar Documents

Publication Publication Date Title
KR101498009B1 (ko) 비휘발성 메모리 시스템에서 결함 블록 분리
US9582191B2 (en) Memory block quality identification in a memory
US7958439B2 (en) Defective memory block remapping method and system, and memory device and processor-based system using same
US7490274B2 (en) Method and apparatus for masking known fails during memory tests readouts
US7739560B2 (en) Nonvolatile semiconductor memory device and method of self-testing the same
US9177668B2 (en) Method and apparatus for bit cell repair
KR100736288B1 (ko) 불량 셀을 치환하기 위한 용장 셀을 구비한 불휘발성반도체 기억 장치
US8208325B2 (en) Semiconductor device, semiconductor package and memory repair method
TWI441189B (zh) 用於改良冗餘分析之記憶體裝置故障彙總資料縮減技術
US20070136640A1 (en) Defect detection and repair in an embedded random access memory
US7859900B2 (en) Built-in self-repair method for NAND flash memory and system thereof
US20030084386A1 (en) ECC Based system and method for repairing failed memory elements
Hsiao et al. Built-in self-repair schemes for flash memories
CN101308703A (zh) 非易失性存储器阵列字线重试擦除及阈值电压恢复的方法
US6634003B1 (en) Decoding circuit for memories with redundancy
US20120269018A1 (en) Memory system having memory and memory controller and operation method thereof
KR100871703B1 (ko) 불휘발성 메모리 장치 및 그 구동방법
JPH07335000A (ja) 不揮発性メモリ
US20240006008A1 (en) Operating and testing semiconductor devices
US7434092B2 (en) Semiconductor memory and method of storing configuration data

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180201

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee