CN102737722A - 一种内建自测系统的自检修补法 - Google Patents
一种内建自测系统的自检修补法 Download PDFInfo
- Publication number
- CN102737722A CN102737722A CN2012102617967A CN201210261796A CN102737722A CN 102737722 A CN102737722 A CN 102737722A CN 2012102617967 A CN2012102617967 A CN 2012102617967A CN 201210261796 A CN201210261796 A CN 201210261796A CN 102737722 A CN102737722 A CN 102737722A
- Authority
- CN
- China
- Prior art keywords
- address
- self
- built
- data
- test system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Debugging And Monitoring (AREA)
Abstract
本发明提出一种内建自测系统的自检修补法，步骤如下：将预期数据依地址依次增大的排列顺序输入到存储器存储阵列中；优化内建自测系统；内建自测系统记录存储器存储阵列的起始地址，并对存储器存储阵列中的存储数据依输入方式进行数据读取，且将每次依地址读取的存储数据的每一位数据依次与内建自测系统中以地址所对应的字节数为单位、依输入方式预先存储的预期数据的每一位数据进行比较，依次输出每一地址的比较结果，当比较结果表示为内容不一致时，确定所述比较结果对应存储阵列的存储数据为失效地址，则将冗余阵列修复失效地址的存储数据。本发明可快速判断存储器的失效地址，并通过冗余阵列修补该存储器的当前失效地址，缩短测试时间。
Description
技术领域
本发明属于存储器制造领域，尤其涉及一种内建自测系统(BIST)的自检修补法。
背景技术
目前系统级芯片(Systern on Chip，SoC)嵌入式存储器的测试，大多采用内建自测试方法，即自行生成测试向量、存储器的控制信号和地址信号，并对存储器的相应数据与理想仿真数据进行比较，判断存储器有无故障。依照这种架构思想，半导体芯片上有存储器304和标准的存储器内建自测(MemoryBuild-Inself-Test-Circuit，MBIST)系统300的结构示意图如图1所示，每个存储器304必须备有一个MBIST系统300，该标准的MBIST系统300形成在半导体芯片302上，该半导体芯片302具有形成在其上的存储器304。该半导体芯片302还具有形成在其上用于提供该存储器304与MBIST系统300相连接的传导垫306。所述标准的MBIST系统300备有一个存储器内建自测试控制器和一个比较器，其中MBIST控制器用于生成测试存储器所需要的测试向量、存储器的控制信号和被测地址信号；比较器用于将存储器读出的数据和预期数据进行比较，并将比较结果送交MBIST控制器，从而得到存储器304有无失效的结论。
根据图1所示的结构，在该半导体芯片302上伴随存储器304而建立的标准的MBIST系统的工作方法流程如图2所示，所述存储器304的容量为64M(兆)、具有8路扩展I/O(输入/输出)口、测试频率为10MHz(兆赫兹)，标准的MBIST系统通过MBIST控制器自动地将整个存储器存储阵列进行读取，由于存储器304的数据是以bit(位)的方式保存在存储器的单元阵列中，一个单元阵列中只能存储一个bit，如有一个bit为坏点，整个存储器就失效，因为无法得知该存储器的失效点的地址，因此无法对存储器进行修复。如想对存储器进行修复，需要将存储器中的某一地址的所有数据按Byte(字节)或Word(字)进行读取，而每个Byte或Word再按bit的顺序读取，其中，八个单元阵列为一数据组可组成一个Byte，或十六个单元阵列为一数据组可组成一个Word。每一个时钟(CLK)可以读取一个bit，因此，一个Byte需要8个CLK将8个bit读取，而一个Word需要16个CLK将16个bit读取，然后，MBIST控制器将输出的数据再一位一位的通过比较器与预期数据进行比较，判断是否正确，然后再按bit的顺序输出。当某个bit被判断为坏点，则需要向前反推8位(包括坏点)，以Byte的方式对失效点进行修复，或需要向前反推16位(包括坏点)，以Word的方式对失效点进行修复。如图2所示的标准的MBSIT系统对存储器的测试时间为6.7S(秒)。可见，现有的伴随存储器而建立的内建自测试方法在判断存储器的失效点时所用的测试时间过长。
因此，如何使SoC嵌入式存储器的MBIST系统的测试时间缩短是现代存储器制造的一个回避不了的问题。
发明内容
本发明的目的是提供一种内建自测系统的自检修补法，以便可以快速判断存储器的失效地址，缩短判断失效点所用的测试时间。
为解决上述问题，本发明提供了一种内建自测系统的自检修补法，所述内建自测系统用于检测存储器存储阵列，该方法包括如下步骤：
将预期数据依照地址依次增大的排列顺序输入到存储器存储阵列中；
优化内建自测系统，以使内建自测系统以地址所对应的字节数为单位对存储器存储阵列进行数据读取，并将预期数据以地址所对应的字节数为单位、依照地址依次增大的排列顺序存储在内建自测系统中；
内建自测系统记录存储器存储阵列的起始地址，并对存储器存储阵列中的存储数据依照地址依次增大的排列顺序进行数据读取，且将每次依照地址读取的存储数据的每一位数据依次与内建自测系统中以地址所对应的字节数为单位、依照地址依次增大的排列顺序的预先存储的预期数据的每一位数据进行比较，依次输出每一地址的比较结果，若每一地址所对应的每一位数据均一致，则输出该地址的比较结果为内容一致，若至少有一位数据为不一致，则输出该地址的比较结果为内容不一致；
检测每一地址的比较结果，当比较结果表示为内容不一致时，根据所述存储器存储阵列的起始地址和所述比较结果在所有比较结果的排列次序，确定所述比较结果对应存储阵列的存储数据的地址，判定为失效地址，并将存储器的冗余阵列按照所述失效地址逐一修复失效地址的存储数据。
进一步的，所述比较结果为通过“0”代表所述以地址所对应的字节数为单位的内容不一致，通过“1”代表所述以地址所对应的字节数为单位的内容一致。
进一步的，所述比较结果为通过“1”代表所述以地址所对应的字节数为单位的内容不一致，通过“0”代表所述以地址所对应的字节数为单位的内容一致。
进一步的，所述内建自测系统以地址所对应的字节数为单位对存储器存储阵列进行数据读取的步骤中，所述地址为字节地址，或字地址。
由以上技术方案可知，本发明与标准的MBIST系统工作方法相比，本发明公开的一种内建自测系统的自检修补法，由于在存储器存储阵列中和在内建自测系统中均以地址所对应的字节数为单位进行存储数据，并且对内建自测系统进行优化，使内建自测系统能够以地址所对应的字节数为单位对存储器存储阵列依照地址依次增大的排列顺序进行数据读取，并记录存储器存储阵列的起始地址，并将读取的存储器存储阵列中的存储数据的每一位与预先存储在内建自测系统中的预期数据的每一位依次进行比较，每个地址输出一比较结果，当所有地址输出的比较结果为内容一致时，可判断该存储器为有效，当地址输出的比较结果为内容不一致时，根据存储器存储阵列的起始地址和所述比较结果在所有比较结果的排列次序，确定所述比较结果对应存储阵列的存储数据的地址，判定为失效地址；根据所有比较结果中输出的比较结果为内容不一致的个数，确定所述存储器失效地址的个数，最后通过冗余阵列逐一修复失效地址的存储数据。因此，本发明公开的内建自测系统的自检修补法可快速判断存储器的失效地址，并通过冗余阵列迅速修补该存储器的当前失效地址，缩短了判断失效点所用的测试时间。
附图说明
图1为现有技术中半导体芯片上伴随存储器而建立的标准的MBIST系统的结构示意图；
图2是图1之标准的MBIST系统工作方法流程示意图；
图3是本发明一种内建自测系统的自检修补法的流程示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。
下面以图3所示的流程示意图为例，结合图1，对本发明提供的一种内建自测系统的自检修补法进行详细描述。
如图1所示，首先，提供一存储器304’，该存储器304’为单元阵列结构，将预期数据依照地址依次增大的排列顺序输入至存储器304’存储阵列中，在存储器存储阵列中形成以地址所对应的字节数为单元排列的存储数据。所述的以地址所对应的字节数为单位可以为以字节地址为单位排列存储数据，也可以为以字地址为单位排列存储数据。所述字节地址所对应的字节数为一个字节，而所述字地址所对应的字节数为两个字节。本实施例中的存储器304’仍以容量为64M、具有8路扩展I/O口、测试频率为10MHz，且以字节地址为单位排列存储数据的方式为例对本发明进行说明。
其次，对标准的MBIST系统进行优化，使MBIST系统以字节地址为单位对存储器304’存储阵列进行数据读取，并将预期数据以字节地址为单位、依照地址依次增大的排列顺序存储至MBIST系统中。此处，也可以将预期数据以字节地址为单位、依照地址依次增大的排列顺序存储至优化前的MBIST系统中。所述的MBIST系统不仅可以按字节地址为单位对存储器304’存储阵列进行数据读取，也可以按字地址为单位对存储器304’存储阵列中的存储数据进行数据读取。
再次，MBIST系统记录存储器存储阵列的起始地址，并对存储器304’存储阵列中的存储数据依照地址依次增大的排列顺序进行数据读取，且将每次依照字节地址读取的存储数据的每一位依次与预先存储在MBIST系统中的以字节地址为单位、依照地址依次增大的排列顺序的预期数据的每一位依次通过比较器进行比较，依次输出每一字节地址的比较结果，比较结果或为内容一致，或为内容不一致。当将每一字节地址中的每一位数据进行相应比较，若每一地址所对应的每一位数据均一致，则输出该字节地址的比较结果为内容一致，若至少有一位数据为不一致，则输出该字节地址的比较结果为内容不一致，所述的比较结果可以在MBIST系统的端口被检测到。所述比较结果可以为“0”，也可以为“1”，其中，所述“0”代表所述字节地址的内容不一致，则所述“1”代表所述字节地址的内容一致。
然后，逐一检测并记录每一字节地址的比较结果，直至所述存储器304’存储阵列中的存储数据全部经过MBIST系统读取过并且进行过比较，此时，MBIST系统分别记录了字节地址的内容为一致和不一致的“1”的个数和“0”的个数。当比较结果表示为“0”时，根据所述存储器304’存储阵列的起始地址、以及所述比较结果在所有比较结果的排列次序，确定所述比较结果对应存储阵列的存储数据的地址，判定为失效地址，并将存储器304’的冗余阵列按照所述失效地址逐一修复失效地址的存储数据。其中，将比较结果为内容不一致的个数相加作为该存储器失效地址的个数，以存储器失效地址的个数为修复次数。当所有比较结果均为“1”时，该存储器304’为有效。
当然，所述比较结果也可以通过“1”代表所述字节地址的内容不一致，则所述“0”代表所述字节地址的内容一致。那么，逐一检测并记录每一字节地址的比较结果，直至所述存储器304’存储阵列中的存储数据全部经过MBIST系统读取过并且进行过比较，此时，MBIST系统分别记录了字节地址的内容为一致和不一致的“0”的个数和“1”的个数。当比较结果表示为“1”时，根据所述存储器304’存储阵列的起始地址、以及所述比较结果在所有比较结果的排列次序，确定所述比较结果对应存储阵列的存储数据的地址，判定为失效地址，并将存储器304’的冗余阵列按照所述失效地址逐一修复失效地址的存储数据。其中，将比较结果为内容不一致的个数相加作为该存储器失效地址的个数，以存储器失效地址的个数为修复次数。当所有比较结果均为“0”时，该存储器304’为有效。
由于现有技术的MBIST系统是按位排列顺序，一位一位的通过比较器与在MBIST系统中预先存储的预期数据进行比较，且当某个bit被判断为坏点时，反推冗余阵列需要修复的失效地址速度慢，而本发明公开的内建自测系统依照字节地址或字地址为单位排列顺序与MBIST系统中预先存储的预期数据进行比较，所述的内建自测系统用于检测存储器存储阵列的时间只为0.8S。可见，所述的内建自测系统的自检修补方法可快速判断存储器的失效地址，并通过冗余阵列迅速修补该存储器的当前失效地址，缩短了判断失效点所用的测试时间。
本发明虽然以较佳实施例公开如上，但其并不是用来限定权利要求，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。
Claims (4)
1.一种内建自测系统的自检修补法，所述内建自测系统用于检测存储器存储阵列，其特征在于，包括如下步骤：
将预期数据依照地址依次增大的排列顺序输入到存储器存储阵列中；
优化内建自测系统，以使内建自测系统以地址所对应的字节数为单位对存储器存储阵列进行数据读取，并将预期数据以地址所对应的字节数为单位、依照地址依次增大的排列顺序存储在内建自测系统中；
内建自测系统记录存储器存储阵列的起始地址，并对存储器存储阵列中的存储数据依照地址依次增大的排列顺序进行数据读取，且将每次依照地址读取的存储数据的每一位数据依次与内建自测系统中以地址所对应的字节数为单位、依照地址依次增大的排列顺序的预先存储的预期数据的每一位数据进行比较，依次输出每一地址的比较结果，若每一地址所对应的每一位数据均一致，则输出该地址的比较结果为内容一致，若至少有一位数据为不一致，则输出该地址的比较结果为内容不一致；
检测每一地址的比较结果，当比较结果表示为内容不一致时，根据所述存储器存储阵列的起始地址和所述比较结果在所有比较结果的排列次序，确定所述比较结果对应存储阵列的存储数据的地址，判定为失效地址，并将存储器的冗余阵列按照所述失效地址逐一修复失效地址的存储数据。
2.根据权利要求1所述的内建自测系统的自检修补法，其特征在于：所述比较结果为通过“0”代表所述以地址所对应的字节数为单位的内容不一致，通过“1”代表所述以地址所对应的字节数为单位的内容一致。
3.根据权利要求1所述的内建自测系统的自检修补法，其特征在于：所述比较结果为通过“1”代表所述以地址所对应的字节数为单位的内容不一致，通过“0”代表所述以地址所对应的字节数为单位的内容一致。
4.根据权利要求1至3中任一项所述的内建自测系统的自检修补法，其特征在于，所述内建自测系统以地址所对应的字节数为单位对存储器存储阵列进行数据读取的步骤中，所述地址为字节地址，或字地址。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012102617967A CN102737722A (zh) | 2012-07-26 | 2012-07-26 | 一种内建自测系统的自检修补法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012102617967A CN102737722A (zh) | 2012-07-26 | 2012-07-26 | 一种内建自测系统的自检修补法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102737722A true CN102737722A (zh) | 2012-10-17 |
Family
ID=46993049
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2012102617967A Pending CN102737722A (zh) | 2012-07-26 | 2012-07-26 | 一种内建自测系统的自检修补法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102737722A (zh) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103824600A (zh) * | 2014-03-05 | 2014-05-28 | 上海华虹宏力半导体制造有限公司 | 存储器测试方法及装置 |
| CN105097049A (zh) * | 2015-08-03 | 2015-11-25 | 西安华芯半导体有限公司 | 一种用于多页存储阵列的损坏单元片内统计系统 |
| CN106205732A (zh) * | 2016-07-12 | 2016-12-07 | 北京兆易创新科技股份有限公司 | 一种Multi‑plane结构非易失性存储器的列修复方法和装置 |
| CN107240421A (zh) * | 2017-05-19 | 2017-10-10 | 上海华虹宏力半导体制造有限公司 | 存储器的测试方法及装置、存储介质和测试终端 |
| CN107305790A (zh) * | 2016-04-21 | 2017-10-31 | 北京兆易创新科技股份有限公司 | 一种非挥发性存储器的自测试方法和装置 |
| CN109903805A (zh) * | 2019-02-25 | 2019-06-18 | 中国科学院上海微系统与信息技术研究所 | 存储器片内自测试方法、装置和存储器 |
| CN110364214A (zh) * | 2019-06-28 | 2019-10-22 | 珠海博雅科技有限公司 | 一种读失效存储单元的替换方法、装置、设备及存储介质 |
| CN110751978A (zh) * | 2019-10-16 | 2020-02-04 | 上海华虹宏力半导体制造有限公司 | 用于非挥发性存储器的测试校调方法及测试校调电路 |
| CN114968120A (zh) * | 2022-06-01 | 2022-08-30 | 上海佳勒电子有限公司 | 一种提高单片机flash存储次数的数据处理方法及系统 |
-
2012
- 2012-07-26 CN CN2012102617967A patent/CN102737722A/zh active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103824600B (zh) * | 2014-03-05 | 2017-01-04 | 上海华虹宏力半导体制造有限公司 | 存储器测试方法及装置 |
| CN103824600A (zh) * | 2014-03-05 | 2014-05-28 | 上海华虹宏力半导体制造有限公司 | 存储器测试方法及装置 |
| CN105097049B (zh) * | 2015-08-03 | 2017-11-10 | 西安紫光国芯半导体有限公司 | 一种用于多页存储阵列的损坏单元片内统计系统 |
| CN105097049A (zh) * | 2015-08-03 | 2015-11-25 | 西安华芯半导体有限公司 | 一种用于多页存储阵列的损坏单元片内统计系统 |
| CN107305790A (zh) * | 2016-04-21 | 2017-10-31 | 北京兆易创新科技股份有限公司 | 一种非挥发性存储器的自测试方法和装置 |
| CN107305790B (zh) * | 2016-04-21 | 2020-07-31 | 北京兆易创新科技股份有限公司 | 一种非挥发性存储器的自测试方法和装置 |
| CN106205732A (zh) * | 2016-07-12 | 2016-12-07 | 北京兆易创新科技股份有限公司 | 一种Multi‑plane结构非易失性存储器的列修复方法和装置 |
| CN106205732B (zh) * | 2016-07-12 | 2019-08-06 | 北京兆易创新科技股份有限公司 | 一种Multi-plane结构非易失性存储器的列修复方法和装置 |
| CN107240421A (zh) * | 2017-05-19 | 2017-10-10 | 上海华虹宏力半导体制造有限公司 | 存储器的测试方法及装置、存储介质和测试终端 |
| CN109903805A (zh) * | 2019-02-25 | 2019-06-18 | 中国科学院上海微系统与信息技术研究所 | 存储器片内自测试方法、装置和存储器 |
| CN109903805B (zh) * | 2019-02-25 | 2021-08-20 | 中国科学院上海微系统与信息技术研究所 | 存储器片内自测试方法、装置和存储器 |
| CN110364214A (zh) * | 2019-06-28 | 2019-10-22 | 珠海博雅科技有限公司 | 一种读失效存储单元的替换方法、装置、设备及存储介质 |
| CN110751978A (zh) * | 2019-10-16 | 2020-02-04 | 上海华虹宏力半导体制造有限公司 | 用于非挥发性存储器的测试校调方法及测试校调电路 |
| CN114968120A (zh) * | 2022-06-01 | 2022-08-30 | 上海佳勒电子有限公司 | 一种提高单片机flash存储次数的数据处理方法及系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102737722A (zh) | 一种内建自测系统的自检修补法 | |
| KR101498009B1 (ko) | 비휘발성 메모리 시스템에서 결함 블록 분리 | |
| US7454671B2 (en) | Memory device testing system and method having real time redundancy repair analysis | |
| CN107039084B (zh) | 带冗余单元的存储器芯片的晶圆测试方法 | |
| TWI630618B (zh) | 用於測試及組裝記憶體模組之系統及方法 | |
| US20070047347A1 (en) | Semiconductor memory devices and a method thereof | |
| CN111145826B (zh) | 一种存储器内建自测试方法、电路及计算机存储介质 | |
| CN100421175C (zh) | 用于对缺陷单元地址编程的缺陷单元地址编程电路和方法 | |
| US8913451B2 (en) | Memory device and test method thereof | |
| CN108511029B (zh) | 一种fpga中双端口sram阵列的内建自测和修复系统及其方法 | |
| US7773438B2 (en) | Integrated circuit that stores first and second defective memory cell addresses | |
| CN100444287C (zh) | 用于存储器测试中感测放大器的时间可控制感测方案 | |
| CN101236790A (zh) | 集成有只读存储器的芯片及内建自测试系统及方法 | |
| KR101967270B1 (ko) | 메모리 장치 및 이의 테스트 방법 | |
| US20030002363A1 (en) | Integrated dynamic memory and method for operating it | |
| CN102013274B (zh) | 一种存储器的自检测电路和方法 | |
| KR20170016640A (ko) | 반도체 장치 및 그 리페어 방법 | |
| CN102360568B (zh) | 一种并行异步存储器及其数据读取方法 | |
| US9607718B2 (en) | Semiconductor memory device and test operation method thereof | |
| CN115691632B (zh) | 测试控制系统和方法 | |
| US9589668B2 (en) | Semiconductor memory device for performing test operation of circuits related to repair scheme and operating method thereof | |
| CN109215724B (zh) | 存储器自动检测和修复的方法及装置 | |
| US9064605B2 (en) | Semiconductor system and method for reparing the same | |
| KR20140029735A (ko) | Ｅ-Ｆｕｓｅ를 이용하여 불량을 구제하는 리페어 시스템 및 그의 제어 방법 | |
| CN100444286C (zh) | 存储单元信号窗测试方法和设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI Effective date: 20140504 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20140504 Address after: 201203 Shanghai Zhangjiang hi tech park Zuchongzhi Road No. 1399 Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201203 Shanghai Guo Shou Jing Road, Pudong New Area Zhangjiang hi tech Park No. 818 Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai |
|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20121017 |