CN110364214A - 一种读失效存储单元的替换方法、装置、设备及存储介质 - Google Patents

一种读失效存储单元的替换方法、装置、设备及存储介质 Download PDF

Info

Publication number
CN110364214A
CN110364214A CN201910571969.7A CN201910571969A CN110364214A CN 110364214 A CN110364214 A CN 110364214A CN 201910571969 A CN201910571969 A CN 201910571969A CN 110364214 A CN110364214 A CN 110364214A
Authority
CN
China
Prior art keywords
cell
replacement
storage unit
failure
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910571969.7A
Other languages
English (en)
Inventor
安友伟
陈晓君
李建球
那万臣
张登军
刘大海
闫江
李迪
陈刚
余作欢
逯钊琦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Boya Technology Co Ltd
Original Assignee
Zhuhai Boya Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuhai Boya Technology Co Ltd filed Critical Zhuhai Boya Technology Co Ltd
Priority to CN201910571969.7A priority Critical patent/CN110364214A/zh
Publication of CN110364214A publication Critical patent/CN110364214A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/838—Masking faults in memories by using spares or by reconfiguring using programmable devices with substitution of defective spares

Abstract

本发明公开了一种读失效存储单元的替换方法、装置、设备及存储介质，接收外部的测试机发送的替换指令和校验数据；将目标存储芯片内的数据与校验数据相比较，判断失效的cell；对比较得到的失效的cell进行分析和判别；执行替换指令，依次对失效的cell进行替换。将替换指令执行的操作交由存储芯片主控来完成，测试机在这个过程中只需要负责发送校验数据和替换指令，以及判断执行结果和固化替换信息，因此测试机在测试过程中的计算量大大减小，相应减小了测试时间，对于需要同步测试多个存储芯片的测试机来说，测试方的设备要求降低。

Description

一种读失效存储单元的替换方法、装置、设备及存储介质
技术领域
本发明涉及半导体存储器应用技术领域，特别是一种读失效存储单元的替换方法、装置、设备及存储介质。
背景技术
部分norflash非易失性存储芯片在生产出来后会有少量存储单元(cell)是坏的，失效的存储单元无法进行正常的读、写和擦操作中的一种或多种，如果不对这些失效的存储单元进行修复处理，整个存储芯片将会报废，通常norflash设计公司会在存储芯片内部预留一部分存储单元，用于替换那些失效的cell。通常来说，在晶圆量产测试中通过测试发现失效的cell，然后对这些cell进行替换来完成修复操作，但是当前主流的测试方法存在以下问题：
测试机需要对每颗存储芯片进行测试，获取失效的cell的数量和地址，并判断能否替换和最终执行替换，整个测试过程要求测试机具有并行独立操作存储芯片的能力，而且测试机需要承担大量的运算操作，测试时间很长，测试成本很高。
发明内容
为解决上述问题，本发明的目的在于提供一种读失效存储单元的替换方法、装置、设备及存储介质，将norflash存储芯片中失效cell的查找、计算、判断、替换步骤都放在存储芯片内部完成，测试机只需对同步测试的所有存储芯片进行无差别的操作即可，无需进行大量的运算操作。
本发明解决其问题所采用的技术方案是：
一种读失效存储单元的替换方法，包括以下步骤：
接收外部的测试机发送的替换指令和校验数据；
将目标存储芯片内的数据与校验数据相比较，判断失效的cell，所述失效的cell为擦写操作正常而读操作出错的存储单元；
对比较得到的失效的cell进行分析和判别；
执行替换指令，依次对失效的cell进行替换。
进一步，判断失效的cell包括以下步骤：
保存需要进行校验的数据；
读取目标存储芯片的当前地址数据；
校验读取的数据与输入的校验数据是否一致，若是，则当前地址自增，指向下一次存储芯片读操作，若否，则获取出错数据所对应的存储单元的数量和地址，并标记出错数据所对应的存储单元为失效的cell。
进一步，对比较得到的失效的cell进行分析和判别包括以下步骤：
判断每个失效的cell是否可以通过替换来完成修复，若是，保存替换信息，若否，将表示当前失效的cell无法替换的标志位设置为有效；
判断目标存储芯片内部用于替换的预留储存单元的数量是否满足完成全部替换操作，若不满足，则发送报告信息。
进一步，执行替换指令后，当前地址自增，指向下一次存储芯片读操作，并向外部的测试机发送执行结果信息。
进一步，接收外部的测试机发送的针对目标存储芯片的替换固化信息。
一种读失效存储单元的替换装置，包括：
接收单元，用于接收外部的测试机发送的替换指令和校验数据；
比较单元，用于将目标存储芯片内的数据与校验数据相比较，判断失效的cell，所述失效的cell为擦写操作正常而读操作出错的存储单元；
分析单元，对比较得到的失效的cell进行分析和判别；
替换操作单元，用于执行替换指令，依次对失效的cell进行替换。
进一步，比较单元还包括：
保存单元，用于保存需要进行校验的数据；
读取单元，用于读取目标存储芯片的当前地址数据；
校验单元，校验读取的数据与输入的校验数据是否一致，若是，则当前地址自增，指向下一次存储芯片读操作，若否，则获取出错数据所对应的存储单元的数量和地址，并标记出错数据所对应的存储单元为失效的cell。
进一步，分析单元还包括：
第一判断单元，用于判断每个失效的cell是否可以通过替换来完成修复，若是，保存替换信息，若否，将表示当前失效的cell无法替换的标志位设置为有效；
第二判断单元，用于判断目标存储芯片内部用于替换的预留储存单元的数量是否满足完成全部替换操作，若不满足，则发送报告信息。
一种读失效存储单元的替换设备，包括至少一个控制处理器和用于与所述至少一个控制处理器通信连接的存储器；所述存储器存储有可被所述至少一个控制处理器执行的指令，所述指令被所述至少一个控制处理器执行，以使所述至少一个控制处理器能够执行如上述任一项所述的读失效存储单元的替换方法。
一种计算机可读存储介质，其特征在于：所述计算机可读存储介质存储有计算机可执行指令，所述计算机可执行指令用于使计算机执行如上述任一项所述的读失效存储单元的替换方法。
本发明实施例中提供的一个或多个技术方案，至少具有如下有益效果：将替换指令执行的操作交由存储芯片主控来完成，测试机在这个过程中只需要负责发送校验数据和替换指令，以及判断执行结果和固化替换信息，因此测试机在测试过程中的计算量大大减小，相应减小了测试时间，对于需要同步测试多个存储芯片的测试机来说，测试方的设备要求降低。
附图说明
下面结合附图和实施例对本发明作进一步说明。
图1是本发明实施例的方法流程图；
图2是本发明实施例的判断失效的cell的流程图；
图3是本发明实施例的分析和判别失效的cell的流程图；
图4是本发明实施例的外部的测试机的方法流程图；
图5是本发明实施例的装置中单元架构示意图；
图6是本发明实施例的设备中的连接示意图；
图7是本发明实施例的运行流程简图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。需要说明的是，如果不冲突，本发明实施例中的各个特征可以相互结合，均在本发明的保护范围之内。
需要说明的是，如果不冲突，本发明实施例中的各个特征可以相互结合，均在本发明的保护范围之内。另外，虽然在装置示意图中进行了功能模块划分，在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于装置中的模块划分，或流程图中的顺序执行所示出或描述的步骤。
参照图1和图7，本发明的一个实施例提供了一种读失效存储单元的替换方法，包括：
S1，接收外部的测试机发送的替换指令和校验数据；
S2，将目标存储芯片内的数据与校验数据相比较，判断失效的cell，所述失效的cell为擦写操作正常而读操作出错的存储单元；
S3，对比较得到的失效的cell进行分析和判别；
S4，执行替换指令，依次对失效的cell进行替换。
本发明实施例将传统的测试机对存储芯片进行替换判断和替换操作的部分，划分由存储芯片完成，因此测试机仅仅同时对一张针卡上的所有存储芯片进行无差别操作，即发送替换指令和接收替换指令，大大减小了测试机负担的计算量，相应减小了测试所需要的时间，提高了测试效率。值得注意的是，本发明实施例对仅读操作出错的存储单元有效，擦和写操作中其中一项也出错的情况不在本发明实施例的范围内，因为擦写出错无法完成上述的校验步骤。
参照图2，其中，判断失效的cell的步骤S2中还包括以下步骤：
S21，保存需要进行校验的数据；
S22，读取目标存储芯片的当前地址数据；
S23，校验读取的数据与输入的校验数据是否一致，若是，则当前地址自增，指向下一次存储芯片读操作，若否，则获取出错数据所对应的存储单元的数量和地址，并标记出错数据所对应的存储单元为失效的cell。
校验数据从测试机的端口获得，通常来说，存储芯片的校验数据基本一致，或者说设计公司相同型号的存储芯片的校验数据基本一致，因此测试过程实际上并不需要针对批量同型号的存储芯片多次输入校验数据；当在目标存储芯片中发现出现失效的cell时，记录目标存储芯片中出现的失效的cell的数量和地址，以便进行下一步替换操作，假如目标存储芯片中没有发现失效的cell，相当于不需要进行替换，因此可以进入下一次存储芯片读操作，直到当前存储芯片的所有地址都遍历一次。
参照图3，其中，对比较得到的失效的cell进行分析和判别的步骤S3中包括以下步骤：
S31，判断每个失效的cell是否可以通过替换来完成修复，若是，保存替换信息，若否，将表示当前失效的cell无法替换的标志位设置为有效；
S32，判断目标存储芯片内部用于替换的预留储存单元的数量是否满足完成全部替换操作，若不满足，则发送报告信息。
由于替换过程中并非每个失效的cell的都能完成替换，部分无法替换的失效的cell要对其进行标志位设置，从而屏蔽掉这部分失效的cell，同时在统计完目标存储单元中全部可替换的失效的cell后，对比预留的存储单元的数量是否能够满足全部替换，不能满足的情况下需要报告测试机，让测试人员决策。
优选地，执行替换指令后，当前地址自增，指向下一次存储芯片读操作，并向外部的测试机发送执行结果信息。
优选地，接收外部的测试机发送的针对目标存储芯片的替换固化信息。
上述两个步骤主要是存储芯片完成替换操作后与外部的测试机进行通信的动作，其一是反馈执行结果，其二是固化替换信息，从而对存储芯片完成整个替换流程。
因此参照图4，基于上述测试机的操作，可以知道测试机一侧执行的步骤如下：
S300，接收测试人员编写的存储芯片的校验数据；
S301，向目标存储单元发送校验数据和替换指令；
S302，接收目标存储单元返回的执行结果信息，判断替换指令是否成功执行；
S303，若是，则固化目标存储芯片的替换信息，若否，则发出通知。
本发明实施例还提供了一种读失效存储单元的替换装置，在该读失效存储单元的替换装置1000中，包括但不限于：接收单元1100、比较单元1200、分析单元1300和替换操作单元1400。
其中，接收单元1100，用于接收外部的测试机发送的替换指令和校验数据；
比较单元1200，用于将目标存储芯片内的数据与校验数据相比较，判断失效的cell，所述失效的cell为擦写操作正常而读操作出错的存储单元；
分析单元1300，对比较得到的失效的cell进行分析和判别；
替换操作单元1400，用于执行替换指令，依次对失效的cell进行替换。
需要说明的是，由于本实施例中的一种读失效存储单元的替换装置与上述的一种读失效存储单元的替换方法基于相同的发明构思，因此，方法实施例中的相应内容同样适用于本装置实施例，此处不再详述。
本发明实施例还提供了一种读失效存储单元的替换设备，该读失效存储单元的替换设备2000可以是任意类型的智能终端，例如手机、平板电脑、个人计算机等。
具体地，该读失效存储单元的替换设备2000包括：一个或多个控制处理器2010和存储器2020，图6中以一个控制处理器2010为例。
控制处理器2010和存储器2020可以通过总线或者其他方式连接，图3中以通过总线连接为例。
存储器2020作为一种非暂态计算机可读存储介质，可用于存储非暂态软件程序、非暂态性计算机可执行程序以及模块，如本发明实施例中的读失效存储单元的替换方法对应的程序指令/模块，例如，图5中所示的接收单元1100、比较单元1200、分析单元1300和替换操作单元1400。控制处理器2010通过运行存储在存储器2020中的非暂态软件程序、指令以及模块，从而执行读失效存储单元的替换装置1000的各种功能应用以及数据处理，即实现上述方法实施例的读失效存储单元的替换方法。
存储器2020可以包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需要的应用程序；存储数据区可存储根据读失效存储单元的替换装置1000的使用所创建的数据等。此外，存储器2020可以包括高速随机存取存储器，还可以包括非暂态存储器，例如至少一个磁盘存储器件、闪存器件、或其他非暂态固态存储器件。在一些实施方式中，存储器2020可选包括相对于控制处理器2010远程设置的存储器，这些远程存储器可以通过网络连接至该读失效存储单元的替换设备2000。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
所述一个或者多个模块存储在所述存储器2020中，当被所述一个或者多个控制处理器2010执行时，执行上述方法实施例中的读失效存储单元的替换方法，例如，执行以上描述的图1中的方法步骤S1至S4，实现图5中的单元1100-1400的功能。
本发明实施例还提供了一种计算机可读存储介质，所述计算机可读存储介质存储有计算机可执行指令，该计算机可执行指令被一个或多个控制处理器执行，例如，被图6中的一个控制处理器2010执行，可使得上述一个或多个控制处理器2010执行上述方法实施例中的读失效存储单元的替换方法，例如，执行以上描述的图1中的方法步骤S1至S4，实现图5中的单元1100-1400的功能。
以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。
通过以上的实施方式的描述，本领域技术人员可以清楚地了解到各实施方式可借助软件加通用硬件平台的方式来实现。本领域技术人员可以理解实现上述实施例方法中的全部或部分流程是可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述方法的实施例的流程。其中，所述的存储介质可为磁碟、光盘、只读存储记忆体(ReadOnly Memory,ROM)或随机存储记忆体(Random Access Memory,RAM)等。
以上是对本发明的较佳实施进行了具体说明，但本发明并不局限于上述实施方式，熟悉本领域的技术人员在不违背本发明精神的前提下还可作出种种的等同变形或替换，这些等同的变形或替换均包含在本申请权利要求所限定的范围内。

Claims (10)

1.一种读失效存储单元的替换方法，其特征在于包括以下步骤：
接收外部的测试机发送的替换指令和校验数据；
将目标存储芯片内的数据与校验数据相比较，判断失效的cell，
所述失效的cell为擦写操作正常而读操作出错的存储单元；
对比较得到的失效的cell进行分析和判别；
执行替换指令，依次对失效的cell进行替换。
2.根据权利要求1所述的一种读失效存储单元的替换方法，其特征在于：判断失效的cell包括以下步骤：
保存需要进行校验的数据；
读取目标存储芯片的当前地址数据；
校验读取的数据与输入的校验数据是否一致，若是，则当前地址自增，指向下一次存储芯片读操作，若否，则获取出错数据所对应的存储单元的数量和地址，并标记出错数据所对应的存储单元为失效的cell。
3.根据权利要求1所述的一种读失效存储单元的替换方法，其特征在于：对比较得到的失效的cell进行分析和判别包括以下步骤：判断每个失效的cell是否可以通过替换来完成修复，若是，保存替换信息，若否，将表示当前失效的cell无法替换的标志位设置为有效；
判断目标存储芯片内部用于替换的预留储存单元的数量是否满足完成全部替换操作，若不满足，则发送报告信息。
4.根据权利要求1所述的一种读失效存储单元的替换方法，其特征在于：执行替换指令后，当前地址自增，指向下一次存储芯片读操作，并向外部的测试机发送执行结果信息。
5.根据权利要求4所述的一种读失效存储单元的替换方法，其特征在于：接收外部的测试机发送的针对目标存储芯片的替换固化信息。
6.一种读失效存储单元的替换装置，其特征在于：包括
接收单元，用于接收外部的测试机发送的替换指令和校验数据；
比较单元，用于将目标存储芯片内的数据与校验数据相比较，判断失效的cell，所述失效的cell为擦写操作正常而读操作出错的存储单元；
分析单元，对比较得到的失效的cell进行分析和判别；
替换操作单元，用于执行替换指令，依次对失效的cell进行替换。
7.根据权利要求6所述的一种读失效存储单元的替换装置，其特征在于：比较单元还包括：
保存单元，用于保存需要进行校验的数据；
读取单元，用于读取目标存储芯片的当前地址数据；
校验单元，校验读取的数据与输入的校验数据是否一致，若是，则当前地址自增，指向下一次存储芯片读操作，若否，则获取出错数据所对应的存储单元的数量和地址，并标记出错数据所对应的存储单元为失效的cell。
8.根据权利要求6所述的一种读失效存储单元的替换装置，其特征在于：分析单元还包括：
第一判断单元，用于判断每个失效的cell是否可以通过替换来完成修复，若是，保存替换信息，若否，将表示当前失效的cell无法替换的标志位设置为有效；
第二判断单元，用于判断目标存储芯片内部用于替换的预留储存单元的数量是否满足完成全部替换操作，若不满足，则发送报告信息。
9.一种读失效存储单元的替换设备，其特征在于：包括至少一个控制处理器和用于与所述至少一个控制处理器通信连接的存储器；所述存储器存储有可被所述至少一个控制处理器执行的指令，所述指令被所述至少一个控制处理器执行，以使所述至少一个控制处理器能够执行如权利要求1-5任一项所述的读失效存储单元的替换方法。
10.一种计算机可读存储介质，其特征在于：所述计算机可读存储介质存储有计算机可执行指令，所述计算机可执行指令用于使计算机执行如权利要求1-5任一项所述的读失效存储单元的替换方法。
CN201910571969.7A 2019-06-28 2019-06-28 一种读失效存储单元的替换方法、装置、设备及存储介质 Pending CN110364214A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910571969.7A CN110364214A (zh) 2019-06-28 2019-06-28 一种读失效存储单元的替换方法、装置、设备及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910571969.7A CN110364214A (zh) 2019-06-28 2019-06-28 一种读失效存储单元的替换方法、装置、设备及存储介质

Publications (1)

Publication Number Publication Date
CN110364214A true CN110364214A (zh) 2019-10-22

Family

ID=68215864

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910571969.7A Pending CN110364214A (zh) 2019-06-28 2019-06-28 一种读失效存储单元的替换方法、装置、设备及存储介质

Country Status (1)

Country Link
CN (1) CN110364214A (zh)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112216621A (zh) * 2020-10-14 2021-01-12 上海华虹宏力半导体制造有限公司 存储器晶圆测试方法和测试装置
CN112908403A (zh) * 2021-03-31 2021-06-04 长鑫存储技术有限公司 备用电路分派方法、装置、设备及介质
CN113380314A (zh) * 2021-06-18 2021-09-10 广东利扬芯片测试股份有限公司 存储器修复测试方法及系统
CN113948145A (zh) * 2020-07-17 2022-01-18 长鑫存储技术有限公司 封装芯片的测试方法、系统、计算机设备和存储介质
CN114121129A (zh) * 2020-09-01 2022-03-01 长鑫存储技术有限公司 失效位元修补方案的确定方法、装置及芯片
US11791012B2 (en) 2021-03-31 2023-10-17 Changxin Memory Technologies, Inc. Standby circuit dispatch method, apparatus, device and medium
US11791010B2 (en) 2020-08-18 2023-10-17 Changxin Memory Technologies, Inc. Method and device for fail bit repairing
US11797371B2 (en) 2020-08-18 2023-10-24 Changxin Memory Technologies, Inc. Method and device for determining fail bit repair scheme
US11853152B2 (en) 2020-08-18 2023-12-26 Changxin Memory Technologies, Inc. Fail bit repair method and device
US11862272B2 (en) 2020-09-01 2024-01-02 Changxin Memory Technologies, Inc. Method and device for determining fail bit repair solution, and chip
US11881278B2 (en) 2021-03-31 2024-01-23 Changxin Memory Technologies, Inc. Redundant circuit assigning method and device, apparatus and medium
US11887685B2 (en) 2020-08-18 2024-01-30 Changxin Memory Technologies, Inc. Fail Bit repair method and device
CN113948145B (zh) * 2020-07-17 2024-05-14 长鑫存储技术有限公司 封装芯片的测试方法、系统、计算机设备和存储介质

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6928591B2 (en) * 2002-12-23 2005-08-09 Lsi Logic Corporation Fault repair controller for redundant memory integrated circuits
CN1679118A (zh) * 2002-07-22 2005-10-05 先进微装置公司 闪存单元的内建式自测试
CN101163977A (zh) * 2005-03-18 2008-04-16 英沛科技公司 集成电路测试模块
CN102737722A (zh) * 2012-07-26 2012-10-17 上海宏力半导体制造有限公司 一种内建自测系统的自检修补法
CN105788648A (zh) * 2014-12-25 2016-07-20 研祥智能科技股份有限公司 基于异构混合内存的nvm坏块识别处理及纠错方法和系统
CN107919160A (zh) * 2016-10-06 2018-04-17 爱思开海力士有限公司 测试单元阵列的方法及执行其的半导体器件
US20180181464A1 (en) * 2016-06-06 2018-06-28 Micron Technology, Inc. Apparatuses and methods for selective determination of data error repair
US20180190367A1 (en) * 2013-03-15 2018-07-05 Micron Technology, Inc. Apparatuses and methods for memory testing and repair
CN207587390U (zh) * 2017-12-21 2018-07-06 珠海博雅科技有限公司 基准电流产生电路
CN108511029A (zh) * 2017-02-23 2018-09-07 上海复旦微电子集团股份有限公司 一种fpga中双端口sram阵列的内建自测和修复系统及其方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1679118A (zh) * 2002-07-22 2005-10-05 先进微装置公司 闪存单元的内建式自测试
US6928591B2 (en) * 2002-12-23 2005-08-09 Lsi Logic Corporation Fault repair controller for redundant memory integrated circuits
CN101163977A (zh) * 2005-03-18 2008-04-16 英沛科技公司 集成电路测试模块
CN102737722A (zh) * 2012-07-26 2012-10-17 上海宏力半导体制造有限公司 一种内建自测系统的自检修补法
US20180190367A1 (en) * 2013-03-15 2018-07-05 Micron Technology, Inc. Apparatuses and methods for memory testing and repair
CN105788648A (zh) * 2014-12-25 2016-07-20 研祥智能科技股份有限公司 基于异构混合内存的nvm坏块识别处理及纠错方法和系统
US20180181464A1 (en) * 2016-06-06 2018-06-28 Micron Technology, Inc. Apparatuses and methods for selective determination of data error repair
CN107919160A (zh) * 2016-10-06 2018-04-17 爱思开海力士有限公司 测试单元阵列的方法及执行其的半导体器件
CN108511029A (zh) * 2017-02-23 2018-09-07 上海复旦微电子集团股份有限公司 一种fpga中双端口sram阵列的内建自测和修复系统及其方法
CN207587390U (zh) * 2017-12-21 2018-07-06 珠海博雅科技有限公司 基准电流产生电路

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113948145A (zh) * 2020-07-17 2022-01-18 长鑫存储技术有限公司 封装芯片的测试方法、系统、计算机设备和存储介质
CN113948145B (zh) * 2020-07-17 2024-05-14 长鑫存储技术有限公司 封装芯片的测试方法、系统、计算机设备和存储介质
US11862269B2 (en) 2020-07-17 2024-01-02 Changxin Memory Technologies, Inc. Testing method for packaged chip, testing system for packaged chip, computer device and storage medium
US11791010B2 (en) 2020-08-18 2023-10-17 Changxin Memory Technologies, Inc. Method and device for fail bit repairing
US11887685B2 (en) 2020-08-18 2024-01-30 Changxin Memory Technologies, Inc. Fail Bit repair method and device
US11797371B2 (en) 2020-08-18 2023-10-24 Changxin Memory Technologies, Inc. Method and device for determining fail bit repair scheme
US11853152B2 (en) 2020-08-18 2023-12-26 Changxin Memory Technologies, Inc. Fail bit repair method and device
WO2022048235A1 (zh) * 2020-09-01 2022-03-10 长鑫存储技术有限公司 失效位元修补方案的确定方法、装置及芯片
CN114121129B (zh) * 2020-09-01 2023-09-12 长鑫存储技术有限公司 失效位元修补方案的确定方法、装置及芯片
CN114121129A (zh) * 2020-09-01 2022-03-01 长鑫存储技术有限公司 失效位元修补方案的确定方法、装置及芯片
US11862272B2 (en) 2020-09-01 2024-01-02 Changxin Memory Technologies, Inc. Method and device for determining fail bit repair solution, and chip
CN112216621A (zh) * 2020-10-14 2021-01-12 上海华虹宏力半导体制造有限公司 存储器晶圆测试方法和测试装置
US11984179B2 (en) 2021-03-26 2024-05-14 Changxin Memory Technologies, Inc. Redundant circuit assigning method and device, and medium
US11791012B2 (en) 2021-03-31 2023-10-17 Changxin Memory Technologies, Inc. Standby circuit dispatch method, apparatus, device and medium
US11881278B2 (en) 2021-03-31 2024-01-23 Changxin Memory Technologies, Inc. Redundant circuit assigning method and device, apparatus and medium
CN112908403A (zh) * 2021-03-31 2021-06-04 长鑫存储技术有限公司 备用电路分派方法、装置、设备及介质
CN113380314A (zh) * 2021-06-18 2021-09-10 广东利扬芯片测试股份有限公司 存储器修复测试方法及系统
CN113380314B (zh) * 2021-06-18 2024-05-14 广东利扬芯片测试股份有限公司 存储器修复测试方法及系统

Similar Documents

Publication Publication Date Title
CN110364214A (zh) 一种读失效存储单元的替换方法、装置、设备及存储介质
US8051415B2 (en) Disk array apparatus, method for exchanging firmware, program for exchanging firmware and storage medium for storing program thereof
CN108132663A (zh) 车辆故障信息的解析方法、装置和系统
CN109474578A (zh) 报文消息校验方法、装置、计算机设备和存储介质
CN106549807A (zh) 一种日志的分类上报方法及系统
CN110473586A (zh) 一种写失效存储单元的替换方法、装置、设备及存储介质
CN108806761A (zh) 一种ssd功能测试方法、系统及计算机存储介质
CN113259273B (zh) 交换机的控制方法、交换机、计算机设备和存储介质
CN110473585A (zh) 一种擦失效存储单元的替换方法、装置、设备及存储介质
CN101095119B (zh) 用于分析具有测试接口的嵌入式系统的装置和方法
CN107516546A (zh) 一种随机存储器的在线检测装置及方法
CN103516560B (zh) 测试mvb网卡ab路冗余切换的方法及场景设置方法
CN108628744A (zh) 故障诊断方法、装置及电子设备
CN107301024A (zh) 成像盒芯片、成像盒及数据处理方法
CN107310274A (zh) 基于成像盒芯片的数据处理装置、方法、芯片及成像盒
CN104283733A (zh) 交换机与网卡的连通性测试方法及系统
CN115842759A (zh) 一种并行测试系统、方法、电子设备和存储介质
CN107908506A (zh) 一种存储器坏点管理的实现方法
CN110364211A (zh) 一种减小非易失存储器擦除干扰时间的方法、装置及设备
CN105450818B (zh) 移动终端功耗电流测量方法及装置
CN117632193B (zh) 一种用于处理器芯片的程序烧录系统
CN108037942A (zh) 一种嵌入式设备的自适应数据恢复与更新方法及装置
CN114826489B (zh) 一种链路纠错方法、系统、存储介质及设备
US6829721B2 (en) Method for recording and storage of system information in multi-board solid-state storage systems
CN111858320B (zh) 测试数据处理方法、装置及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20191022

RJ01 Rejection of invention patent application after publication