WO2022048235A1 - 失效位元修补方案的确定方法、装置及芯片 - Google Patents

失效位元修补方案的确定方法、装置及芯片 Download PDF

Info

Publication number
WO2022048235A1
WO2022048235A1 PCT/CN2021/100418 CN2021100418W WO2022048235A1 WO 2022048235 A1 WO2022048235 A1 WO 2022048235A1 CN 2021100418 W CN2021100418 W CN 2021100418W WO 2022048235 A1 WO2022048235 A1 WO 2022048235A1
Authority
WO
WIPO (PCT)
Prior art keywords
sub
domain
repair
redundant
repaired
Prior art date
Application number
PCT/CN2021/100418
Other languages
English (en)
French (fr)
Inventor
陈予郎
Original Assignee
长鑫存储技术有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 长鑫存储技术有限公司 filed Critical 长鑫存储技术有限公司
Priority to EP21773271.8A priority Critical patent/EP3992972A4/en
Priority to US17/402,758 priority patent/US11862272B2/en
Publication of WO2022048235A1 publication Critical patent/WO2022048235A1/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique

Definitions

  • the present application relates to the technical field of integrated circuits, and in particular, to a method, device, and chip for determining a repairing solution for a failed bit.
  • a method for determining a failed bit repair scheme is provided, which is used for a chip containing multiple sub-fields, the chip further includes a global redundant circuit and a sub-field redundant circuit, and the global redundant circuit uses For repairing the failed bits in any of the sub-fields, the sub-field redundancy circuit is used to repair the failed bits in the specified sub-field, wherein the method includes:
  • the area hierarchy includes a free area and a restricted area
  • the area level of the sub-domain to be repaired is determined through a decision support function according to the currently usable number of the global redundant circuits used to replace the repaired and the current usable number of the sub-domain redundant circuits.
  • g represents the current available quantity of the global redundant circuit used to replace the repaired (referred to as GR available quantity)
  • l represents the currently available quantity of the sub-domain redundant circuits (referred to as the available LR available quantity)
  • g L represents the base quantity available for GR
  • g M represents the ideal quantity available for GR
  • g H represents the redundant quantity available for GR
  • l L represents the base quantity available for LR
  • l M represents the ideal quantity available for LR
  • l H represents the LR available Redundant quantities can be used.
  • the area level of the sub-domain to be repaired determined by the decision support function further includes a dispute area;
  • the disputed zone determined by the fuzzy inference function is the restricted zone
  • the restricted area fuzzy set is determined by the interval ratio of the available quantity of the sub-domain redundant circuits to the current total amount of the sub-domain redundant circuits.
  • the usable quantity is the current global redundant circuit.
  • the interval proportion on the total number of remaining circuits is determined.
  • the redundant circuits in the sub-domain initially used for repair are the multiple redundant circuits in the sub-domain. Any of the sub-domain redundant circuits.
  • a device for determining a failed bit repair scheme which is used in a chip containing multiple sub-fields, the chip further includes a global redundant circuit and a sub-field redundant circuit, and the global redundant circuit uses For repairing the failed bits of any one of the subfields, the subfield redundancy circuit is used to repair the failed bits of the specified subfield, and it is characterized in that, it includes:
  • a quantity acquisition module configured to acquire the current available quantity of the redundant circuits in the whole domain after replacing the redundant circuits of the sub-domain initially used for repair and the current sub-domain specified by the sub-domain to be repaired The available number of redundant circuits;
  • the regional level determination module is configured to use the current available number of the global redundant circuits after replacing the sub-domain redundant circuits initially used for repair and the current availability of the sub-domain redundant circuits. Using the quantity, determine the regional level of the subdomain to be repaired;
  • a chip comprising:
  • Normal cell area including multiple sub-domains
  • the redundant unit area includes a global redundant circuit and a sub-domain redundant circuit, wherein the global redundant circuit and the sub-domain redundant circuit are configured to be based on the determination method of the failed bit repair scheme described in any one of the above Repair stale bits in the subfield.
  • FIG. 1 schematically shows a schematic structural diagram of a chip according to an exemplary embodiment of the present application
  • FIG. 2 schematically shows a schematic diagram of a flow of a method for determining a failed bit repair scheme according to an exemplary embodiment of the present application
  • FIG. 3 schematically shows a regional level distribution diagram of a subdomain to be repaired according to an exemplary embodiment of the present application
  • FIG. 4 schematically shows a coordinate diagram of a fuzzy inference function according to an exemplary embodiment of the present application
  • FIG. 5 schematically shows a flow chart of obtaining an LR priority replacement list according to an exemplary embodiment of the present application
  • FIG. 6 schematically shows a block diagram of an apparatus for determining a patching scheme of a failed bit according to an exemplary embodiment of the present application.
  • Example embodiments will now be described more fully with reference to the accompanying drawings.
  • Example embodiments can be embodied in various forms and should not be construed as limited to the examples set forth herein; rather, these embodiments are provided so that this application will be thorough and complete, and will fully convey the concept of example embodiments to those skilled in the art.
  • the same reference numerals in the drawings denote the same or similar structures, and thus their detailed descriptions will be omitted.
  • a typical dynamic random access memory chip usually contains a number of bits.
  • a typical dynamic random access memory chip has as many as 64 million bits, which can be arranged in a main array in rows and columns for easy search by word and bit lines. site.
  • the redundant circuit can be used to repair the failed bits in the chip.
  • the existing repair algorithm after one repair is often performed, there are sub-domains. In the state where the number of redundant circuits is scarce or empty, the next time it cannot be repaired, or even the chip is scrapped, this exemplary embodiment provides a method for determining a repair scheme for a failed bit.
  • FIG. 1 a schematic structural diagram of a chip according to an exemplary embodiment of the present application is shown. Since a chip 100 contains a large number of bits, in order to improve the efficiency of repair, the main array of the chip, that is, the normal The cell area 110 is divided into a plurality of subfields 111 , and each subfield 111 may contain a certain number of bits. Meanwhile, in addition to the normal cell area 110 , the chip 100 is also provided with a redundant cell area containing redundant bits. 120.
  • the global redundancy circuit 121 is a column redundancy circuit, which can be used to replace a word line, so as to repair the failed bits on the word line, and one global redundancy circuit 121 can repair one at the same time.
  • the sub-field redundancy circuit 122 is a row redundancy circuit that can be used to replace a bit line to repair the failed bits on the bit line, and a sub-field redundancy circuit 122 can Multiple failed bits on a bit line are repaired at the same time.
  • Step S240 according to the regional level of the sub-domain to be repaired, control the global redundant circuit to replace the sub-domain redundant circuit that is initially used for repair to repair the failed bit, or control the preliminary use to repair the failed bit.
  • the failed bits are repaired at the sub-field redundancy circuit that is repaired.
  • the redundant circuit of the whole domain can be controlled to replace the redundant circuit of the sub-domain to repair the failed bits, thereby avoiding the use of all redundant sub-domains.
  • the number of redundant circuits in most sub-fields that can be used in the sub-field is scarce or empty, which is caused by the repair of the failed bits by the redundant circuits.
  • all sub-domains have sub-domain redundant circuits available, which improves the repair yield.
  • the sub-field to be repaired may be the sub-field 111 in which a failed bit exists in the normal cell area 110 .
  • a subfield to be repaired may contain multiple failed bits, and the multiple failed bits may be located on the same bit line or may be located on different bit lines.
  • a sub-field redundancy circuit initially used for repair is determined to repair the bit line containing the failed bit in the sub-field to be repaired.
  • the sub-domain redundant circuit initially used for repair may be any one of the multiple sub-domain redundant circuits.
  • sub-domain redundant circuit initially used for repairing determined here does not mean that the sub-domain redundant circuit will eventually be used to repair the failed bits, and the sub-domain redundant circuit may be replaced by the global redundant circuit. Additional circuits are used to repair failed bits.
  • the usable number of the global redundant circuits and the usable number of the sub-domain redundant circuits will be weighed to determine the Come up with a new patching scheme to balance the usage of the global redundant circuit and the sub-domain redundant circuit, avoid excessive use of any one, and provide enough support for the next faulty bit repair, which can improve the chip process. Yield, reduce the occurrence of chip scrap.
  • the usable quantity of the current global redundant circuit used to replace the sub-domain redundant circuit that is initially used for repair is, the current available quantity of the global redundant circuit and the initial useable quantity of repaired
  • step S230 according to the current usable number of the sub-domain redundant circuit after the global redundant circuit is used to replace the sub-domain redundant circuit initially used for repair and the current usable number of the sub-domain redundant circuit , and determine the area level of the subdomain to be repaired.
  • step S240 according to the area level of the sub-domain to be repaired, control the global redundant circuit to replace the sub-domain redundant circuit initially used for repair to repair the failed bit, or control The sub-field redundancy circuit, which is initially used for repair, repairs the failed bit.
  • the area level includes a free area and a restricted area; wherein, the free area refers to that the sub-area redundant circuit preliminarily determined for repair can be replaced by the global redundant circuit to repair The area of invalid bits.
  • the global redundant circuit may be controlled to replace the subfield redundant circuit initially used for repair to repair the failed bit. That is to say, using the global redundant circuit to repair the failed bits in the sub-field determined as the free area can produce better results than using the sub-field redundant circuit to repair the failed bits. For example, when it is ensured that the available number of the global redundant circuits is sufficient when the repair is performed next time, there may be sufficient sub-domain redundant circuits available for use.
  • the restricted area refers to the area where the failed bits can be repaired directly by using the sub-field redundant circuit preliminarily determined for repair.
  • the sub-field redundancy circuit initially used for repair may be controlled to repair the failed bit. That is to say, the sub-field determined as the restricted area adopts the sub-field redundant circuit to repair the failed bits, and the repair scheme of this area is restricted and cannot be replaced.
  • This sub-domain may specify a sufficient number of sub-domain redundant circuits, or the use of sub-domain redundant circuits to repair failed bits is less than the use of global redundant circuits to repair failed bits, thereby reducing the need for repairs. cost to ensure that sufficient global redundant circuits are available at the next patch.
  • the decision support function can be used to determine the The zone level of the subdomain to be patched.
  • the decision support function f DSS (g,l) can be shown in formula (1):
  • g represents the available quantity of the current global redundant circuit used to replace the sub-domain redundant circuit initially used for repair (referred to as the usable quantity of GR), and l represents the current number of redundant circuits in the sub-domain.
  • Available quantity abbreviated as LR available quantity
  • g L represents the basic quantity available for GR
  • g M represents the ideal quantity available for GR
  • g H represents the redundant quantity available for GR
  • l L represents the basic quantity available for LR
  • l M represents the basic quantity available for LR
  • l M represents the basic quantity available for LR
  • l M represents an ideal number for LR
  • lH represents a redundant number for LR.
  • g L , g M , g H , l L , l M and l H are all reference values, and the specific values can be set according to the actual situation.
  • Half of the current GR usable quantity, GR usable redundant quantity can be 2/3 of the current GR usable quantity
  • GR usable ideal quantity can be the average of GR usable base quantity and GR usable redundant quantity;
  • the base quantity available for LR can be half of the current available quantity for LR
  • the redundant quantity available for LR can be 2/3 of the current available quantity for LR
  • the ideal quantity available for LR can be the base quantity available for LR and the available quantity for LR Use the average of redundant quantities.
  • This exemplary embodiment does not specifically limit the specific size of the uploaded reference value.
  • the area level of the sub-domain to be repaired determined by the above decision support function f DSS includes restricted area, free area and disputed area.
  • the area level of the sub-domain to be repaired is a disputed area, it can be further determined whether the disputed area is a free area or a restricted area through a fuzzy inference function.
  • the above-mentioned fuzzy inference function can be determined according to a restricted area fuzzy set and a free area fuzzy set; when the free area fuzzy set is smaller than the restricted area fuzzy set, the fuzzy inference function The determined disputed area is the restricted area; when the free area fuzzy set is greater than or equal to the restricted area fuzzy set, the disputed area determined by the fuzzy inference function is the free area.
  • the free area fuzzy set Determined by the interval ratio of the available quantity of the sub-domain redundant circuit after the global redundant circuit is used to replace the sub-domain redundant circuit initially used for repairing in the current total amount of the global redundant circuit (referred to as the GR interval ratio) .
  • the restricted area fuzzy set It is determined by the interval ratio of the available quantity of the sub-domain redundant circuits to the current total amount of the sub-domain redundant circuits (referred to as the LR interval ratio).
  • FIG. 4 shows a schematic diagram of the coordinates of the fuzzy inference function, the fuzzy set in the free region less than restricted area fuzzy set , that is, when the proportion of the GR interval is less than the proportion of the LR interval, the disputed area is a restricted area.
  • Blurred collection in free zone Greater than or equal to restricted area fuzzy set that is, when the proportion of the GR interval is greater than or equal to the proportion of the LR interval, the disputed area is a free area.
  • the free area fuzzy set It can be expressed by formula (3) as follows:
  • the restricted area fuzzy set It can be expressed by formula (4) as follows:
  • the interval ratio refers to the distance between a certain number x and the nearest lower boundary line divided by the distance between the nearest upper and lower boundary lines of x.
  • the nearest lower boundary of l is l L
  • the nearest upper and lower boundaries of l are l L and l M
  • the interval ratio is (ll L )(l M -l L ) -1 .
  • the disputed area is further judged through the fuzzy inference function to determine whether the disputed area belongs to the free area or the restricted area , so that the regional level of the sub-domain to be repaired is determined, which improves the accuracy of regional level division, thereby ensuring the effectiveness of the entire failed bit repair scheme, and providing a new determination scheme for the repair of failed bits.
  • the effectiveness of repairing the failed bits is improved, avoiding the situation that the number of redundant circuits in the whole domain and the redundant circuits in the sub-domain is insufficient after the first repair is performed, and provides a basis for the next repairing.
  • FIG. 5 schematically shows a flowchart of obtaining an LR priority replacement list according to an exemplary embodiment of the present application.
  • the LR priority replacement list refers to a priority replacement sequence list of LRs that can be repaired by replacing LRs with GRs.
  • step S520 is executed, that is, it is determined whether the i-th subfield exists, and the determination condition 1 is i ⁇ total number of subfields. If the judgment condition 1 is satisfied, step S530 is executed, that is, it is judged whether the j-th allocated LR actually exists, and the judgment condition 2 is whether the j-th LR belongs to the set of allocated LRs.
  • the decision support function determines whether the sub-field to be repaired is a free area that can be repaired by replacing the sub-field redundant circuit with the global redundant circuit, or can only be repaired using Restricted areas where subdomain redundant circuits can be patched. If the sub-domain to be repaired is a disputed area, the fuzzy inference function is further used to judge, to determine whether the disputed area belongs to a free area or a restricted area, which provides a reliable basis for the determination of the repairing scheme of the failed bit, and improves the repairing performance. effectiveness.
  • failure bit repair scheme After the above-mentioned failure bit repair scheme is performed once, whether it is the remaining available number of redundant circuits in the global domain or the remaining available number of redundant circuits in the sub-domain, it can satisfy the next repair, thereby improving the failure bit.
  • the probability that the element can be completely repaired reduces the occurrence of the next failure to repair, thereby effectively improving the process yield of the chip and reducing the occurrence of chip scrap.
  • an apparatus for determining a defective bit repair scheme is also provided, which is used in a chip containing multiple subfields, the chip further includes a global redundant circuit and a subfield redundant circuit, and the global redundant circuit is provided.
  • the redundant circuit is used to repair the failed bits of any one of the subfields, and the subfield redundancy circuit is used to repair the failed bits of the specified subfield.
  • the device 600 for determining a repairing scheme for a failed bit may include: a region determining module 610, a quantity acquiring module 620, a region level determining module 630, and a repairing scheme determining module 640, wherein:
  • the area determination module 610 can be configured to determine the sub-field to be repaired containing the failed bit, and to determine the sub-field redundant circuit that is initially used for repairing for the sub-field to be repaired;
  • the quantity obtaining module 620 can be configured to obtain the current available quantity of the redundant circuits of the whole domain after replacing the redundant circuits of the sub-domain initially used for repairing and the currently specified number of the redundant circuits of the sub-domain to be repaired.
  • the regional level determination module 630 can be configured to use the current available number of the sub-domain redundant circuits after the global redundant circuits are used to replace the sub-domain redundant circuits initially used for repair and the current sub-domain redundant circuits The usable quantity of , determine the regional level of the subdomain to be repaired;
  • the repair scheme determination module 640 may be configured to, according to the area level of the sub-domain to be repaired, control the global redundant circuit to replace the sub-domain redundant circuit initially used for repair to repair the failed bit , or, controlling the sub-field redundant circuit initially used for repair to repair the failed bit.
  • a chip is also provided.
  • the structure of the chip 100 is shown, wherein the chip 100 includes: a normal cell area 110 including a plurality of sub-domains 111 ; a redundant unit area 120 including a global redundant circuit 121 and a sub-domain redundant circuit 122.
  • the global redundancy circuit 121 and the sub-field redundancy circuit 122 are configured to repair the failed bits in the sub-field 111 based on the above-mentioned determination method of the failed bit repair scheme.
  • the method for determining the failed bit repair scheme and the foregoing embodiments have been described in detail, and therefore will not be repeated here.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

一种失效位元修补方案的确定方法、装置及芯片，涉及集成电路技术领域，可以应用于对芯片中的失效位元进行修补场景。该失效位元修补方案的确定方法包括：确定含有所述失效位元的待修补子域，以及为所述待修补子域确定初步用于修补的所述子域冗余电路(S210)；根据当前所述全域冗余电路用于替换所述初步用于修补的所述子域冗余电路后的可使用数量和所述当前所述子域冗余电路的可使用数量，确定所述待修补子域的区域层级(S230)；根据所述待修补子域的所述区域层级，控制所述全域冗余电路或者所述子域冗余电路修补所述失效位元(S240)。该方法可以有效提高芯片的制程良率，减少芯片报废的情况发生。

Description

失效位元修补方案的确定方法、装置及芯片
相关申请的交叉引用
本申请要求于2020年9月1日提交的申请号为202010904166.1名称为“失效位元修补方案的确定方法、装置及芯片”的中国专利申请的优先权，该中国专利申请的全部内容通过引用全部并入本文。
技术领域
本申请涉及集成电路技术领域，尤其涉及一种失效位元修补方案的确定方法、装置及芯片。
背景技术
随着计算机技术的快速发展，集成电路芯片在人们的生产生活中发挥的作用越来越大。然而，芯片在研制、生产和使用过程中产生的失效问题不可避免，通常可以采用冗余电路对芯片中的失效位元进行修补处理。
修补演算法(Repair Algorithm,RA)是一种能有效分派不同种类冗余电路，以修补上述失效位元所在的线路的方法。
然而，现有的修补演算法常常在执行一次修补之后，存在子域冗余电路数量稀缺或空无的状态，以致下一次无法进行修补，进而导致芯片报废的情况发生。
发明内容
根据本申请的一方面，提供一种失效位元修补方案的确定方法，用于含有多个子域的芯片，所述芯片还包括全域冗余电路和子域冗余电路，所述全域冗余电路用于修补任一所述子域中的失效位元，所述子域冗余电路用于修补指定的所述子域中的失效位元，其特征在于，所述方法包括：
确定含有所述失效位元的待修补子域，以及为所述待修补子域确定初步用于修补的所述子域冗余电路；
获取当前所述全域冗余电路用于替换所述初步用于修补的所述子域冗余电路后的可使用数量和所述待修补子域指定的当前所述子域冗余电路的可使用数量；
根据当前所述全域冗余电路用于替换所述初步用于修补的所述子域冗余电路后的可使用数量和所述当前所述子域冗余电路的可使用数量，确定所述待修补子域的区域层级；
根据所述待修补子域的所述区域层级，控制所述全域冗余电路替换所述初步用于修补的所述子域冗余电路修补所述失效位元，或者，控制所述初步用于修补的所述子域冗余电路修补所述失效位元。
本申请的一种示例性实施例中，所述区域层级包括自由区和限制区；
所述根据所述待修补子域的所述区域层级，控制所述全域冗余电路替换所述初步用于 修补的所述子域冗余电路修补所述失效位元，或者，控制所述初步用于修补的所述子域冗余电路修补所述失效位元的步骤，包括：
在所述待修补子域的所述区域层级为所述自由区时，控制所述全域冗余电路替换所述初步用于修补的所述子域冗余电路修补所述失效位元；
在所述待修补子域的所述区域层级为所述限制区时，控制所述初步用于修补的所述子域冗余电路修补所述失效位元。
本申请的一种示例性实施例中，所述当前所述全域冗余电路用于替换初步用于修补的所述子域冗余电路后的可使用数量为，当前所述全域冗余电路的可使用数量与初步用于修补的所述子域冗余电路可修补的失效位元数量的差值。
本申请的一种示例性实施例中，所述根据当前所述全域冗余电路用于替换修补后的可使用数量和当前所述子域冗余电路的可使用数量，确定所述待修补子域的区域层级的步骤，包括：
根据当前所述全域冗余电路用于替换修补后的可使用数量和当前所述子域冗余电路的可使用数量，通过决策支持函数确定所述待修补子域的区域层级。
本申请的一种示例性实施例中，所述决策支持函数f DSS(g,l)为：
Figure PCTCN2021100418-appb-000001
其中，g代表当前所述全域冗余电路用于替换修补后的可使用数量(简称GR可使用数量)，l代表当前所述子域冗余电路的可使用数量(简称LR可使用数量)，g L代表GR可使用基础数量，g M代表GR可使用理想数量，g H代表GR可使用冗余数量，l L代表LR可使用基础数量，l M代表LR可使用理想数量，l H代表LR可使用冗余数量。
本申请的一种示例性实施例中，通过决策支持函数确定的所述待修补子域的区域层级还包括争议区；其中，
在所述待修补子域的区域层级为所述争议区时，通过模糊推论函数确定所述争议区为所述自由区或所述限制区。
本申请的一种示例性实施例中，所述模糊推论函数根据限制区模糊集合和自由区模糊集合确定；
在所述自由区模糊集合小于所述限制区模糊集合时，所述模糊推论函数确定的所述争议区为所述限制区；
在所述自由区模糊集合大于或等于所述限制区模糊集合时，所述模糊推论函数确定的所述争议区为所述自由区。
本申请的一种示例性实施例中，所述限制区模糊集合由所述子域冗余电路的可使用 数量在当前所述子域冗余电路总量上的区间占比确定。
本申请的一种示例性实施例中，所述自由区模糊集合由所述全域冗余电路用于替换初步用于修补的所述子域冗余电路后的可使用数量在当前所述全域冗余电路总量上的区间占比确定。
本申请的一种示例性实施例中，所述全域冗余电路为列冗余电路，所述子域冗余电路为行冗余电路。
本申请的一种示例性实施例中，在所述待修补子域指定的所述子域冗余电路有多个时，所述初步用于修补的所述子域冗余电路为所述多个子域冗余电路中的任一个。
根据本申请的一方面，提供一种失效位元修补方案的确定装置，用于含有多个子域的芯片，所述芯片还包括全域冗余电路和子域冗余电路，所述全域冗余电路用于修补任一所述子域的失效位元，所述子域冗余电路用于修补指定的所述子域的失效位元，其特征在于，包括：
区域确定模块，用于确定含有所述失效位元的待修补子域，以及为所述待修补子域确定初步用于修补的所述子域冗余电路；
数量获取模块，用于获取当前所述全域冗余电路用于替换所述初步用于修补的所述子域冗余电路后的可使用数量和所述待修补子域指定的当前所述子域冗余电路的可使用数量；
区域层级确定模块，用于根据当前所述全域冗余电路用于替换所述初步用于修补的所述子域冗余电路后的可使用数量和所述当前所述子域冗余电路的可使用数量，确定所述待修补子域的区域层级；
修补方案确定模块，用于根据所述待修补子域的所述区域层级，控制所述全域冗余电路替换所述初步用于修补的所述子域冗余电路修补所述失效位元，或者，控制所述初步用于修补的所述子域冗余电路修补所述失效位元。
根据本申请的一方面，提供一种芯片，所述芯片包括：
正常单元区，包括多个子域；
冗余单元区，包括全域冗余电路和子域冗余电路，所述全域冗余电路和所述子域冗余电路被构造为基于上述中任一项所述的失效位元修补方案的确定方法修补所述子域中的失效位元。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本申请。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。显而易见地，下面描述中的附图仅仅是本申请 的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1示意性示出了根据本申请的示例性实施方式的一个芯片的结构示意图；
图2示意性示出了根据本申请的示例性实施方式的失效位元修补方案的确定方法流程的示意图；
图3示意性示出了根据本申请的示例性实施方式的待修补子域的区域层级分布图；
图4示意性示出了根据本申请的示例性实施方式的模糊推论函数的坐标示意图；
图5示意性示出了根据本申请的示例性实施方式的获取LR优先替换清单的流程图；
图6示意性示出了根据本申请的示例性实施方式的失效位元修补方案的确定装置的方框图。
具体实施方式
现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施例使得本申请将更加全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。
虽然本说明书中使用相对性的用语，例如“上”“下”来描述图标的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图标的装置翻转使其上下颠倒，则所叙述在“上”的组件将会成为在“下”的组件。其他相对性的用语，例如“高”“低”“顶”“底”“左”“右”等也作具有类似含义。当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。
用语“一个”、“一”、“所述”用以表示存在一个或多个要素/组成区分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成区分/等之外还可存在另外的要素/组成区分/等。
在一个芯片中，通常包含有多个位元。举例来说，一个典型的动态随机存取存储器芯片有多达6千4百万个位元，这些位元可以按行和列的方式排列成主阵列，以便于通过字线和位线来寻址。
在典型的动态随机存取存储器芯片的制造过程中，可能会发生主阵列中一百万甚至数百万个位元存在着缺陷，即所谓的失效位元。为了提高芯片的成品率，通常会在芯片上制作冗余位元，这些冗余位元可以替代有缺陷的失效位元，从而旁路这些有缺陷的失效位元并使存储电路可以正常使用。
通常，芯片在研制、生产和使用过程中产生失效位元时，可以通过冗余电路对芯片中的失效位元进行修补处理，针对现有的修补演算法常常在执行一次修补之后，存在子域冗 余电路数量稀缺或空无的状态，导致下次无法修补，甚至芯片报废的情况发生的问题，本示例性实施方式中提供了一种失效位元修补方案的确定方法。
参照图1，示出了根据本申请的示例性实施方式的一个芯片的结构示意图，由于一个芯片100中含有的位元数量较多，为了提高修补的效率，可以将芯片的主阵列，即正常单元区110划分为多个子域111，每个子域111可以包含一定数量的位元，同时，在正常单元区110之外，所述芯片100上还设置有包含冗余位元的冗余单元区120，冗余单元区120包括全域冗余电路121(Global Redundancy，GR)和子域冗余电路122(Local Redundancy，LR)，其中，所述全域冗余电路121用于修补任一所述子域111中的失效位元，所述子域冗余电路122用于修补指定的所述子域111中的失效位元，例如，如图1所示，子域冗余电路122’只能修补子域111’中的失效位元。
可选的，参照图1所示，全域冗余电路121为列冗余电路，可以用于替换字线，从而修补该字线上的失效位元，并且一条全域冗余电路121可以同时修补一个字线上的多个失效位元；而子域冗余电路122为行冗余电路，可以用于替换位线，从而修补该位线上的失效位元，并且一条子域冗余电路122可以同时修补一个位线上的多个失效位元。
图2示意性示出了根据本申请的一些实施例的失效位元修补方案的确定方法流程的示意图。参考图2，该失效位元修补方案的确定方法可以包括以下步骤：
步骤S210，确定含有所述失效位元的待修补子域，以及为所述待修补子域确定初步用于修补的所述子域冗余电路。
步骤S220，获取当前所述全域冗余电路用于替换所述初步用于修补的所述子域冗余电路后的可使用数量和所述待修补子域指定的当前所述子域冗余电路的可使用数量。
步骤S230，根据当前所述全域冗余电路用于替换所述初步用于修补的所述子域冗余电路后的可使用数量和所述当前所述子域冗余电路的可使用数量，确定所述待修补子域的区域层级。
步骤S240，根据所述待修补子域的区域层级，控制所述全域冗余电路替换所述初步用于修补的所述子域冗余电路修补所述失效位元，或者，控制所述初步用于修补的所述子域冗余电路修补所述失效位元。
根据本示例实施例中的失效位元修补方案的确定方法，一方面，通过获取当前所述全域冗余电路用于替换所述初步用于修补的所述子域冗余电路后的可使用数量，可以提前对可能替换后的全域冗余电路的剩余可使用数量进行初步估算，以确保在执行一次替换后，全域冗余电路的剩余可使用数量足以提供下一次进行失效位元的修补，以提高芯片的制程良率。另一方面，通过对所述待修补子域进行区域层级的划分，并根据所述区域层级，可以控制全域冗余电路替换子域冗余电路修补失效位元，从而避免了全部使用子域冗余电路修补失效位元导致的在执行一次修补之后，存在的多数子域的可使用子域冗余电路的数量稀缺或空无的状态发生，使失效位元的修补达到一种平衡，确保在下一次修补时，所有的子域均有子域冗余电路可使用，提高了修补的良率。又一方面，上述失效位元修补方案在 执行一次修补后，无论是全域冗余电路的剩余可使用数量，还是子域冗余电路的剩余可使用数量，都可以满足下一次的修补，从而提升了失效位元可以被完全修补的概率，减少了下一次无法进行修补的情况发生的概率，进而有效提高芯片的制程良率，减少芯片报废的情况发生。
下面，将对本示例实施例中的失效位元修补方案的确定方法进行进一步的说明。
在步骤S210中，确定含有所述失效位元的待修补子域，以及为所述待修补子域确定初步用于修补的所述子域冗余电路。
在本申请的一些示例性实施方式中，待修补子域可以是正常单元区110中存在失效位元的子域111。一个待修补子域可能含有多个失效位元，且该多个失效位元可能位于同一个位线上，也可能位于不同的位线上。
对于一个待修补子域而言，会确定一个初步用于修补的子域冗余电路来修补该待修补子域中含有失效位元的位线。对于一个待修补子域所指定的子域冗余电路有多个时，初步用于修补的所述子域冗余电路可以为该多个子域冗余电路中的任一个。
在本申请的一些示例性实施方式中，对于多个失效位元位于同一个位线上的情况，可以只需要一个子域冗余电路来修补，对于多个失效位元位于不同的位线上的情况，可能需要多个子域冗余电路，但每条子域冗余电路的替换方法是相同的，本示例性实施方式以一条子域冗余电路为例进行失效位元修补方案的确定，其他情况参照执行即可。
需要说明的是，此处确定的初步用于修补的所述子域冗余电路不代表最终会用该子域冗余电路修补失效位元，有可能会使用全域冗余电路替换该子域冗余电路来修补失效位元。
在步骤S220中，获取当前所述全域冗余电路用于替换所述初步用于修补的所述子域冗余电路后的可使用数量和所述待修补子域指定的当前所述子域冗余电路的可使用数量。
在本申请的一些示例性实施方式中，不会仅使用子域冗余电路修补失效位元，而是会权衡考虑全域冗余电路的可使用数量和子域冗余电路的可使用数量，从而确定出一个新的修补方案，使得全域冗余电路和子域冗余电路的使用量达到一个平衡，避免任何一个过量使用，为下一次的失效位元修补提供足够的数量支持，从而可以提高芯片的制程良率，减少芯片报废的情况发生。
此处，不是获取当前所有的所述全域冗余电路的可使用数量，而是获取当前所述全域冗余电路用于替换所述初步用于修补的所述子域冗余电路后的可使用数量，是为了避免当前所有的所述全域冗余电路全部用于修补失效位元，而导致全域冗余电路没有剩余，导致下一次无法对芯片进行修补。另外，还有一种情况，如果多个失效位元位于同一个位线上，并且该失效位元的数量非常多，而全域冗余电路又是列冗余电路，即一个全域冗余电路只能修补一个位线上的一个失效位元，以致于用全域冗余电路修补的话，存在着全域冗余电路的数量不足的情况，例如，一个位线上失效位元的数量有100个，而全域冗余电路的数量只有64个，那么用全域冗余电路替换子域冗余电路修补的话，会存在无法完全修补的情况发生，从而导致整个芯片报废。因此，本示例性实施方式通过获取当前所述全域冗余 电路用于替换所述初步用于修补的所述子域冗余电路后的可使用数量，即如果用全域冗余电路替换子域冗余电路修补失效位元的话，在修补后剩余的全域冗余电路的可使用数量，作为对待修补子域进行评估的参数，提高了修补方案的有效性。
具体的，所述当前所述全域冗余电路用于替换初步用于修补的所述子域冗余电路后的可使用数量为，当前所述全域冗余电路的可使用数量与初步用于修补的所述子域冗余电路可修补的失效位元数量的差值。由于子域冗余电路为行冗余电路，全域冗余电路是列冗余电路，子域冗余电路可修补的失效位元的数量，正好是用全域冗余电路替换子域冗余电路修补的话，全域冗余电路需要的数量。在当前全域冗余电路的可使用数量中减去全域冗余电路需要的数量，即为使用全域冗余电路替换子域冗余电路修补之后的剩余可使用数量。
本示例实施例中的失效位元修补方案的确定方法，通过对全域冗余电路用于替换初步用于修补的所述子域冗余电路后的可使用数量的评估，只有在使用全域冗余电路替换子域冗余电路修补之后的剩余可使用数量存在余量的情况下，才会考虑用全域冗余电路替换子域冗余电路进行修补。从而确保在下一次进行失效位元修补的时候，有全域冗余电路可以使用，从而保证下一次修补的有效进行，提高了芯片的制程良率。
在步骤S230中，根据当前所述全域冗余电路用于替换所述初步用于修补的所述子域冗余电路后的可使用数量和所述当前所述子域冗余电路的可使用数量，确定所述待修补子域的区域层级。
在本申请的一些示例性实施方式中，基于上述两种可使用数量对待修补子域进行区域层级的划分，从而可以根据每个待修补子域的实际情况来确定修补方案，即根据当前所述全域冗余电路用于替换所述初步用于修补的所述子域冗余电路后的可使用数量和所述当前所述子域冗余电路的可使用数量来确定修补方案，使得修补更合理，提升芯片上的失效位元可以被完全修补的概率。
在步骤S240中，根据所述待修补子域的所述区域层级，控制所述全域冗余电路替换所述初步用于修补的所述子域冗余电路修补所述失效位元，或者，控制所述初步用于修补的所述子域冗余电路修补所述失效位元。
由上述内容可知，可以根据待修补子域的区域层级确定不同的修补方案，即根据该待修补子域的实际情况确定修补方案，例如，根据全域冗余电路的可使用数量、失效位元的数量及子域冗余电路的数量确定修补方案，从而提升了失效位元被完全修补的概率。
在本申请的一些示例性实施方式中，所述区域层级包括自由区和限制区；其中，自由区指的是可以使用全域冗余电路替换初步确定的用于修补的子域冗余电路来修补失效位元的区域。在所述待修补子域的所述区域层级为所述自由区时，可以控制所述全域冗余电路替换所述初步用于修补的所述子域冗余电路修补所述失效位元。也就是说，确定为自由区的子域采用全域冗余电路修补失效位元，比采用子域冗余电路修补失效位元，可以产生更好的效果。例如，可以在确保下一次执行修补时，全域冗余电路的可使用数量充足的情况下，有足够的子域冗余电路可使用。
限制区指的是可以直接使用初步确定的用于修补的子域冗余电路修补失效位元的区域。在所述待修补子域的所述区域层级为所述限制区时，可以控制所述初步用于修补的所述子域冗余电路修补所述失效位元。也就是说，确定为限制区的子域采用子域冗余电路修补失效位元，此区域的修补方案被限制，不可替换。此种子域可能所指定的子域冗余电路的数量比较充足，或者采用子域冗余电路修补失效位元比采用全域冗余电路修补失效位元，所使用的数量更少，从而降低了修补的成本，确保在下一次修补时可以提供足够的全域冗余电路。
在本申请的一些示例性实施方式中，根据当前所述全域冗余电路用于替换修补后的可使用数量和当前所述子域冗余电路的可使用数量，可以通过决策支持函数确定所述待修补子域的区域层级。
可选的，决策支持函数f DSS(g,l)可以如公式(1)所示：
Figure PCTCN2021100418-appb-000002
其中，g代表当前所述全域冗余电路用于替换初步用于修补的所述子域冗余电路后的可使用数量(简称GR可使用数量)，l代表当前所述子域冗余电路的可使用数量(简称LR可使用数量)，g L代表GR可使用基础数量，g M代表GR可使用理想数量，g H代表GR可使用冗余数量，l L代表LR可使用基础数量，l M代表LR可使用理想数量，l H代表LR可使用冗余数量。
在实际应用中，g L、g M、g H、l L、l M和l H都是一种参考值，具体的取值可以根据实际情况进行设定，例如，GR可使用基础数量可以是当前GR可使用数量的一半，GR可使用冗余数量可以是当前GR可使用数量的2/3，GR可使用理想数量可以是GR可使用基础数量和GR可使用冗余数量的平均值；同样的，LR可使用基础数量可以是当前LR可使用数量的一半，LR可使用冗余数量可以是当前LR可使用数量的2/3，LR可使用理想数量可以是LR可使用基础数量和LR可使用冗余数量的平均值。本示例性实施例对于上传参考值的具体大小不作特殊限定。
在本申请的一些示例性实施方式中，参照图3所示，由上述决策支持函数f DSS(g,l)确定出的待修补子域的区域层级包括限制区、自由区和争议区。在确定所述待修补子域的区域层级为争议区的时候，可以进一步通过模糊推论函数确定所述争议区为自由区还是限制区。
在本申请的一些示例性实施方式中，上述模糊推论函数可以根据限制区模糊集合和自由区模糊集合来确定；在所述自由区模糊集合小于所述限制区模糊集合时，所述模糊推论函数确定的所述争议区为所述限制区；在所述自由区模糊集合大于或等于所述限制区模糊 集合时，所述模糊推论函数确定的所述争议区为所述自由区。
具体的，上述模糊推论函数
Figure PCTCN2021100418-appb-000003
可以由公式(2)表示如下：
Figure PCTCN2021100418-appb-000004
其中，
Figure PCTCN2021100418-appb-000005
为自由区模糊集合，
Figure PCTCN2021100418-appb-000006
为限制区模糊集合。
在本申请的一些示例性实施方式中，所述自由区模糊集合
Figure PCTCN2021100418-appb-000007
由所述全域冗余电路用于替换初步用于修补的所述子域冗余电路后的可使用数量在当前所述全域冗余电路总量上的区间占比(简称GR区间占比)确定。所述限制区模糊集合
Figure PCTCN2021100418-appb-000008
由所述子域冗余电路的可使用数量在当前所述子域冗余电路总量上的区间占比(简称LR区间占比)确定。
参照图4示出了模糊推论函数的坐标示意图，在自由区模糊集合
Figure PCTCN2021100418-appb-000009
小于限制区模糊集合
Figure PCTCN2021100418-appb-000010
的时候，也就是说，GR区间占比小于LR区间占比的时候，所述争议区为限制区。在自由区模糊集合
Figure PCTCN2021100418-appb-000011
大于或等于限制区模糊集合
Figure PCTCN2021100418-appb-000012
的时候，也就是说，GR区间占比大于或等于LR区间占比的时候，所述争议区为自由区。
具体的，所述自由区模糊集合
Figure PCTCN2021100418-appb-000013
可以由公式(3)表示如下：
Figure PCTCN2021100418-appb-000014
所述限制区模糊集合
Figure PCTCN2021100418-appb-000015
可以由公式(4)表示如下：
Figure PCTCN2021100418-appb-000016
其中，区间占比指的是某一个数x与最近下界线的距离除以x的最近上下两界线的距离。以LR可使用数量l为例，当l L≤l＜l M的时候，说明l的最近下界线为l L，l的最近上下两界线分别为l L和l M，区间占比就是(l-l L)(l M-l L) -1。
本示例实施例中的失效位元修补方案的确定方法，通过决策支持函数确定出自由区和限制区后，还通过模糊推论函数对争议区进一步进行判断，确定争议区属于自由区还是属于限制区，从而待修补子域的区域层级确定出来，提高了区域层级划分的精确度，从而确保了整个失效位元修补方案的有效性，为失效位元的修补提供了一种新的确定方案，进一 步提高了失效位元修补的有效性，避免第一次执行修补后，全域冗余电路和子域冗余电路的数量不足的情况发生，为下一次修补提供基础。
参考图5，图5示意性示出了根据本申请的示例性实施方式的获取LR优先替换清单的流程图。其中，LR优先替换清单指的是可用GR替换LR进行修补的LR的优先替换顺序清单。
在步骤S510中，可以先进行初始化处理操作，初始化第i个指定观察的子域的i＝0，且第i个子域中第j个指定观察的已分派的LR的j＝0，同时提供一个空的向量V。初始化完成后，执行步骤S520，即判断第i个子域是否存在，判断条件1为i＜子域总数量。如果满足判断条件1，则执行步骤S530，即判断第j个已分派的LR是否真实存在，判断条件2为第j个LR是否属于已分派的LR的集合。如果满足判断条件2，则执行步骤S540，即判断第i个子域是否是限制区，判断条件3为决策支持函数的结果是否为限制区。如果满足判断条件3，则执行步骤S550，即将v ij＝0嵌入到向量V中。如果不满足判断条件3，则执行步骤S560，即将
Figure PCTCN2021100418-appb-000017
嵌入到向量V中，其中，
Figure PCTCN2021100418-appb-000018
为将已分派的LR替换成GR后，所需要的GR的数量；
Figure PCTCN2021100418-appb-000019
为第i个子域中的第j个LR可修补的失效位元的数量。在执行完步骤S550或S560之后，将j加1，执行步骤S520，进入下一个判断循环中。如果不满足判断条件2，则设置j＝0，将i加1，执行步骤S520，进入下一个判断循环中。如果不满足判断条件1，则从向量V中确定出最大值v max。通过上述循环判断，最终可以获得一个最大值v max的向量，即为LR的优先替换清单。根据该优先替换清单，即可对上述v max指代的第i子域中的第j个LR用GR替换。
需要说明的是，上述LR的初步分派可以根据修补演算法RA进行分派。
综上所述，确定含有所述失效位元的待修补子域；根据决策支持函数确定该待修补子域是可用全域冗余电路替换子域冗余电路进行修补的自由区，还是只能使用子域冗余电路进行修补的限制区。如果所述待修补子域是争议区，则进一步采用模糊推论函数进行判断，以确定争议区属于自由区，还是限制区，为失效位元的修补方案的确定提供了可靠的依据，提高了修补的有效性。使得上述失效位元修补方案在执行一次修补后，无论是全域冗余电路的剩余可使用数量，还是子域冗余电路的剩余可使用数量，都可以满足下一次的修补，从而提升了失效位元可以被完全修补的概率，减小了下一次无法进行修补的情况发生，进而有效提高芯片的制程良率，减少芯片报废的情况发生。
需要说明的是，尽管在附图中以特定顺序描述了本申请中方法的各个步骤，但是，这并非要求或者暗示必须按照该特定顺序来执行这些步骤，或是必须执行全部所示的步骤才能实现期望的结果。附加的或备选的，可以省略某些步骤，将多个步骤合并为一个步骤执行，以及/或者将一个步骤分解为多个步骤执行等。
此外，在本示例实施例中，还提供了一种失效位元修补方案的确定装置，用于含有多个子域的芯片，所述芯片还包括全域冗余电路和子域冗余电路，所述全域冗余电路用于修补任一所述子域的失效位元，所述子域冗余电路用于修补指定的所述子域的失效位元。参考图6，该失效位元修补方案的确定装置600可以包括：区域确定模块610、数量获取模块620、区域层级确定模块630、修补方案确定模块640，其中：
区域确定模块610，可以用于确定含有所述失效位元的待修补子域，以及为所述待修补子域确定初步用于修补的所述子域冗余电路；
数量获取模块620，可以用于获取当前所述全域冗余电路用于替换所述初步用于修补的所述子域冗余电路后的可使用数量和所述待修补子域指定的当前所述子域冗余电路的可使用数量；
区域层级确定模块630，可以用于根据当前所述全域冗余电路用于替换所述初步用于修补的所述子域冗余电路后的可使用数量和所述当前所述子域冗余电路的可使用数量，确定所述待修补子域的区域层级；
修补方案确定模块640，可以用于根据所述待修补子域的所述区域层级，控制所述全域冗余电路替换所述初步用于修补的所述子域冗余电路修补所述失效位元，或者，控制所述初步用于修补的所述子域冗余电路修补所述失效位元。
上述中各失效位元修补方案的确定装置的虚拟模块的具体细节已经在对应的失效位元修补方案的确定方法中进行了详细的描述，因此此处不再赘述。
应当注意，尽管在上文详细描述中提及了失效位元修补方案的确定装置的若干模块或者单元，但是这种划分并非强制性的。实际上，根据本申请的实施方式，上文描述的两个或更多模块或者单元的特征和功能可以在一个模块或者单元中具体化。反之，上文描述的一个模块或者单元的特征和功能可以进一步划分为由多个模块或者单元来具体化。
在本申请的示例性实施例中，还提供了一种芯片。参照图1，示出了所述芯片100的结构，其中，所述芯片100包括：正常单元区110，包括多个子域111；冗余单元区120，包括全域冗余电路121和子域冗余电路122，所述全域冗余电路121和所述子域冗余电路122被构造为基于上述的失效位元修补方案的确定方法修补所述子域111中的失效位元。其中，失效位元修补方案的确定方法以及在前述实施例中进行了详细的描述，因此，此处不再赘述。
此外，上述附图仅是根据本申请示例性实施例的方法所包括的处理的示意性说明，而不是限制目的。易于理解，上述附图所示的处理并不表明或限制这些处理的时间顺序。另外，也易于理解，这些处理可以是例如在多个模块中同步或异步执行的。
本领域技术人员在考虑说明书及实践这里申请的方案后，将容易想到本申请的其他实施例。本申请旨在涵盖本申请的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本申请的一般性原理并包括本申请未申请的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本申请的真正范围和精神由权利要求指 出。
应当理解的是，本申请并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本申请的范围仅由所附的权利要求来限定。

Claims (13)

  1. 一种失效位元修补方案的确定方法，用于含有多个子域的芯片，所述芯片还包括全域冗余电路和子域冗余电路，所述全域冗余电路用于修补任一所述子域中的失效位元，所述子域冗余电路用于修补指定的所述子域中的失效位元，其特征在于，所述方法包括：
    确定含有所述失效位元的待修补子域，以及为所述待修补子域确定初步用于修补的所述子域冗余电路；
    获取当前所述全域冗余电路用于替换所述初步用于修补的所述子域冗余电路后的可使用数量和所述待修补子域指定的当前所述子域冗余电路的可使用数量；
    根据当前所述全域冗余电路用于替换所述初步用于修补的所述子域冗余电路后的可使用数量和所述当前所述子域冗余电路的可使用数量，确定所述待修补子域的区域层级；
    根据所述待修补子域的所述区域层级，控制所述全域冗余电路替换所述初步用于修补的所述子域冗余电路修补所述失效位元，或者，控制所述初步用于修补的所述子域冗余电路修补所述失效位元。
  2. 根据权利要求1所述的失效位元修补方案的确定方法，其特征在于，所述区域层级包括自由区和限制区；
    所述根据所述待修补子域的所述区域层级，控制所述全域冗余电路替换所述初步用于修补的所述子域冗余电路修补所述失效位元，或者，控制所述初步用于修补的所述子域冗余电路修补所述失效位元的步骤，包括：
    在所述待修补子域的所述区域层级为所述自由区时，控制所述全域冗余电路替换所述初步用于修补的所述子域冗余电路修补所述失效位元；
    在所述待修补子域的所述区域层级为所述限制区时，控制所述初步用于修补的所述子域冗余电路修补所述失效位元。
  3. 根据权利要求2所述的失效位元修补方案的确定方法，其特征在于，所述当前所述全域冗余电路用于替换初步用于修补的所述子域冗余电路后的可使用数量为，当前所述全域冗余电路的可使用数量与初步用于修补的所述子域冗余电路可修补的失效位元数量的差值。
  4. 根据权利要求2所述的失效位元修补方案的确定方法，其特征在于，所述根据当前所述全域冗余电路用于替换修补后的可使用数量和当前所述子域冗余电路的可使用数量，确定所述待修补子域的区域层级的步骤，包括：
    根据当前所述全域冗余电路用于替换修补后的可使用数量和当前所述子域冗 余电路的可使用数量，通过决策支持函数确定所述待修补子域的区域层级。
  5. 根据权利要求4所述的失效位元修补方案的确定方法，其特征在于，所述决策支持函数f DSS(g,l)为：
    Figure PCTCN2021100418-appb-100001
    其中，g代表当前所述全域冗余电路用于替换修补后的可使用数量，l代表当前所述子域冗余电路的可使用数量，g L代表GR可使用基础数量，g M代表GR可使用理想数量，g H代表GR可使用冗余数量，l L代表LR可使用基础数量，l M代表LR可使用理想数量，l H代表LR可使用冗余数量。
  6. 根据权利要求5所述的失效位元修补方案的确定方法，其特征在于，通过决策支持函数确定的所述待修补子域的区域层级还包括争议区；其中，
    在所述待修补子域的区域层级为所述争议区时，通过模糊推论函数确定所述争议区为所述自由区或所述限制区。
  7. 根据权利要求6所述的失效位元修补方案的确定方法，其特征在于，所述模糊推论函数根据限制区模糊集合和自由区模糊集合确定；
    在所述自由区模糊集合小于所述限制区模糊集合时，所述模糊推论函数确定的所述争议区为所述限制区；
    在所述自由区模糊集合大于或等于所述限制区模糊集合时，所述模糊推论函数确定的所述争议区为所述自由区。
  8. 根据权利要求7所述的失效位元修补方案的确定方法，其特征在于，所述限制区模糊集合由所述子域冗余电路的可使用数量在当前所述子域冗余电路总量上的区间占比确定。
  9. 根据权利要求7所述的失效位元修补方案的确定方法，其特征在于，所述自由区模糊集合由所述全域冗余电路用于替换初步用于修补的所述子域冗余电路后的可使用数量在当前所述全域冗余电路总量上的区间占比确定。
  10. 根据权利要求1所述的失效位元修补方案的确定方法，其特征在于，所述全域冗余电路为列冗余电路，所述子域冗余电路为行冗余电路。
  11. 根据权利要求1所述的失效位元修补方案的确定方法，其特征在于，在所述待修补子域指定的所述子域冗余电路有多个时，所述初步用于修补的所述子域冗余电路为所述多个子域冗余电路中的任一个。
  12. 一种失效位元修补方案的确定装置，用于含有多个子域的芯片，所述芯片还包括全域冗余电路和子域冗余电路，所述全域冗余电路用于修补任一所述子域的失效位元，所述子域冗余电路用于修补指定的所述子域的失效位元，其特征在于，包括：
    区域确定模块，用于确定含有所述失效位元的待修补子域，以及为所述待修补子域确定初步用于修补的所述子域冗余电路；
    数量获取模块，用于获取当前所述全域冗余电路用于替换所述初步用于修补的所述子域冗余电路后的可使用数量和所述待修补子域指定的当前所述子域冗余电路的可使用数量；
    区域层级确定模块，用于根据当前所述全域冗余电路用于替换所述初步用于修补的所述子域冗余电路后的可使用数量和所述当前所述子域冗余电路的可使用数量，确定所述待修补子域的区域层级；
    修补方案确定模块，用于根据所述待修补子域的所述区域层级，控制所述全域冗余电路替换所述初步用于修补的所述子域冗余电路修补所述失效位元，或者，控制所述初步用于修补的所述子域冗余电路修补所述失效位元。
  13. 一种芯片，其特征在于，所述芯片包括：
    正常单元区，包括多个子域；
    冗余单元区，包括全域冗余电路和子域冗余电路，所述全域冗余电路和所述子域冗余电路被构造为基于如权利要求1所述的失效位元修补方案的确定方法修补所述子域中的失效位元。
PCT/CN2021/100418 2020-09-01 2021-06-16 失效位元修补方案的确定方法、装置及芯片 WO2022048235A1 (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP21773271.8A EP3992972A4 (en) 2020-09-01 2021-06-16 METHOD AND APPARATUS FOR DETERMINING A FAILED BIT REPAIR PATTERN, AND CHIP
US17/402,758 US11862272B2 (en) 2020-09-01 2021-08-16 Method and device for determining fail bit repair solution, and chip

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202010904166.1 2020-09-01
CN202010904166.1A CN114121129B (zh) 2020-09-01 2020-09-01 失效位元修补方案的确定方法、装置及芯片

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/402,758 Continuation US11862272B2 (en) 2020-09-01 2021-08-16 Method and device for determining fail bit repair solution, and chip

Publications (1)

Publication Number Publication Date
WO2022048235A1 true WO2022048235A1 (zh) 2022-03-10

Family

ID=80360340

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2021/100418 WO2022048235A1 (zh) 2020-09-01 2021-06-16 失效位元修补方案的确定方法、装置及芯片

Country Status (2)

Country Link
CN (1) CN114121129B (zh)
WO (1) WO2022048235A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116313875A (zh) * 2023-05-24 2023-06-23 长鑫存储技术有限公司 失效位元处理方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080080275A1 (en) * 2006-10-02 2008-04-03 Samsung Electronics Co., Ltd. Multi-chip and repairing method thereof
CN101303899A (zh) * 2007-05-07 2008-11-12 旺宏电子股份有限公司 用以修复存储器的方法与装置
US20130010538A1 (en) * 1998-08-28 2013-01-10 Mosaid Technologies Incorporated Memory device and method for repairing a semiconductor memory
CN106158041A (zh) * 2016-07-12 2016-11-23 北京兆易创新科技股份有限公司 一种列再次修复方法和装置
CN110364214A (zh) * 2019-06-28 2019-10-22 珠海博雅科技有限公司 一种读失效存储单元的替换方法、装置、设备及存储介质
CN111178374A (zh) * 2018-11-09 2020-05-19 长鑫存储技术有限公司 损坏模式确定方法及装置、电子设备、存储介质

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5978931A (en) * 1997-07-16 1999-11-02 International Business Machines Corporation Variable domain redundancy replacement configuration for a memory device
DE10307027A1 (de) * 2003-02-20 2004-09-09 Infineon Technologies Ag Verfahren und Testeinrichtung zum Ermitteln einer Reparaturlösung für einen Speicherbaustein
WO2014047225A1 (en) * 2012-09-18 2014-03-27 Mosys, Inc. Substitute redundant memory
KR102451163B1 (ko) * 2018-02-01 2022-10-06 삼성전자주식회사 반도체 메모리 장치 및 그것의 리페어 방법
CN110968985B (zh) * 2018-09-30 2022-05-13 长鑫存储技术有限公司 集成电路修补算法确定方法及装置、存储介质、电子设备
CN111415700B (zh) * 2020-04-24 2022-05-06 西安紫光国芯半导体有限公司 一种修复方法、装置及计算机存储介质

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130010538A1 (en) * 1998-08-28 2013-01-10 Mosaid Technologies Incorporated Memory device and method for repairing a semiconductor memory
US20080080275A1 (en) * 2006-10-02 2008-04-03 Samsung Electronics Co., Ltd. Multi-chip and repairing method thereof
CN101303899A (zh) * 2007-05-07 2008-11-12 旺宏电子股份有限公司 用以修复存储器的方法与装置
CN106158041A (zh) * 2016-07-12 2016-11-23 北京兆易创新科技股份有限公司 一种列再次修复方法和装置
CN111178374A (zh) * 2018-11-09 2020-05-19 长鑫存储技术有限公司 损坏模式确定方法及装置、电子设备、存储介质
CN110364214A (zh) * 2019-06-28 2019-10-22 珠海博雅科技有限公司 一种读失效存储单元的替换方法、装置、设备及存储介质

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116313875A (zh) * 2023-05-24 2023-06-23 长鑫存储技术有限公司 失效位元处理方法
CN116313875B (zh) * 2023-05-24 2023-10-13 长鑫存储技术有限公司 失效位元处理方法

Also Published As

Publication number Publication date
CN114121129B (zh) 2023-09-12
CN114121129A (zh) 2022-03-01

Similar Documents

Publication Publication Date Title
WO2022205714A1 (zh) 备用电路分派方法、装置、设备及介质
CN112908403B (zh) 备用电路分派方法、装置、设备及介质
CN103608782B (zh) Lsb页面和msb页面中的选择性数据存储
US7779226B2 (en) Memory controller, flash memory system, and method of controlling operation for data exchange between host system and flash memory
WO2022048235A1 (zh) 失效位元修补方案的确定方法、装置及芯片
CN102047341B (zh) 用于混合非易失性固态存储系统的疲劳管理系统和方法
WO2022198871A1 (zh) 备用电路分派方法、装置、设备及介质
CN101821812B (zh) 存储器装置编程窗口调整
CN109471594B (zh) 一种mlc闪存读写方法
US11442631B2 (en) Memory operations with consideration for wear leveling
CN109934477A (zh) 能耗数据的处理方法、装置、计算机设备和存储介质
Zhang et al. SPA-SSD: Exploit heterogeneity and parallelism of 3D SLC-TLC hybrid SSD to improve write performance
WO2022052542A1 (zh) 失效位元的修补方案的确定方法和装置
US9747049B2 (en) Computer memory management method and system
CN114550791A (zh) 备用电路修补位置确定方法及装置、集成电路修补方法
CN1416139A (zh) 具有备份存储器块的非易失性半导体存储器
CN105718328B (zh) 存储器坏区的数据备份方法及系统
US8990614B2 (en) Performance of a system having non-volatile memory
CN114078564B (zh) 失效位元的修补方法及装置
US11862272B2 (en) Method and device for determining fail bit repair solution, and chip
CN101069162A (zh) 组相联的修复高速缓存系统和方法
Gong et al. Accelerating sub-block erase in 3d nand flash memory
CN114078562B (zh) 失效位元的修补方法及装置
JP3940409B2 (ja) メモリコントローラ、フラッシュメモリシステム及び制御方法
CN1094172A (zh) 增强时效器有效性的方法和手段

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2021773271

Country of ref document: EP

Effective date: 20210929

NENP Non-entry into the national phase

Ref country code: DE