CN111415700B - 一种修复方法、装置及计算机存储介质 - Google Patents

一种修复方法、装置及计算机存储介质 Download PDF

Info

Publication number
CN111415700B
CN111415700B CN202010334104.1A CN202010334104A CN111415700B CN 111415700 B CN111415700 B CN 111415700B CN 202010334104 A CN202010334104 A CN 202010334104A CN 111415700 B CN111415700 B CN 111415700B
Authority
CN
China
Prior art keywords
repair
units
independent
unit
independent repair
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010334104.1A
Other languages
English (en)
Other versions
CN111415700A (zh
Inventor
王帆
黄华
席隆宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Unilc Semiconductors Co Ltd
Original Assignee
Xian Unilc Semiconductors Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Unilc Semiconductors Co Ltd filed Critical Xian Unilc Semiconductors Co Ltd
Priority to CN202010334104.1A priority Critical patent/CN111415700B/zh
Publication of CN111415700A publication Critical patent/CN111415700A/zh
Application granted granted Critical
Publication of CN111415700B publication Critical patent/CN111415700B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44Indication or identification of errors, e.g. for repair

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本发明公开一种修复方法,应用于动态随机存取存储器,通过定制独立修复单元,以独立修复单元的容量进行修复的配置,将DRAM的修复从芯片级拆分成独立修复单元级。对独立修复单元逐一进行修复计算,不产生不可修复的独立修复单元的修复方案,并将不可修复的独立修复单元对应的地址设置为不可访问,对可以修复的独立修复单元进行修复。进而,可修复的独立修复单元可继续使用,降低了生产成本,达到了节约生产成本的目的。

Description

一种修复方法、装置及计算机存储介质
技术领域
本发明涉及集成电路技术领域,尤其涉及一种修复方法、装置及计算机存储介质。
背景技术
在传统动态随机存取存储器(Dynamic Random Access Memory,DRAM)修复流程中,DRAM修复以整个芯片设计容量为单位进行配置,然后在芯片内的每个最小独立修复单元中进行计算,如果计算过程中发现有一个最小独立修复单元不可修复,那么计算过程就会终止,该DRAM芯片被判断为废片。即DRAM芯片的修复严格按照产品的设计容量进行,这样会造成芯片制造成本升高,资源浪费。
发明内容
鉴于上述问题,提出了本发明以便提供一种克服上述问题或者至少部分地解决上述问题的修复方法、装置及计算机存储介质。
第一方面,本实施例提供一种修复方法,应用于动态随机存取存储器,包括:
将待修复的动态随机存取存储器的存储空间分为M个独立修复单元,每个所述独立修复单元标记有对应的存储地址范围,M为大于1的整数;
对每个所述独立修复单元进行修复检测,从M个所述独立修复单元中确定出N个不可修复单元,将N个所述不可修复单元对应的存储地址范围内的地址标记为不可访问地址,N为大于或等于0且小于或等于M的整数;
对M个所述独立修复单元中除N个所述不可修复单元之外的M-N个独立修复单元进行修复。
可选的,在所述对M个所述独立修复单元中除N个所述不可修复单元之外的M-N个独立修复单元进行修复之后,所述方法还包括:
将所述动态随机存取存储器的可用容量标定为所述存储空间的初始容量减去N个所述不可修复单元所占总容量后的剩余容量。
可选的,所述将待修复的动态随机存取存储器的分为M个独立修复单元,包括:
基于所述存储空间的初始容量,将所述存储空间均分为M个独立修复单元,每个所述独立修复单元所占的容量为所述初始容量的1/M。
可选的,所述将所述存储空间均分为M个独立修复单元,包括:
从所述存储空间的起始地址开始,游标式读取长度为初始容量的1/M的地址范围,将该地址范围对应的存储空间划分为一个独立修复单元,直至形成M个所述独立修复单元。
可选的,所述对每个所述独立修复单元进行修复检测,从M个所述独立修复单元中确定出N个不可修复单元,包括:
针对M个所述独立修复单元,检测每个所述独立修复单元中的失效地址,判断该独立修复单元中的失效地址是否存在不可修复的失效地址,如果存在,则确定该独立修复单元为不可修复单元,直至确定出N个所述不可修复单元。
可选的,所述对M个所述独立修复单元中除N个所述不可修复单元之外的M-N个独立修复单元进行修复,包括:
如果N个所述不可修复单元所占总容量小于预设容量,对M个所述独立修复单元中除N个所述不可修复单元之外的M-N个独立修复单元进行修复。
可选的,所述对M个所述独立修复单元中除N个所述不可修复单元之外的M-N个独立修复单元进行修复,包括:
确定所述M-N个独立修复单元中每个独立修复单元对应的修复子策略,共计获得M-N个修复子策略;
合并所述M-N个修复子策略,形成总修复策略;
基于所述总修复策略,将所述M-N个独立修复单元中每个独立修复单元中的失效地址在物理上替换为对应的备用地址。
第二方面,本实施例提供一种修复装置,应用于动态随机存取存储器,包括:
配置单元,用于将待修复的动态随机存取存储器的存储空间分为M个独立修复单元,每个所述独立修复单元标记有对应的存储地址范围,M为大于1的整数;
处理单元,用于对每个所述独立修复单元进行修复检测,从M个所述独立修复单元中确定出N个不可修复单元,将N个所述不可修复单元对应的存储地址范围内的地址标记为不可访问地址,N为大于或等于0且小于或等于M的整数;
修复单元,用于对M个所述独立修复单元中除N个所述不可修复单元之外的M-N个独立修复单元进行修复。
可选的,所述处理单元还用于:
在所述对M个所述独立修复单元中除N个所述不可修复单元之外的M-N个独立修复单元进行修复之后,将所述动态随机存取存储器的可用容量标定为所述存储空间的初始容量减去N个所述不可修复单元所占总容量后的剩余容量。
可选的,所述配置单元具体用于:
基于所述存储空间的初始容量,将所述存储空间均分为M个独立修复单元,每个所述独立修复单元所占的容量为所述初始容量的1/M。
可选的,所述配置单元具体用于:
从所述存储空间的起始地址开始,游标式读取长度为初始容量的8/M的地址范围,将该地址范围对应的存储空间划分为一个独立修复单元,直至形成M个所述独立修复单元。
可选的,所述处理单元具体用于:
针对M个所述独立修复单元,检测每个所述独立修复单元中的失效地址,判断该独立修复单元中的失效地址是否存在不可修复的失效地址,如果存在,则确定该独立修复单元为不可修复单元,直至确定出N个所述不可修复单元。
可选的,所述修复单元具体用于:
如果N个所述不可修复单元所占总容量小于预设容量,对M个所述独立修复单元中除N个所述不可修复单元之外的M-N个独立修复单元进行修复。
可选的,所述修复单元具体用于:
确定所述M-N个独立修复单元中每个独立修复单元对应的修复子策略,共计获得M-N个修复子策略;
合并所述M-N个修复子策略,形成总修复策略;
基于所述总修复策略,将所述M-N个独立修复单元中每个独立修复单元中的失效地址在物理上替换为对应的备用地址。
第三方面,本实施例提供一种修复设备,包括至少一个处理器、以及与处理器连接的至少一个存储器、总线;其中,处理器、存储器通过总线完成相互间的通信;处理器用于调用存储器中的程序指令,以执行前述第一方面中任一项的修复方法。
第四方面,本申请提供一种计算机存储介质,其上存储有程序,该程序被处理器执行时实现前述第一方面中任一项所述修复方法。
本申请实施例中的上述一个或多个技术方案,至少具有如下一种或多种技术效果:
在本发明实施例的技术方案中,首先,将待修复的动态随机存取存储器的存储空间分为M个独立修复单元,每个独立修复单元标记有对应的存储地址范围。然后,对每个独立修复单元进行修复检测,从M个独立修复单元中确定出N个不可修复单元,将N个不可修复单元对应的存储地址范围内的地址标记为不可访问地址。最后,对M个独立修复单元中除N个不可修复单元之外的M-N个独立修复单元进行修复。这样,通过定制独立修复单元,以独立修复单元的容量进行修复的配置,将DRAM的修复从芯片级拆分成独立修复单元级。再对独立修复单元逐一进行修复计算,不产生不可修复的独立修复单元的修复方案,并将不可修复的独立修复单元对应的地址设置为不可访问,对可以修复的独立修复单元进行修复。进而,可修复的独立修复单元可继续使用,芯片不会因仅存在1个不可修复的地址就报废,降低了生产成本,达到了节约生产成本的目的。
附图说明
通过阅读下文优选实施方式的详细描述,各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的,而并不认为是对本发明的限制。而且在整个附图中,用相同的参考符号表示相同的部件。在附图中:
图1为本发明第一实施例中的修复方法的流程图;
图2为本发明第一实施例中的256Mbit的DRAM划分为4个独立修复单元示意图;
图3为本发明第一实施例中的不同规格DRAM芯片示意图;
图4为本发明第二实施例中的修复装置的示意图;
图5为本发明第三实施例中的修复设备的示意图。
具体实施方式
本实施例公开一种修复方法、装置及计算机存储介质。应用于动态随机存取存储器的方法包括:将待修复的动态随机存取存储器的存储空间分为M个独立修复单元,每个所述独立修复单元标记有对应的存储地址范围,M为大于1的整数;对每个所述独立修复单元进行修复检测,从M个所述独立修复单元中确定出N个不可修复单元,将N个所述不可修复单元对应的存储地址范围内的地址标记为不可访问地址,N为大于或等于0且小于或等于M的整数;对M个所述独立修复单元中除N个所述不可修复单元之外的M-N个独立修复单元进行修复。
下面通过附图以及具体实施例对本发明技术方案做详细的说明,应当理解本申请实施例以及实施例中的具体特征是对本申请技术方案的详细的说明,而不是对本申请技术方案的限定,在不冲突的情况下,本申请实施例以及实施例中的技术特征可以相互组合。
本文中术语“和/或”,仅仅是一种描述关联对象的关联关系,表示可以存在三种关系,例如,A和/或B,可以表示:单独存在A,同时存在A和B,单独存在B这三种情况。另外,本文中字符“/”,一般表示前后关联对象是一种“或”的关系。
实施例
本发明第一实施例提供一种修复方法,应用于动态随机存取存储器,该方法的流程图如图1所示,包括如下步骤:
S101:将待修复的动态随机存取存储器的存储空间分为M个独立修复单元,每个所述独立修复单元标记有对应的存储地址范围,M为大于1的整数;
S102:对每个所述独立修复单元进行修复检测,从M个所述独立修复单元中确定出N个不可修复单元,将N个所述不可修复单元对应的存储地址范围内的地址标记为不可访问地址,N为大于或等于0且小于或等于M的整数;
S103:对M个所述独立修复单元中除N个所述不可修复单元之外的M-N个独立修复单元进行修复。
具体的,本实施例中的修复方法应用于动态随机存取存储器,主要应用于对生产出的DRAM中无效地址进行修复。在本实施例中,首先执行步骤S101,针对待修复的DRAM,将其存储空间划分为M个独立修复单元,进而将DRAM的修复从芯片级拆分成独立修复单元级。
具体的,步骤S101本实施例可以以均分的方式形成M个独立修复单元,可通过如下步骤实现:基于所述存储空间的初始容量,将所述存储空间均分为M个独立修复单元,每个所述独立修复单元所占的容量为所述初始容量的1/M。
具体的,在本实施例中,确定待修复的DRAM的初始容量,初始容量就是该DRAM的设计容量。然后,将其划分为M个独立修复单元。M可以根据实际需要设定为16、8、4、2等数值,在此,本实施例不做限制。举例而言,图2以一款初始容量为256Mbit的DRAM产品为例,显示了其独立修复单元。M取值为4,该DRAM的存储空间划分为独立修复单元1、独立修复单元2、独立修复单元3和独立修复单元4。独立修复单元1、独立修复单元2、独立修复单元3和独立修复单元4的容量均为256/4,即64Mbit。在具体实施过程中,还可以划分为8个独立修复单元,每个独立修复单元的容量均为32Mbit。或者,还可以划分为16个独立修复单元,每个独立修复单元的容量均为16Mbit。在具体实施过程中,可根据实际需要进行配置。
进而,在确定好每个独立修复单元所占容量后,可依据游标式划分的方式形成地址连续的独立修复单元,具体可通过如下步骤实现:从所述存储空间的起始地址开始,游标式读取长度为初始容量的1/M的地址范围,将该地址范围对应的存储空间划分为一个独立修复单元,直至形成M个所述独立修复单元。
具体的,在本实施例中,从待修复的DRAM的存储空间的起始地址开始,每次游标式读取初始容量的1/M的地址范围,以形成连续地址范围的独立修复单元,这样,独立修复单元中的存储空间是连续的。游标式读取是指按存储空间从起始位置到终止位置的顺序开始依次读取。沿用前述示例,假设DRAM的存储空间的起始地址为0x00000000,终止地址为0x0FFFFFFF,先从起始地址开始,游标式读取了0x00000000~0x03FFFFFF内的存储空间作为第1个独立修复单元,第1个独立修复单元的大小为64Mbit。接着,游标式读取了0x04000000~0x07FFFFFF的存储空间作为第2个独立修复单元,第2个独立修复单元的大小为64Mbit。以此类推,游标式读取了0x08000000~0x0BFFFFFF的存储空间作为第3个独立修复单元,第3个独立修复单元的大小为64Mbit。最后,游标式读取了0x0C0000000~0x0FFFFFFF的存储空间作为第4个独立修复单元,第4个独立修复单元的大小为64Mbit。
以上示例仅以连续地址的方式形成独立修复单元,在具体实施过程中,还可以随机选择初始容量的1/M的地址范围形成独立修复单元,并记录每个独立修复单元中包含的地址,当然,还可以根据实际需要进行具体配置,在此,本实施例不做限制。
在上述示例中,仅以均分方式形成统一大小的独立修复单元,在具体实施过程中,还可以形成大小不均等的独立修复单元,在此,本实施例不做限制。
进一步,在本实施例中,通过步骤S102对每个独立修复单元进行修复检测,检测出N个不可修复单元。具体的,可通过如下步骤实现:针对M个所述独立修复单元,检测每个所述独立修复单元中的失效地址,判断该独立修复单元中的失效地址是否存在不可修复的失效地址,如果存在,则确定该独立修复单元为不可修复单元,直至确定出N个所述不可修复单元。
具体的,针对M个独立修复单元的每一个独立修复单元,读取每个独立修复单元中的失效地址,并应用修复算法判断当前独立修复单元是否可修。在本实施例中,每个独立修复单元配置了对应的冗余单元,用于修复该独立修复单元中的失效地址。进而,将当前的独立修复单元对应的地址范围输入修复算法,以及将与当前独立单元对应的冗余单元的地址输入修复算法,通过修复算法扫描出该独立修复单元的失效地址,然后判断冗余单元中的地址是否可以与失效地址进行替换,如果存在一个不可替换的失效地址,则确定该独立修复单元不可修复,是不可修复单元。如果全部失效地址都可被冗余单元中对应的地址替换,则确定该独立修复单元是可修复的,则确定对应的修复子策略,每个失效地址对应的冗余单元中的替换地址,均在修复子策略中配置完成。针对不可修复单元,需要标记其对应的地址范围,将其设定为不可访问的地址范围。
进而,在本实施例中,如果N个所述不可修复单元所占总容量小于预设容量,对M个所述独立修复单元中除N个所述不可修复单元之外的M-N个独立修复单元进行修复。
具体的,在本实施例中,可以预先设定一个预设容量,在DRAM芯片中的不可修复单元所占的总容量大于预设容量情况下,说明该DRAM芯片中存在大量的不可修复的地址,大部分存储空间都失效了,DRAM芯片不太稳定,可以直接按废片处理,不用进行后续的修复工艺。DRAM芯片仅存在不超过预设容量的不可修复单元情况下,才会进行后续的修复工艺,生产出的DRAM芯片的大部分存储空间有效,这样,生产出的DRAM芯片在使用过程中能够更加稳定。在具体实施过程中,预设容量可根据实际需要进行设置,比如,设置为初始容量的80%、60%等,在此,本实施例不做限制。沿用前述示例,如果初始容量为256Mbit,则预设容量可以设置为192Mbit,在不可修复单元的总容量大于或等于192Mbit时,就不再进行后续的修复操作了。在不可修复单元的总容量小于192Mbit情况下,才会进行后续的操作。
进一步,所述对M个所述独立修复单元中除N个所述不可修复单元之外的M-N个独立修复单元进行修复,包括:
确定所述M-N个独立修复单元中每个独立修复单元对应的修复子策略,共计获得M-N个修复子策略;
合并所述M-N个修复子策略,形成总修复策略;
基于所述总修复策略,将所述M-N个独立修复单元中每个独立修复单元中的失效地址在物理上替换为对应的备用地址。
具体的,在本实施例,按前述实施例中的方式可确定出N个不可修复单元后,即可对剩余的M-N个独立修复单元进行修复。前述实施例中介绍了,每个独立修复单元配置了对应的冗余单元,用于修复该独立修复单元中的失效地址。进而,将当前的独立修复单元对应的地址范围输入修复算法,以及将与当前独立单元对应的冗余单元的地址输入修复算法,通过修复算法扫描出该独立修复单元的失效地址,然后判断冗余单元中的地址是否可以与失效地址进行替换,如果全部失效地址都可被冗余单元中对应的地址替换,则确定该独立修复单元是可修复的,则确定对应的修复子策略,每个失效地址对应的冗余单元中的替换地址,均在修复子策略中配置完成,这样,就可以形成M-N个独立修复单元一一对应的M-N个修复子策略。由于无效地址的修复是具体的物理上的工序,所以,为了便于生产的,需要将M-N个修复子策略汇总起来,形成总修复策略。
在修复环节,按照汇总的总修复策进行无效地址的修复,可采用如:镭射修补、激光修复等方式,或者其他修复方式,目的就是备用电路替补。具体的,通过测试机和针测机得到对应芯片的需laser fuse(激光熔断)的坐标,然后,通过map图(坏点图谱)以及repairdata(修复数据)的形式导给镭射修补机,镭射修补机按要求做完后,接着,再使用测试机和针测机验证修补后的数据的准确性,对应的测试流程简化为:用测试机和针测机进行第一次测试,然后用镭射修补机进行激光发射,最后再用测试机和针测机进行修补后的数据验证。使得M-N个独立修复单元中每个独立修复单元中的失效地址在物理上替换为对应的备用地址。其中,备用地址即为前述对应的冗余单元中的地址。冗余单元的大小也可根据实际需要进行设定,在此,本实施例不做限制。
进一步,在本实施例中,在所述对M个所述独立修复单元中除N个所述不可修复单元之外的M-N个独立修复单元进行修复之后,所述方法还包括:将所述动态随机存取存储器的可用容量标定为所述存储空间的初始容量减去N个所述不可修复单元所占总容量后的剩余容量。
具体的,由于不可修复单元中的地址被标记为不可访问,DRAM芯片的实际容量发生了改变,是初始容量减不可修复单元的总容量之差,需要将该真实的容量标记出来,以便于使用者获知。举例来说,DRAM芯片设计的初始容量是256Mbit,存在1个不可修复单元,占用64Mbit,这样,该DRAM芯片出厂的实际容量为192Mbit。可以分配于192Mbit的DRAM芯片进行出货。
为了便于更好的理解本实施例中的方案,下面以一个完整示例对本实施例中的修复方法进行详细说明。
以图2为例,DRAM芯片设计的初始容量为256Mbit,划分为4个独立修复单元,各自占用64Mbit,如果按现有的修复方式,从测试机台读取DRAM芯片的失效地址,读取的失效地址包括所有独立修复单元中的失效地址。失效地址是指定位失效单元的一对坐标。然后进行DRAM修复计算,将DRAM芯片所有失效地址和DRAM芯片修复算法相结合,进行修复计算。修复算法在独立修复单元1、独立修复单元2、独立修复单元3和独立修复单元4中依次进行修复计算。
在计算过程中,一旦遇到当前独立修复单元不可修复,芯片的修复计算中断,当前独立修复单元被判断为不可修复,则当前芯片被判断为不可修复。芯片不产生修复方案。停止修复后的芯片,不具备出货条件,芯片按照坏片归类,不能送至客户端。当DRAM芯片的独立修复单元均可修复时,芯片整体可修,修复算法产生芯片的修复方案,包括失效地址的替换方案。最后,执行修复,使用激光或者其它方式执行修复方案,使得失效地址被备用地址在物理上发生替换,从而实现了对失效地址的修复。修复成功的DRAM芯片按照设计容量规格出货,发送给用户。
这样,在DRAM芯片执行修复的过程中,当首次遇到不可修复的独立修复单元时,芯片的修复停止,不产生修复方案,芯片报废处理,因此对于芯片内其它可修复的独立修复单元而言,是一种成本的浪费。按照传统DRAM修复流程,得到的产品容量和设计人员提供的设计容量相同,因此产品单一化问题严重。
而采用本实施例中的修复方法,首先定制DRAM独立修复单元的大小,定值为64Mbit,分为独立修复单元1、独立修复单元2、独立修复单元3和独立修复单元4,均占64Mbit。测试机台读取DRAM芯片的失效地址,读取的失效地址包括所有独立修复单元中的失效地址。每个最小独立修复单元都有其不同的地址范围,可以根据读取的DRAM失效地址信息中的标示位,将DRAM失效地址归类到对应的独立修复单元中去。针对每个独立修复单元中的失效地址,并应用修复算法判断当前独立修复单元是否可修。如果可修,则产生该独立修复单元的修复子方案,如果不可修,则不为当前独立修复单元产生修复方案。将所有可修复的独立修复单元对应的修复子方案合并。如果独立修复单元内的失效地址可修复,则合并后的修复方案包含该独立修复单元的修复信息,如果独立修复单元内的失效地址不可修复,则合并后的修复方案不包含该独立修复单元的修复信息。使用激光或者其它方式执行修复方案,使得失效地址被备用地址在物理上发生替换,从而实现了对失效地址的修复。
根据芯片可修复的独立修复单元个数,计算芯片的可用容量,芯片按此容量规格出货。将可修复和不可修复的最小独立修复单元信息提供给DRAM产品应用端,应用端通过对访问地址进行配置,从而只对可修复的单元进行读写。
如图3所示,该图为采用本实施例中修复方法的出货处理示意图。该256M DRAM设计可得到以下分组:
1.组1为芯片的四个独立修复单元均可修复,产品出货容量等于DRAM设计容量,即256M bit。
2.组2为一个独立修复单元不可修复,产品按照192M bit出货(256M-1/4*256M)。
3.组3为两个独立修复单元不可修复,产品按照128M bit出货(256M-2/4*256M)。
4.组4为三个独立修复单元不可修复,产品按照64M bit出货(256M-3/4*256M)。
5.组5为4个独立修复单元均不可修复,只有在该种情况下,DRAM芯片修复停止,芯片做废片处理。
本实施例中的修复方法,以独立修复单元的容量进行修复的配置,将DRAM的修复从芯片级拆分成独立修复单元级,对独立修复单元逐一进行修复计算,为可以修复的独立修复单元产生修复方案,对不可修复的独立修复单元不产生修复方案,并将不可修复的独立修复单元信息标识在芯片出货信息中。通过不同芯片的可修复独立修复单元的不同个数,产生了不同的出货容量规格,提升了产品的多样性,降低了生产成本,有效地克服了传统DRAM修复流程的不足之处,达到了节约生产成本的目的,同时也提升了产品的多样化。
请参照图4,本发明第二实施例还提供了一种修复装置,应用于动态随机存取存储器,包括:
配置单元401,用于将待修复的动态随机存取存储器的存储空间分为M个独立修复单元,每个所述独立修复单元标记有对应的存储地址范围,M为大于1的整数;
处理单元402,用于对每个所述独立修复单元进行修复检测,从M个所述独立修复单元中确定出N个不可修复单元,将N个所述不可修复单元对应的存储地址范围内的地址标记为不可访问地址,N为大于或等于0且小于或等于M的整数;
修复单元403,用于对M个所述独立修复单元中除N个所述不可修复单元之外的M-N个独立修复单元进行修复。
作为一种可选的实施例,所述处理单元402还用于:
在所述对M个所述独立修复单元中除N个所述不可修复单元之外的M-N个独立修复单元进行修复之后,将所述动态随机存取存储器的可用容量标定为所述存储空间的初始容量减去N个所述不可修复单元所占总容量后的剩余容量。
作为一种可选的实施例,所述配置单元401具体用于:
基于所述存储空间的初始容量,将所述存储空间均分为M个独立修复单元,每个所述独立修复单元所占的容量为所述初始容量的1/M。
作为一种可选的实施例,所述配置单元401具体用于:
从所述存储空间的起始地址开始,游标式读取长度为初始容量的8/M的地址范围,将该地址范围对应的存储空间划分为一个独立修复单元,直至形成M个所述独立修复单元。
作为一种可选的实施例,所述处理单元402具体用于:
针对M个所述独立修复单元,检测每个所述独立修复单元中的失效地址,判断该独立修复单元中的失效地址是否存在不可修复的失效地址,如果存在,则确定该独立修复单元为不可修复单元,直至确定出N个所述不可修复单元。
作为一种可选的实施例,所述修复单元403具体用于:
如果N个所述不可修复单元所占总容量小于预设容量,对M个所述独立修复单元中除N个所述不可修复单元之外的M-N个独立修复单元进行修复。
作为一种可选的实施例,所述修复单元403具体用于:
确定所述M-N个独立修复单元中每个独立修复单元对应的修复子策略,共计获得M-N个修复子策略;
合并所述M-N个修复子策略,形成总修复策略;
基于所述总修复策略,将所述M-N个独立修复单元中每个独立修复单元中的失效地址在物理上替换为对应的备用地址。
具体的,在本实施例中,修复装置进行对DRAM进行修复的具体实现方式已经在前述第一实施例中详细阐述,在此,本实施例不再赘述。
本发明第三实施例还提供了一种修复设备,请参照图5,为了便于说明,仅示出了与本发明实施例相关的部分,具体技术细节未揭示的,请参照本发明第一实施例中的方法部分。
图5示出的是与本发明实施例提供的修复设备的部分结构的示意图。该修复设备包括存储器501,所述存储器501用于存储执行前述第一实施例中的修复方法的程序。该修复设备还包括处理器502,与所述存储器501连接,所述处理器502被配置为用于执行所述存储器501中存储的程序。
所述处理器502执行所述计算机程序时实现上述第一实施例中修复方法中的步骤。或者,所述处理器执行所述计算机程序时实现上述第二实施例的修复装置中各模块/单元的功能。
示例性的,所述计算机程序可以被分割成一个或多个模块/单元,所述一个或者多个模块/单元被存储在所述存储器中,并由所述处理器执行,以完成本发明。所述一个或多个模块/单元可以是能够完成特定功能的一系列计算机程序指令段,该指令段用于描述所述计算机程序在所述计算机装置中的执行过程。例如,所述计算机程序可以被分割成配置单元、处理单元、修复单元的功能,各单元具体功能如下:
配置单元,用于将待修复的动态随机存取存储器的存储空间分为M个独立修复单元,每个所述独立修复单元标记有对应的存储地址范围,M为大于1的整数;
处理单元,用于对每个所述独立修复单元进行修复检测,从M个所述独立修复单元中确定出N个不可修复单元,将N个所述不可修复单元对应的存储地址范围内的地址标记为不可访问地址,N为大于或等于0且小于或等于M的整数;
修复单元,用于对M个所述独立修复单元中除N个所述不可修复单元之外的M-N个独立修复单元进行修复。
所述修复设备可包括,但不仅限于,处理器、存储器。本领域技术人员可以理解,所述示意图5仅仅是修复设备的功能部件的示例图,并不构成对修复设备的限定,可以包括比图示更多或更少的部件,或者组合某些部件,或者不同的部件,例如所述修复设备还可以包括输入输出设备、网络接入设备、总线等。
所称处理器502可以是中央处理单元(Central Processing Unit,CPU),还可以是其他通用处理器、数字信号处理器(Digital Signal Processor,DSP)、专用集成电路(Application Specific Integrated Circuit,ASIC)、现成可编程门阵列(Field-Programmable Gate Array,FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等,所述处理器是所述计算机装置的控制中心,利用各种接口和线路连接整个计算机装置的各个部分。
所述存储器501可用于存储所述计算机程序和/或模块,所述处理器通过运行或执行存储在所述存储器内的计算机程序和/或模块,以及调用存储在存储器内的数据,实现所述计算机装置的各种功能。所述存储器可主要包括存储程序区和存储数据区,其中,存储程序区可存储操作系统、至少一个功能所需的应用程序(比如声音播放功能、图像播放功能等)等;存储数据区可存储根据修复设备的使用所创建的数据(比如音频数据、视频数据等)等。此外,存储器可以包括高速随机存取存储器,还可以包括非易失性存储器,例如硬盘、内存、插接式硬盘,智能存储卡(Smart Media Card,SMC),安全数字(Secure Digital,SD)卡,闪存卡(Flash Card)、至少一个磁盘存储器件、闪存器件、或其他易失性固态存储器件。
在本发明实施例中,处理器502将待修复的动态随机存取存储器的存储空间分为M个独立修复单元,每个所述独立修复单元标记有对应的存储地址范围,M为大于1的整数;
对每个所述独立修复单元进行修复检测,从M个所述独立修复单元中确定出N个不可修复单元,将N个所述不可修复单元对应的存储地址范围内的地址标记为不可访问地址,N为大于或等于0且小于或等于M的整数;
对M个所述独立修复单元中除N个所述不可修复单元之外的M-N个独立修复单元进行修复。
在本发明实施例中,该处理器502还具有以下功能:
在所述对M个所述独立修复单元中除N个所述不可修复单元之外的M-N个独立修复单元进行修复之后,将所述动态随机存取存储器的可用容量标定为所述存储空间的初始容量减去N个所述不可修复单元所占总容量后的剩余容量。
在本发明实施例中,该处理器502还具有以下功能:
基于所述存储空间的初始容量,将所述存储空间均分为M个独立修复单元,每个所述独立修复单元所占的容量为所述初始容量的1/M。
在本发明实施例中,该处理器502还具有以下功能:
从所述存储空间的起始地址开始,游标式读取长度为初始容量的8/M的地址范围,将该地址范围对应的存储空间划分为一个独立修复单元,直至形成M个所述独立修复单元。
在本发明实施例中,该处理器502还具有以下功能:
针对M个所述独立修复单元,检测每个所述独立修复单元中的失效地址,判断该独立修复单元中的失效地址是否存在不可修复的失效地址,如果存在,则确定该独立修复单元为不可修复单元,直至确定出N个所述不可修复单元。
在本发明实施例中,该处理器502还具有以下功能:
如果N个所述不可修复单元所占总容量小于预设容量,对M个所述独立修复单元中除N个所述不可修复单元之外的M-N个独立修复单元进行修复。
在本发明实施例中,该处理器502还具有以下功能:
确定所述M-N个独立修复单元中每个独立修复单元对应的修复子策略,共计获得M-N个修复子策略;
合并所述M-N个修复子策略,形成总修复策略;
基于所述总修复策略,将所述M-N个独立修复单元中每个独立修复单元中的失效地址在物理上替换为对应的备用地址。
本发明第四实施例提供了一种计算机可读存储介质,其上存储有计算机程序,本发明第二实施例中的所述修复装置集成的功能单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时,可以存储在一个计算机可读取存储介质中。基于这样的理解,本发明实现上述第一实施例的修复方法中的全部或部分流程,也可以通过计算机程序来指令相关的硬件来完成,所述的计算机程序可存储于一计算机可读存储介质中,该计算机程序在被处理器执行时,可实现上述各个方法实施例的步骤。其中,所述计算机程序包括计算机程序代码,所述计算机程序代码可以为源代码形式、对象代码形式、可执行文件或某些中间形式等。所述计算机可读介质可以包括:能够携带所述计算机程序代码的任何实体或装置、介质、U盘、移动硬盘、磁碟、光盘、计算机存储器、只读存储器(ROM,Read-Only Memory)、随机存取存储器(RAM,Random Access Memory)、电载波信号、电信信号以及软件分发介质等。需要说明的是,所述计算机可读介质包含的内容可以根据司法管辖区内立法和专利实践的要求进行适当的增减,例如在某些司法管辖区,根据立法和专利实践,计算机可读介质不包括电载波信号和电信信号。
尽管已描述了本发明的优选实施例,但本领域内的技术人员一旦得知了基本创造性概念,则可对这些实施例作出另外的变更和修改。所以,所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。

Claims (12)

1.一种修复方法,应用于动态随机存取存储器,其特征在于,包括:
将待修复的动态随机存取存储器的存储空间分为M个独立修复单元,每个所述独立修复单元标记有对应的存储地址范围,M为大于1的整数;所述将待修复的动态随机存取存储器的分为M个独立修复单元,包括:基于所述存储空间的初始容量,将所述存储空间均分为M个独立修复单元,每个所述独立修复单元所占的容量为所述初始容量的1/M;
对每个所述独立修复单元进行修复检测,从M个所述独立修复单元中确定出N个不可修复单元,将N个所述不可修复单元对应的存储地址范围内的地址标记为不可访问地址,N为大于0且小于M的整数;所述对每个所述独立修复单元进行修复检测,从M个所述独立修复单元中确定出N个不可修复单元,包括:针对M个所述独立修复单元,检测每个所述独立修复单元中的失效地址,判断该独立修复单元中的失效地址是否存在不可修复的失效地址,如果存在,则确定该独立修复单元为不可修复单元,直至确定出N个所述不可修复单元;
对M个所述独立修复单元中除N个所述不可修复单元之外的M-N个独立修复单元进行修复。
2.如权利要求1所述的方法,其特征在于,在所述对M个所述独立修复单元中除N个所述不可修复单元之外的M-N个独立修复单元进行修复之后,所述方法还包括:
将所述动态随机存取存储器的可用容量标定为所述存储空间的初始容量减去N个所述不可修复单元所占总容量后的剩余容量。
3.如权利要求1所述的方法,其特征在于,所述将所述存储空间均分为M个独立修复单元,包括:
从所述存储空间的起始地址开始,游标式读取长度为初始容量的1/M的地址范围,将该地址范围对应的存储空间划分为一个独立修复单元,直至形成M个所述独立修复单元。
4.如权利要求1所述的方法,其特征在于,所述对M个所述独立修复单元中除N个所述不可修复单元之外的M-N个独立修复单元进行修复,包括:
如果N个所述不可修复单元所占总容量小于预设容量,对M个所述独立修复单元中除N个所述不可修复单元之外的M-N个独立修复单元进行修复。
5.如权利要求1-4中任一权利要求所述的方法,其特征在于,所述对M个所述独立修复单元中除N个所述不可修复单元之外的M-N个独立修复单元进行修复,包括:
确定所述M-N个独立修复单元中每个独立修复单元对应的修复子策略,共计获得M-N个修复子策略;
合并所述M-N个修复子策略,形成总修复策略;
基于所述总修复策略,将所述M-N个独立修复单元中每个独立修复单元中的失效地址在物理上替换为对应的备用地址。
6.一种修复装置,应用于动态随机存取存储器,其特征在于,包括:
配置单元,用于将待修复的动态随机存取存储器的存储空间分为M个独立修复单元,每个所述独立修复单元标记有对应的存储地址范围,M为大于1的整数;所述配置单元具体用于:基于所述存储空间的初始容量,将所述存储空间均分为M个独立修复单元,每个所述独立修复单元所占的容量为所述初始容量的1/M;
处理单元,用于对每个所述独立修复单元进行修复检测,从M个所述独立修复单元中确定出N个不可修复单元,将N个所述不可修复单元对应的存储地址范围内的地址标记为不可访问地址,N为大于0且小于M的整数;针对M个所述独立修复单元,检测每个所述独立修复单元中的失效地址,判断该独立修复单元中的失效地址是否存在不可修复的失效地址,如果存在,则确定该独立修复单元为不可修复单元,直至确定出N个所述不可修复单元;
修复单元,用于对M个所述独立修复单元中除N个所述不可修复单元之外的M-N个独立修复单元进行修复。
7.如权利要求6所述的装置,其特征在于,所述处理单元还用于:
在所述对M个所述独立修复单元中除N个所述不可修复单元之外的M-N个独立修复单元进行修复之后,将所述动态随机存取存储器的可用容量标定为所述存储空间的初始容量减去N个所述不可修复单元所占总容量后的剩余容量。
8.如权利要求7所述的装置,其特征在于,所述配置单元具体用于:
从所述存储空间的起始地址开始,游标式读取长度为初始容量的8/M的地址范围,将该地址范围对应的存储空间划分为一个独立修复单元,直至形成M个所述独立修复单元。
9.如权利要求6所述的装置,其特征在于,所述修复单元具体用于:
如果N个所述不可修复单元所占总容量小于预设容量,对M个所述独立修复单元中除N个所述不可修复单元之外的M-N个独立修复单元进行修复。
10.如权利要求6-9中任一权利要求所述的装置,其特征在于,所述修复单元具体用于:
确定所述M-N个独立修复单元中每个独立修复单元对应的修复子策略,共计获得M-N个修复子策略;
合并所述M-N个修复子策略,形成总修复策略;
基于所述总修复策略,将所述M-N个独立修复单元中每个独立修复单元中的失效地址在物理上替换为对应的备用地址。
11.一种修复设备,其特征在于,包括至少一个处理器、以及与处理器连接的至少一个存储器、总线;其中,处理器、存储器通过总线完成相互间的通信;处理器用于调用存储器中的程序指令,以执行所述权利要求1至5中任一项所述的修复方法。
12.一种计算机存储介质,其特征在于,其上存储有程序,该程序被处理器执行时实现所述权利要求1至5中任一项所述的修复方法。
CN202010334104.1A 2020-04-24 2020-04-24 一种修复方法、装置及计算机存储介质 Active CN111415700B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010334104.1A CN111415700B (zh) 2020-04-24 2020-04-24 一种修复方法、装置及计算机存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010334104.1A CN111415700B (zh) 2020-04-24 2020-04-24 一种修复方法、装置及计算机存储介质

Publications (2)

Publication Number Publication Date
CN111415700A CN111415700A (zh) 2020-07-14
CN111415700B true CN111415700B (zh) 2022-05-06

Family

ID=71493591

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010334104.1A Active CN111415700B (zh) 2020-04-24 2020-04-24 一种修复方法、装置及计算机存储介质

Country Status (1)

Country Link
CN (1) CN111415700B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3992972A4 (en) 2020-09-01 2023-07-05 Changxin Memory Technologies, Inc. METHOD AND APPARATUS FOR DETERMINING A FAILED BIT REPAIR PATTERN, AND CHIP
CN114121129B (zh) * 2020-09-01 2023-09-12 长鑫存储技术有限公司 失效位元修补方案的确定方法、装置及芯片
US12027223B2 (en) 2020-11-05 2024-07-02 Changxin Memory Technologies, Inc. Method, device, apparatus and storage medium for repairing failed bits

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101739342A (zh) * 2008-11-27 2010-06-16 英业达股份有限公司 存储空间动态管理系统及其方法
CN109684125A (zh) * 2018-12-26 2019-04-26 上海创功通讯技术有限公司 一种修复ddr物理损坏的方法、装置、设备及存储介质

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100897285B1 (ko) * 2006-10-02 2009-05-14 삼성전자주식회사 멀티칩 및 그것의 리페어 방법
KR20150018106A (ko) * 2013-08-09 2015-02-23 에스케이하이닉스 주식회사 리페어 회로를 포함한 반도체 메모리 장치
KR20150055946A (ko) * 2013-11-14 2015-05-22 삼성전자주식회사 메모리 장치의 복구 방법 및 메모리 장치를 구비하는 시스템의 부팅 방법
CN104575619B (zh) * 2014-12-18 2018-01-23 西安紫光国芯半导体有限公司 一种dram芯片的修复方法
TWI657459B (zh) * 2017-09-18 2019-04-21 塞席爾商塔普思科技公司 記憶體位元級的修復方法
CN110797072B (zh) * 2019-10-31 2021-09-21 西安紫光国芯半导体有限公司 一种dram芯片修复方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101739342A (zh) * 2008-11-27 2010-06-16 英业达股份有限公司 存储空间动态管理系统及其方法
CN109684125A (zh) * 2018-12-26 2019-04-26 上海创功通讯技术有限公司 一种修复ddr物理损坏的方法、装置、设备及存储介质

Also Published As

Publication number Publication date
CN111415700A (zh) 2020-07-14

Similar Documents

Publication Publication Date Title
CN111415700B (zh) 一种修复方法、装置及计算机存储介质
US20050162947A1 (en) Data management apparatus and method of flash memory
US9224504B2 (en) Mapping of random defects in a memory device
US8392797B2 (en) Error correcting controller, flash memory chip system, and error correcting method thereof
CN103123608A (zh) 用于在存储器装置中重新分配可寻址空间的方法和设备
KR20090073094A (ko) 비휘발성 메모리 시스템에서 결함 블록 분리
US8667348B2 (en) Data writing method for non-volatile memory module and memory controller and memory storage apparatus using the same
US6889305B2 (en) Device identification using a memory profile
US10338984B2 (en) Storage control apparatus, storage apparatus, and storage control method
US8423819B2 (en) Data storage device, controller, and data access method for a downgrade memory
CN107908500B (zh) 一种坏块识别方法及装置
CN105513630A (zh) Dram的初始化方法及装置
JP2017027507A (ja) バイナリイメージをメモリデバイスに転写する方法および装置
CN104282343A (zh) 半导体系统及其修复方法
US7437627B2 (en) Method and test device for determining a repair solution for a memory module
KR101428233B1 (ko) 차대 번호 저장 방법, 이를 실행하는 장치 및 이를 실행하는 시스템
KR20140134096A (ko) 메모리 시스템 및 그것의 배드 블록 관리 방법
US8503241B2 (en) Electronic apparatus and data reading method
CN112783442A (zh) 一种连续坏块的检测方法、系统、存储介质及设备
CN115687171B (zh) 闪存块绑定方法、装置、设备及存储介质
JP2007184069A (ja) メモリ検査装置
CN110750375A (zh) 一种嵌入式设备及其异常信息处理方法
US20240086319A1 (en) Virtual and physical extended memory array
US20060117134A1 (en) System and method for prolonging usage lifetime of a non-volatile memory
JP2014049165A (ja) 半導体装置及びメモリ試験方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant