CN114121129B - 失效位元修补方案的确定方法、装置及芯片 - Google Patents

失效位元修补方案的确定方法、装置及芯片 Download PDF

Info

Publication number
CN114121129B
CN114121129B CN202010904166.1A CN202010904166A CN114121129B CN 114121129 B CN114121129 B CN 114121129B CN 202010904166 A CN202010904166 A CN 202010904166A CN 114121129 B CN114121129 B CN 114121129B
Authority
CN
China
Prior art keywords
sub
domain
redundancy circuit
region
redundancy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010904166.1A
Other languages
English (en)
Other versions
CN114121129A (zh
Inventor
陈予郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202010904166.1A priority Critical patent/CN114121129B/zh
Priority to EP21773271.8A priority patent/EP3992972A4/en
Priority to PCT/CN2021/100418 priority patent/WO2022048235A1/zh
Priority to US17/402,758 priority patent/US11862272B2/en
Publication of CN114121129A publication Critical patent/CN114121129A/zh
Application granted granted Critical
Publication of CN114121129B publication Critical patent/CN114121129B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本公开是关于一种失效位元修补方案的确定方法、装置及芯片，涉及集成电路技术领域，可以应用于对芯片中的失效位元进行修补场景。该失效位元修补方案的确定方法包括：确定含有所述失效位元的待修补子域，以及为所述待修补子域确定初步用于修补的所述子域冗余电路；根据当前所述全域冗余电路用于替换所述初步用于修补的所述子域冗余电路后的可使用数量和所述当前所述子域冗余电路的可使用数量，确定所述待修补子域的区域层级；根据所述待修补子域的所述区域层级，控制所述全域冗余电路或者所述子域冗余电路修补所述失效位元。本公开可以有效提高芯片的制程良率，减少芯片报废的情况发生。

Description

失效位元修补方案的确定方法、装置及芯片
技术领域
本公开涉及集成电路技术领域，具体而言，涉及一种失效位元修补方案的确定方法、失效位元修补方案的确定装置及芯片。
背景技术
随着计算机技术的快速发展，集成电路芯片在人们的生产生活中发挥的作用越来越大。然而，芯片在研制、生产和使用过程中产生的失效问题不可避免，通常可以采用冗余电路对芯片中的失效位元进行修补处理。
修补演算法(Repair Algorithm,RA)是一种能有效分派不同种类冗余电路，以修补上述失效位元所在的线路的方法。
然而，现有的修补演算法常常在执行一次修补之后，存在子域冗余电路数量稀缺或空无的状态，以致下一次无法进行修补，进而导致芯片报废的情况发生。
需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本公开的目的在于提供一种失效位元修补方案的确定方法、失效位元修补方案的确定装置及芯片，进而至少在一定程度上克服在执行一次修补后，存在的子域冗余电路数量稀缺或空无的问题。
本公开的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本发明的实践而习得。
根据本公开的第一方面，提供一种失效位元修补方案的确定方法，
用于含有多个子域的芯片，所述芯片还包括全域冗余电路和子域冗余电路，所述全域冗余电路用于修补任一所述子域中的失效位元，所述子域冗余电路用于修补指定的所述子域中的失效位元，其特征在于，所述方法包括：
确定含有所述失效位元的待修补子域，以及为所述待修补子域确定初步用于修补的所述子域冗余电路；
获取当前所述全域冗余电路用于替换所述初步用于修补的所述子域冗余电路后的可使用数量和所述待修补子域指定的当前所述子域冗余电路的可使用数量；
根据当前所述全域冗余电路用于替换所述初步用于修补的所述子域冗余电路后的可使用数量和所述当前所述子域冗余电路的可使用数量，确定所述待修补子域的区域层级；
根据所述待修补子域的所述区域层级，控制所述全域冗余电路替换所述初步用于修补的所述子域冗余电路修补所述失效位元，或者，控制所述初步用于修补的所述子域冗余电路修补所述失效位元。
可选的，所述区域层级包括自由区和限制区；
所述根据所述待修补子域的所述区域层级，控制所述全域冗余电路替换所述初步用于修补的所述子域冗余电路修补所述失效位元，或者，控制所述初步用于修补的所述子域冗余电路修补所述失效位元的步骤，包括：
在所述待修补子域的所述区域层级为所述自由区时，控制所述全域冗余电路替换所述初步用于修补的所述子域冗余电路修补所述失效位元；
在所述待修补子域的所述区域层级为所述限制区时，控制所述初步用于修补的所述子域冗余电路修补所述失效位元。
可选的，所述当前所述全域冗余电路用于替换初步用于修补的所述子域冗余电路后的可使用数量为，当前所述全域冗余电路的可使用数量与初步用于修补的所述子域冗余电路可修补的失效位元数量的差值。
可选的，所述根据当前所述全域冗余电路用于替换修补后的可使用数量和当前所述子域冗余电路的可使用数量，确定所述待修补子域的区域层级的步骤，包括：
根据当前所述全域冗余电路用于替换修补后的可使用数量和当前所述子域冗余电路的可使用数量，通过决策支持函数确定所述待修补子域的区域层级。
可选的，所述决策支持函数fDSS(g,l)为：
其中，g代表当前所述全域冗余电路用于替换修补后的可使用数量(简称GR可使用数量)，l代表当前所述子域冗余电路的可使用数量(简称LR可使用数量)，gL代表GR可使用基础数量，gM代表GR可使用理想数量，gH代表GR可使用冗余数量，lL代表LR可使用基础数量，lM代表LR可使用理想数量，lH代表LR可使用冗余数量。
可选的，通过决策支持函数确定的所述待修补子域的区域层级还包括争议区；其中，
在所述待修补子域的区域层级为所述争议区时，通过模糊推论函数确定所述争议区为所述自由区或所述限制区。
可选的，所述模糊推论函数根据限制区模糊集合和自由区模糊集合确定；
在所述自由区模糊集合小于所述限制区模糊集合时，所述模糊推论函数确定的所述争议区为所述限制区；
在所述自由区模糊集合大于或等于所述限制区模糊集合时，所述模糊推论函数确定的所述争议区为所述自由区。
可选的，所述限制区模糊集合由所述子域冗余电路的可使用数量在当前所述子域冗余电路总量上的区间占比确定。
可选的，所述自由区模糊集合由所述全域冗余电路用于替换初步用于修补的所述子域冗余电路后的可使用数量在当前所述全域冗余电路总量上的区间占比确定。
可选的，所述全域冗余电路为列冗余电路，所述子域冗余电路为行冗余电路。
可选的，在所述待修补子域指定的所述子域冗余电路有多个时，所述初步用于修补的所述子域冗余电路为所述多个子域冗余电路中的任一个。
根据本公开的第二方面，提供一种失效位元修补方案的确定装置，用于含有多个子域的芯片，所述芯片还包括全域冗余电路和子域冗余电路，所述全域冗余电路用于修补任一所述子域的失效位元，所述子域冗余电路用于修补指定的所述子域的失效位元，其特征在于，包括：
区域确定模块，用于确定含有所述失效位元的待修补子域，以及为所述待修补子域确定初步用于修补的所述子域冗余电路；
数量获取模块，用于获取当前所述全域冗余电路用于替换所述初步用于修补的所述子域冗余电路后的可使用数量和所述待修补子域指定的当前所述子域冗余电路的可使用数量；
区域层级确定模块，用于根据当前所述全域冗余电路用于替换所述初步用于修补的所述子域冗余电路后的可使用数量和所述当前所述子域冗余电路的可使用数量，确定所述待修补子域的区域层级；
修补方案确定模块，用于根据所述待修补子域的所述区域层级，控制所述全域冗余电路替换所述初步用于修补的所述子域冗余电路修补所述失效位元，或者，控制所述初步用于修补的所述子域冗余电路修补所述失效位元。
根据本公开的第三方面，提供一种芯片，所述芯片包括：
正常单元区，包括多个子域；
冗余单元区，包括全域冗余电路和子域冗余电路，所述全域冗余电路和所述子域冗余电路被构造为基于上述中任一项所述的失效位元修补方案的确定方法修补所述子域中的失效位元。
本公开提供的技术方案可以包括以下有益效果：
本公开的示例性实施例中的失效位元修补方案的确定方法、装置及芯片，一方面，通过获取当前所述全域冗余电路用于替换所述初步用于修补的所述子域冗余电路后的可使用数量，可以提前对可能替换后的全域冗余电路的剩余可使用数量进行初步估算，以确保在执行一次替换后，全域冗余电路的剩余可使用数量足以提供下一次进行失效位元的修补。另一方面，通过对所述待修补子域进行区域层级的划分，并根据所述区域层级，可以控制全域冗余电路替换子域冗余电路修补失效位元，从而避免了全部使用子域冗余电路修补失效位元导致的在执行一次修补之后，存在的多数子域的可使用子域冗余电路的数量稀缺或空无的状态发生，使失效位元的修补达到一种平衡，确保在下一次修补时，所有的子域均有子域冗余电路可使用，提高了修补的良率。又一方面，上述失效位元修补方案在执行一次修补后，无论是全域冗余电路的剩余可使用数量，还是子域冗余电路的剩余可使用数量，都可以满足下一次的修补，从而提升了失效位元可以被完全修补的概率，减少了下一次无法进行修补的情况发生的概率，进而有效提高芯片的制程良率，减少芯片报废的情况发生。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。在附图中：
图1示意性示出了根据本公开的示例性实施方式的一个芯片的结构示意图；
图2示意性示出了根据本公开的示例性实施方式的失效位元修补方案的确定方法流程的示意图；
图3示意性示出了根据本公开的示例性实施方式的待修补子域的区域层级分布图；
图4示意性示出了根据本公开的示例性实施方式的模糊推论函数的坐标示意图；
图5示意性示出了根据本公开的示例性实施方式的获取LR优先替换清单的流程图；
图6示意性示出了根据本公开的示例性实施方式的失效位元修补方案的确定装置的方框图。
具体实施方式
现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的实施例；相反，提供这些实施例使得本公开将全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。在图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。
此外，所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本公开的实施例的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而没有所述特定细节中的一个或更多，或者可以采用其它的方法、组元、装置、步骤等。在其它情况下，不详细示出或描述公知结构、方法、装置、实现、材料或者操作以避免模糊本公开的各方面。
附图中所示的方框图仅仅是功能实体，不一定必须与物理上独立的实体相对应。即，可以采用软件形式来实现这些功能实体，或在一个或多个软件硬化的模块中实现这些功能实体或功能实体的一部分，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。
在一个芯片中，通常包含有多个位元。举例来说，一个典型的动态随机存取存储器芯片有多达6千4百万个位元，这些位元可以按行和列的方式排列成主阵列，以便于通过字线和位线来寻址。
在典型的动态随机存取存储器芯片的制造过程中，可能会发生主阵列中一百万甚至数百万个位元存在着缺陷，即所谓的失效位元。为了提高芯片的成品率，通常会在芯片上制作冗余位元，这些冗余位元可以替代有缺陷的失效位元，从而旁路这些有缺陷的失效位元并使存储电路可以正常使用。
通常，芯片在研制、生产和使用过程中产生失效位元时，可以通过冗余电路对芯片中的失效位元进行修补处理，针对现有的修补演算法常常在执行一次修补之后，存在子域冗余电路数量稀缺或空无的状态，导致下次无法修补，甚至芯片报废的情况发生的问题，本示例性实施方式中提供了一种失效位元修补方案的确定方法。
参照图1，示出了根据本公开的示例性实施方式的一个芯片的结构示意图，由于一个芯片100中含有的位元数量较多，为了提高修补的效率，可以将芯片的主阵列，即正常单元区110划分为多个子域111，每个子域111可以包含一定数量的位元，同时，在正常单元区110之外，所述芯片100上还设置有包含冗余位元的冗余单元区120，冗余单元区120包括全域冗余电路121(Global Redundancy，GR)和子域冗余电路122(Local Redundancy，LR)，其中，所述全域冗余电路121用于修补任一所述子域111中的失效位元，所述子域冗余电路122用于修补指定的所述子域111中的失效位元，例如，如图1所示，子域冗余电路122’只能修补子域111’中的失效位元。
可选的，参照图1所示，全域冗余电路121为列冗余电路，可以用于替换字线，从而修补该字线上的失效位元，并且一条全域冗余电路121可以同时修补一个字线上的多个失效位元；而子域冗余电路122为行冗余电路，可以用于替换位线，从而修补该位线上的失效位元，并且一条子域冗余电路122可以同时修补一个位线上的多个失效位元。
图2示意性示出了根据本公开的一些实施例的失效位元修补方案的确定方法流程的示意图。参考图2，该失效位元修补方案的确定方法可以包括以下步骤：
步骤S210，确定含有所述失效位元的待修补子域，以及为所述待修补子域确定初步用于修补的所述子域冗余电路。
步骤S220，获取当前所述全域冗余电路用于替换所述初步用于修补的所述子域冗余电路后的可使用数量和所述待修补子域指定的当前所述子域冗余电路的可使用数量。
步骤S230，根据当前所述全域冗余电路用于替换所述初步用于修补的所述子域冗余电路后的可使用数量和所述当前所述子域冗余电路的可使用数量，确定所述待修补子域的区域层级。
步骤S240，根据所述待修补子域的区域层级，控制所述全域冗余电路替换所述初步用于修补的所述子域冗余电路修补所述失效位元，或者，控制所述初步用于修补的所述子域冗余电路修补所述失效位元。
根据本示例实施例中的失效位元修补方案的确定方法，一方面，通过获取当前所述全域冗余电路用于替换所述初步用于修补的所述子域冗余电路后的可使用数量，可以提前对可能替换后的全域冗余电路的剩余可使用数量进行初步估算，以确保在执行一次替换后，全域冗余电路的剩余可使用数量足以提供下一次进行失效位元的修补，以提高芯片的制程良率。另一方面，通过对所述待修补子域进行区域层级的划分，并根据所述区域层级，可以控制全域冗余电路替换子域冗余电路修补失效位元，从而避免了全部使用子域冗余电路修补失效位元导致的在执行一次修补之后，存在的多数子域的可使用子域冗余电路的数量稀缺或空无的状态发生，使失效位元的修补达到一种平衡，确保在下一次修补时，所有的子域均有子域冗余电路可使用，提高了修补的良率。又一方面，上述失效位元修补方案在执行一次修补后，无论是全域冗余电路的剩余可使用数量，还是子域冗余电路的剩余可使用数量，都可以满足下一次的修补，从而提升了失效位元可以被完全修补的概率，减少了下一次无法进行修补的情况发生的概率，进而有效提高芯片的制程良率，减少芯片报废的情况发生。
下面，将对本示例实施例中的失效位元修补方案的确定方法进行进一步的说明。
在步骤S210中，确定含有所述失效位元的待修补子域，以及为所述待修补子域确定初步用于修补的所述子域冗余电路。
在本公开的一些示例性实施方式中，待修补子域可以是正常单元区110中存在失效位元的子域111。一个待修补子域可能含有多个失效位元，且该多个失效位元可能位于同一个位线上，也可能位于不同的位线上。
对于一个待修补子域而言，会确定一个初步用于修补的子域冗余电路来修补该待修补子域中含有失效位元的位线。对于一个待修补子域所指定的子域冗余电路有多个时，初步用于修补的所述子域冗余电路可以为该多个子域冗余电路中的任一个。
在本公开的一些示例性实施方式中，对于多个失效位元位于同一个位线上的情况，可以只需要一个子域冗余电路来修补，对于多个失效位元位于不同的位线上的情况，可能需要多个子域冗余电路，但每条子域冗余电路的替换方法是相同的，本示例性实施方式以一条子域冗余电路为例进行失效位元修补方案的确定，其他情况参照执行即可。
需要说明的是，此处确定的初步用于修补的所述子域冗余电路不代表最终会用该子域冗余电路修补失效位元，有可能会使用全域冗余电路替换该子域冗余电路来修补失效位元。
在步骤S220中，获取当前所述全域冗余电路用于替换所述初步用于修补的所述子域冗余电路后的可使用数量和所述待修补子域指定的当前所述子域冗余电路的可使用数量。
在本公开的一些示例性实施方式中，不会仅使用子域冗余电路修补失效位元，而是会权衡考虑全域冗余电路的可使用数量和子域冗余电路的可使用数量，从而确定出一个新的修补方案，使得全域冗余电路和子域冗余电路的使用量达到一个平衡，避免任何一个过量使用，为下一次的失效位元修补提供足够的数量支持，从而可以提高芯片的制程良率，减少芯片报废的情况发生。
此处，不是获取当前所有的所述全域冗余电路的可使用数量，而是获取当前所述全域冗余电路用于替换所述初步用于修补的所述子域冗余电路后的可使用数量，是为了避免当前所有的所述全域冗余电路全部用于修补失效位元，而导致全域冗余电路没有剩余，导致下一次无法对芯片进行修补。另外，还有一种情况，如果多个失效位元位于同一个位线上，并且该失效位元的数量非常多，而全域冗余电路又是列冗余电路，即一个全域冗余电路只能修补一个位线上的一个失效位元，以致于用全域冗余电路修补的话，存在着全域冗余电路的数量不足的情况，例如，一个位线上失效位元的数量有100个，而全域冗余电路的数量只有64个，那么用全域冗余电路替换子域冗余电路修补的话，会存在无法完全修补的情况发生，从而导致整个芯片报废。因此，本示例性实施方式通过获取当前所述全域冗余电路用于替换所述初步用于修补的所述子域冗余电路后的可使用数量，即如果用全域冗余电路替换子域冗余电路修补失效位元的话，在修补后剩余的全域冗余电路的可使用数量，作为对待修补子域进行评估的参数，提高了修补方案的有效性。
具体的，所述当前所述全域冗余电路用于替换初步用于修补的所述子域冗余电路后的可使用数量为，当前所述全域冗余电路的可使用数量与初步用于修补的所述子域冗余电路可修补的失效位元数量的差值。由于子域冗余电路为行冗余电路，全域冗余电路是列冗余电路，子域冗余电路可修补的失效位元的数量，正好是用全域冗余电路替换子域冗余电路修补的话，全域冗余电路需要的数量。在当前全域冗余电路的可使用数量中减去全域冗余电路需要的数量，即为使用全域冗余电路替换子域冗余电路修补之后的剩余可使用数量。
本示例实施例中的失效位元修补方案的确定方法，通过对全域冗余电路用于替换初步用于修补的所述子域冗余电路后的可使用数量的评估，只有在使用全域冗余电路替换子域冗余电路修补之后的剩余可使用数量存在余量的情况下，才会考虑用全域冗余电路替换子域冗余电路进行修补。从而确保在下一次进行失效位元修补的时候，有全域冗余电路可以使用，从而保证下一次修补的有效进行，提高了芯片的制程良率。
在步骤S230中，根据当前所述全域冗余电路用于替换所述初步用于修补的所述子域冗余电路后的可使用数量和所述当前所述子域冗余电路的可使用数量，确定所述待修补子域的区域层级。
在本公开的一些示例性实施方式中，基于上述两种可使用数量对待修补子域进行区域层级的划分，从而可以根据每个待修补子域的实际情况来确定修补方案，即根据当前所述全域冗余电路用于替换所述初步用于修补的所述子域冗余电路后的可使用数量和所述当前所述子域冗余电路的可使用数量来确定修补方案，使得修补更合理，提升芯片上的失效位元可以被完全修补的概率。
在步骤S240中，根据所述待修补子域的所述区域层级，控制所述全域冗余电路替换所述初步用于修补的所述子域冗余电路修补所述失效位元，或者，控制所述初步用于修补的所述子域冗余电路修补所述失效位元。
由上述内容可知，可以根据待修补子域的区域层级确定不同的修补方案，即根据该待修补子域的实际情况确定修补方案，例如，根据全域冗余电路的可使用数量、失效位元的数量及子域冗余电路的数量确定修补方案，从而提升了失效位元被完全修补的概率。
在本公开的一些示例性实施方式中，所述区域层级包括自由区和限制区；其中，自由区指的是可以使用全域冗余电路替换初步确定的用于修补的子域冗余电路来修补失效位元的区域。在所述待修补子域的所述区域层级为所述自由区时，可以控制所述全域冗余电路替换所述初步用于修补的所述子域冗余电路修补所述失效位元。也就是说，确定为自由区的子域采用全域冗余电路修补失效位元，比采用子域冗余电路修补失效位元，可以产生更好的效果。例如，可以在确保下一次执行修补时，全域冗余电路的可使用数量充足的情况下，有足够的子域冗余电路可使用。
限制区指的是可以直接使用初步确定的用于修补的子域冗余电路修补失效位元的区域。在所述待修补子域的所述区域层级为所述限制区时，可以控制所述初步用于修补的所述子域冗余电路修补所述失效位元。也就是说，确定为限制区的子域采用子域冗余电路修补失效位元，此区域的修补方案被限制，不可替换。此种子域可能所指定的子域冗余电路的数量比较充足，或者采用子域冗余电路修补失效位元比采用全域冗余电路修补失效位元，所使用的数量更少，从而降低了修补的成本，确保在下一次修补时可以提供足够的全域冗余电路。
在本公开的一些示例性实施方式中，根据当前所述全域冗余电路用于替换修补后的可使用数量和当前所述子域冗余电路的可使用数量，可以通过决策支持函数确定所述待修补子域的区域层级。
可选的，决策支持函数fDSS(g,l)可以如公式(1)所示：
其中，g代表当前所述全域冗余电路用于替换初步用于修补的所述子域冗余电路后的可使用数量(简称GR可使用数量)，l代表当前所述子域冗余电路的可使用数量(简称LR可使用数量)，gL代表GR可使用基础数量，gM代表GR可使用理想数量，gH代表GR可使用冗余数量，lL代表LR可使用基础数量，lM代表LR可使用理想数量，lH代表LR可使用冗余数量。
在实际应用中，gL、gM、gH、lL、lM和lH都是一种参考值，具体的取值可以根据实际情况进行设定，例如，GR可使用基础数量可以是当前GR可使用数量的一半，GR可使用冗余数量可以是当前GR可使用数量的2/3，GR可使用理想数量可以是GR可使用基础数量和GR可使用冗余数量的平均值；同样的，LR可使用基础数量可以是当前LR可使用数量的一半，LR可使用冗余数量可以是当前LR可使用数量的2/3，LR可使用理想数量可以是LR可使用基础数量和LR可使用冗余数量的平均值。本示例性实施例对于上传参考值的具体大小不作特殊限定。
在本公开的一些示例性实施方式中，参照图3所示，由上述决策支持函数fDSS(g,l)确定出的待修补子域的区域层级包括限制区、自由区和争议区。在确定所述待修补子域的区域层级为争议区的时候，可以进一步通过模糊推论函数确定所述争议区为自由区还是限制区。
在本公开的一些示例性实施方式中，上述模糊推论函数可以根据限制区模糊集合和自由区模糊集合来确定；在所述自由区模糊集合小于所述限制区模糊集合时，所述模糊推论函数确定的所述争议区为所述限制区；在所述自由区模糊集合大于或等于所述限制区模糊集合时，所述模糊推论函数确定的所述争议区为所述自由区。
具体的，上述模糊推论函数可以由公式(2)表示如下：
其中，为自由区模糊集合，/>为限制区模糊集合。
在本公开的一些示例性实施方式中，所述自由区模糊集合由所述全域冗余电路用于替换初步用于修补的所述子域冗余电路后的可使用数量在当前所述全域冗余电路总量上的区间占比(简称GR区间占比)确定。所述限制区模糊集合/>由所述子域冗余电路的可使用数量在当前所述子域冗余电路总量上的区间占比(简称LR区间占比)确定。
参照图4示出了模糊推论函数的坐标示意图，在自由区模糊集合小于限制区模糊集合/>的时候，也就是说，GR区间占比小于LR区间占比的时候，所述争议区为限制区。在自由区模糊集合/>大于或等于限制区模糊集合/>的时候，也就是说，GR区间占比大于或等于LR区间占比的时候，所述争议区为自由区。
具体的，所述自由区模糊集合可以由公式(3)表示如下：
所述限制区模糊集合可以由公式(4)表示如下：
其中，区间占比指的是某一个数x与最近下界线的距离除以x的最近上下两界线的距离。以LR可使用数量l为例，当lL≤l＜lM的时候，说明l的最近下界线为lL，l的最近上下两界线分别为lL和lM，区间占比就是(l-lL)(lM-lL)-1。
本示例实施例中的失效位元修补方案的确定方法，通过决策支持函数确定出自由区和限制区后，还通过模糊推论函数对争议区进一步进行判断，确定争议区属于自由区还是属于限制区，从而待修补子域的区域层级确定出来，提高了区域层级划分的精确度，从而确保了整个失效位元修补方案的有效性，为失效位元的修补提供了一种新的确定方案，进一步提高了失效位元修补的有效性，避免第一次执行修补后，全域冗余电路和子域冗余电路的数量不足的情况发生，为下一次修补提供基础。
参考图5，图5示意性示出了根据本公开的示例性实施方式的获取LR优先替换清单的流程图。其中，LR优先替换清单指的是可用GR替换LR进行修补的LR的优先替换顺序清单。
在步骤S510中，可以先进行初始化处理操作，初始化第i个指定观察的子域的i＝0，且第i个子域中第j个指定观察的已分派的LR的j＝0，同时提供一个空的向量V。初始化完成后，执行步骤S520，即判断第i个子域是否存在，判断条件1为i＜子域总数量。如果满足判断条件1，则执行步骤S530，即判断第j个已分派的LR是否真实存在，判断条件2为第j个LR是否属于已分派的LR的集合。如果满足判断条件2，则执行步骤S540，即判断第i个子域是否是限制区，判断条件3为决策支持函数的结果是否为限制区。如果满足判断条件3，则执行步骤S550，即将vij＝0嵌入到向量V中。如果不满足判断条件3，则执行步骤S560，即将嵌入到向量V中，其中，/>为将已分派的LR替换成GR后，所需要的GR的数量；为第i个子域中的第j个LR可修补的失效位元的数量。在执行完步骤S550或S560之后，将j加1，执行步骤S520，进入下一个判断循环中。如果不满足判断条件2，则设置j＝0，将i加1，执行步骤S520，进入下一个判断循环中。如果不满足判断条件1，则从向量V中确定出最大值vmax。通过上述循环判断，最终可以获得一个最大值vmax的向量，即为LR的优先替换清单。根据该优先替换清单，即可对上述vmax指代的第i子域中的第j个LR用GR替换。
需要说明的是，上述LR的初步分派可以根据修补演算法RA进行分派。
综上所述，确定含有所述失效位元的待修补子域；根据决策支持函数确定该待修补子域是可用全域冗余电路替换子域冗余电路进行修补的自由区，还是只能使用子域冗余电路进行修补的限制区。如果所述待修补子域是争议区，则进一步采用模糊推论函数进行判断，以确定争议区属于自由区，还是限制区，为失效位元的修补方案的确定提供了可靠的依据，提高了修补的有效性。使得上述失效位元修补方案在执行一次修补后，无论是全域冗余电路的剩余可使用数量，还是子域冗余电路的剩余可使用数量，都可以满足下一次的修补，从而提升了失效位元可以被完全修补的概率，减小了下一次无法进行修补的情况发生，进而有效提高芯片的制程良率，减少芯片报废的情况发生。
需要说明的是，尽管在附图中以特定顺序描述了本发明中方法的各个步骤，但是，这并非要求或者暗示必须按照该特定顺序来执行这些步骤，或是必须执行全部所示的步骤才能实现期望的结果。附加的或备选的，可以省略某些步骤，将多个步骤合并为一个步骤执行，以及/或者将一个步骤分解为多个步骤执行等。
此外，在本示例实施例中，还提供了一种失效位元修补方案的确定装置，用于含有多个子域的芯片，所述芯片还包括全域冗余电路和子域冗余电路，所述全域冗余电路用于修补任一所述子域的失效位元，所述子域冗余电路用于修补指定的所述子域的失效位元。参考图6，该失效位元修补方案的确定装置600可以包括：区域确定模块610、数量获取模块620、区域层级确定模块630、修补方案确定模块640，其中：
区域确定模块610，可以用于确定含有所述失效位元的待修补子域，以及为所述待修补子域确定初步用于修补的所述子域冗余电路；
数量获取模块620，可以用于获取当前所述全域冗余电路用于替换所述初步用于修补的所述子域冗余电路后的可使用数量和所述待修补子域指定的当前所述子域冗余电路的可使用数量；
区域层级确定模块630，可以用于根据当前所述全域冗余电路用于替换所述初步用于修补的所述子域冗余电路后的可使用数量和所述当前所述子域冗余电路的可使用数量，确定所述待修补子域的区域层级；
修补方案确定模块640，可以用于根据所述待修补子域的所述区域层级，控制所述全域冗余电路替换所述初步用于修补的所述子域冗余电路修补所述失效位元，或者，控制所述初步用于修补的所述子域冗余电路修补所述失效位元。
上述中各失效位元修补方案的确定装置的虚拟模块的具体细节已经在对应的失效位元修补方案的确定方法中进行了详细的描述，因此此处不再赘述。
应当注意，尽管在上文详细描述中提及了失效位元修补方案的确定装置的若干模块或者单元，但是这种划分并非强制性的。实际上，根据本公开的实施方式，上文描述的两个或更多模块或者单元的特征和功能可以在一个模块或者单元中具体化。反之，上文描述的一个模块或者单元的特征和功能可以进一步划分为由多个模块或者单元来具体化。
在本公开的示例性实施例中，还提供了一种芯片。参照图1，示出了所述芯片100的结构，其中，所述芯片100包括：正常单元区110，包括多个子域111；冗余单元区120，包括全域冗余电路121和子域冗余电路122，所述全域冗余电路121和所述子域冗余电路122被构造为基于上述的失效位元修补方案的确定方法修补所述子域111中的失效位元。其中，失效位元修补方案的确定方法以及在前述实施例中进行了详细的描述，因此此处不再赘述。
此外，上述附图仅是根据本发明示例性实施例的方法所包括的处理的示意性说明，而不是限制目的。易于理解，上述附图所示的处理并不表明或限制这些处理的时间顺序。另外，也易于理解，这些处理可以是例如在多个模块中同步或异步执行的。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其他实施例。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由权利要求指出。
应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限。

Claims (13)

1.一种失效位元修补方案的确定方法，用于含有多个子域的芯片，所述芯片还包括全域冗余电路和子域冗余电路，所述全域冗余电路用于修补任一所述子域中的失效位元，所述子域冗余电路用于修补指定的所述子域中的失效位元，其特征在于，所述方法包括：
确定含有所述失效位元的待修补子域，以及为所述待修补子域确定初步用于修补的所述子域冗余电路；
获取当前所述全域冗余电路用于替换所述初步用于修补的所述子域冗余电路后的可使用数量和所述待修补子域指定的当前所述子域冗余电路的可使用数量；
根据当前所述全域冗余电路用于替换所述初步用于修补的所述子域冗余电路后的可使用数量和所述当前所述子域冗余电路的可使用数量，确定所述待修补子域的区域层级；
根据所述待修补子域的所述区域层级，控制所述全域冗余电路替换所述初步用于修补的所述子域冗余电路修补所述失效位元，或者，控制所述初步用于修补的所述子域冗余电路修补所述失效位元。
2.根据权利要求1所述的失效位元修补方案的确定方法，其特征在于，所述区域层级包括自由区和限制区；
所述根据所述待修补子域的所述区域层级，控制所述全域冗余电路替换所述初步用于修补的所述子域冗余电路修补所述失效位元，或者，控制所述初步用于修补的所述子域冗余电路修补所述失效位元的步骤，包括：
在所述待修补子域的所述区域层级为所述自由区时，控制所述全域冗余电路替换所述初步用于修补的所述子域冗余电路修补所述失效位元；
在所述待修补子域的所述区域层级为所述限制区时，控制所述初步用于修补的所述子域冗余电路修补所述失效位元。
3.根据权利要求1所述的失效位元修补方案的确定方法，其特征在于，所述当前所述全域冗余电路用于替换初步用于修补的所述子域冗余电路后的可使用数量为，当前所述全域冗余电路的可使用数量与初步用于修补的所述子域冗余电路可修补的失效位元数量的差值。
4.根据权利要求1-3任一项所述的失效位元修补方案的确定方法，其特征在于，所述根据当前所述全域冗余电路用于替换修补后的可使用数量和当前所述子域冗余电路的可使用数量，确定所述待修补子域的区域层级的步骤，包括：
根据当前所述全域冗余电路用于替换修补后的可使用数量和当前所述子域冗余电路的可使用数量，通过决策支持函数确定所述待修补子域的区域层级。
5.根据权利要求4所述的失效位元修补方案的确定方法，其特征在于，所述决策支持函数 为：
其中，代表当前所述全域冗余电路用于替换修补后的可使用数量（简称GR可使用数量），/>代表当前所述子域冗余电路的可使用数量（简称LR可使用数量），/>代表GR可使用基础数量，/>代表GR可使用理想数量，/>代表GR可使用冗余数量，/>代表LR可使用基础数量，/>代表LR可使用理想数量，/>代表LR可使用冗余数量。
6.根据权利要求5所述的失效位元修补方案的确定方法，其特征在于，通过决策支持函数确定的所述待修补子域的区域层级还包括争议区；其中，
在所述待修补子域的区域层级为所述争议区时，通过模糊推论函数确定所述争议区为自由区或限制区。
7.根据权利要求6所述的失效位元修补方案的确定方法，其特征在于，所述模糊推论函数根据限制区模糊集合和自由区模糊集合确定；
在所述自由区模糊集合小于所述限制区模糊集合时，所述模糊推论函数确定的所述争议区为所述限制区；
在所述自由区模糊集合大于或等于所述限制区模糊集合时，所述模糊推论函数确定的所述争议区为所述自由区。
8.根据权利要求7所述的失效位元修补方案的确定方法，其特征在于，所述限制区模糊集合由所述子域冗余电路的可使用数量在当前所述子域冗余电路总量上的区间占比确定。
9.根据权利要求7所述的失效位元修补方案的确定方法，其特征在于，所述自由区模糊集合由所述全域冗余电路用于替换初步用于修补的所述子域冗余电路后的可使用数量在当前所述全域冗余电路总量上的区间占比确定。
10.根据权利要求1所述的失效位元修补方案的确定方法，其特征在于，所述全域冗余电路为列冗余电路，所述子域冗余电路为行冗余电路。
11.根据权利要求1所述的失效位元修补方案的确定方法，其特征在于，在所述待修补子域指定的所述子域冗余电路有多个时，所述初步用于修补的所述子域冗余电路为所述多个子域冗余电路中的任一个。
12.一种失效位元修补方案的确定装置，用于含有多个子域的芯片，所述芯片还包括全域冗余电路和子域冗余电路，所述全域冗余电路用于修补任一所述子域的失效位元，所述子域冗余电路用于修补指定的所述子域的失效位元，其特征在于，包括：
区域确定模块，用于确定含有所述失效位元的待修补子域，以及为所述待修补子域确定初步用于修补的所述子域冗余电路；
数量获取模块，用于获取当前所述全域冗余电路用于替换所述初步用于修补的所述子域冗余电路后的可使用数量和所述待修补子域指定的当前所述子域冗余电路的可使用数量；
区域层级确定模块，用于根据当前所述全域冗余电路用于替换所述初步用于修补的所述子域冗余电路后的可使用数量和所述当前所述子域冗余电路的可使用数量，确定所述待修补子域的区域层级；
修补方案确定模块，用于根据所述待修补子域的所述区域层级，控制所述全域冗余电路替换所述初步用于修补的所述子域冗余电路修补所述失效位元，或者，控制所述初步用于修补的所述子域冗余电路修补所述失效位元。
13.一种芯片，其特征在于，所述芯片包括：
正常单元区，包括多个子域；
冗余单元区，包括全域冗余电路和子域冗余电路，所述全域冗余电路和所述子域冗余电路被构造为基于如权利要求1-11任一项所述的失效位元修补方案的确定方法修补所述子域中的失效位元。
CN202010904166.1A 2020-09-01 2020-09-01 失效位元修补方案的确定方法、装置及芯片 Active CN114121129B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202010904166.1A CN114121129B (zh) 2020-09-01 2020-09-01 失效位元修补方案的确定方法、装置及芯片
EP21773271.8A EP3992972A4 (en) 2020-09-01 2021-06-16 METHOD AND APPARATUS FOR DETERMINING A FAILED BIT REPAIR PATTERN, AND CHIP
PCT/CN2021/100418 WO2022048235A1 (zh) 2020-09-01 2021-06-16 失效位元修补方案的确定方法、装置及芯片
US17/402,758 US11862272B2 (en) 2020-09-01 2021-08-16 Method and device for determining fail bit repair solution, and chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010904166.1A CN114121129B (zh) 2020-09-01 2020-09-01 失效位元修补方案的确定方法、装置及芯片

Publications (2)

Publication Number Publication Date
CN114121129A CN114121129A (zh) 2022-03-01
CN114121129B true CN114121129B (zh) 2023-09-12

Family

ID=80360340

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010904166.1A Active CN114121129B (zh) 2020-09-01 2020-09-01 失效位元修补方案的确定方法、装置及芯片

Country Status (2)

Country Link
CN (1) CN114121129B (zh)
WO (1) WO2022048235A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116313875B (zh) * 2023-05-24 2023-10-13 长鑫存储技术有限公司 失效位元处理方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5978931A (en) * 1997-07-16 1999-11-02 International Business Machines Corporation Variable domain redundancy replacement configuration for a memory device
WO2014047225A1 (en) * 2012-09-18 2014-03-27 Mosys, Inc. Substitute redundant memory
KR20190093358A (ko) * 2018-02-01 2019-08-09 삼성전자주식회사 반도체 메모리 장치 및 그것의 리페어 방법
CN110364214A (zh) * 2019-06-28 2019-10-22 珠海博雅科技有限公司 一种读失效存储单元的替换方法、装置、设备及存储介质
CN110968985A (zh) * 2018-09-30 2020-04-07 长鑫存储技术有限公司 集成电路修补算法确定方法及装置、存储介质、电子设备
CN111415700A (zh) * 2020-04-24 2020-07-14 西安紫光国芯半导体有限公司 一种修复方法、装置及计算机存储介质

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6199177B1 (en) * 1998-08-28 2001-03-06 Micron Technology, Inc. Device and method for repairing a semiconductor memory
DE10307027A1 (de) * 2003-02-20 2004-09-09 Infineon Technologies Ag Verfahren und Testeinrichtung zum Ermitteln einer Reparaturlösung für einen Speicherbaustein
KR100897285B1 (ko) * 2006-10-02 2009-05-14 삼성전자주식회사 멀티칩 및 그것의 리페어 방법
US8977912B2 (en) * 2007-05-07 2015-03-10 Macronix International Co., Ltd. Method and apparatus for repairing memory
CN106158041B (zh) * 2016-07-12 2019-08-06 北京兆易创新科技股份有限公司 一种列再次修复方法和装置
CN111178374B (zh) * 2018-11-09 2022-04-12 长鑫存储技术有限公司 损坏模式确定方法及装置、电子设备、存储介质

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5978931A (en) * 1997-07-16 1999-11-02 International Business Machines Corporation Variable domain redundancy replacement configuration for a memory device
WO2014047225A1 (en) * 2012-09-18 2014-03-27 Mosys, Inc. Substitute redundant memory
KR20190093358A (ko) * 2018-02-01 2019-08-09 삼성전자주식회사 반도체 메모리 장치 및 그것의 리페어 방법
CN110968985A (zh) * 2018-09-30 2020-04-07 长鑫存储技术有限公司 集成电路修补算法确定方法及装置、存储介质、电子设备
CN110364214A (zh) * 2019-06-28 2019-10-22 珠海博雅科技有限公司 一种读失效存储单元的替换方法、装置、设备及存储介质
CN111415700A (zh) * 2020-04-24 2020-07-14 西安紫光国芯半导体有限公司 一种修复方法、装置及计算机存储介质

Also Published As

Publication number Publication date
CN114121129A (zh) 2022-03-01
WO2022048235A1 (zh) 2022-03-10

Similar Documents

Publication Publication Date Title
CN101821812B (zh) 存储器装置编程窗口调整
CN112908402B (zh) 备用电路分派方法、装置、设备及介质
CN112908403B (zh) 备用电路分派方法、装置、设备及介质
US8621264B2 (en) Backup line allocation apparatus, memory repairing apparatus, backup line allocation method, memory manufacturing method, and recording medium
CN114121129B (zh) 失效位元修补方案的确定方法、装置及芯片
WO2022198871A1 (zh) 备用电路分派方法、装置、设备及介质
US8400853B2 (en) Semiconductor chip and method of repair design of the same
CN210925503U (zh) 修复电路和存储器
CN107436847A (zh) 延长非易失性存储器的使用寿命的系统、方法及计算机程序产品
CN101377959A (zh) 冗余位线修复的选择方法及其装置
CN109165115A (zh) 一种增强flash存储器可靠性的方法
US11200962B2 (en) Memory devices having spare column remap storages and methods of remapping column addresses in the memory devices
CN113223604A (zh) 用于存储器修复的方法、系统及计算机编程产品
CN114550791A (zh) 备用电路修补位置确定方法及装置、集成电路修补方法
WO2022052542A1 (zh) 失效位元的修补方案的确定方法和装置
CN114078564B (zh) 失效位元的修补方法及装置
JPH076597A (ja) メモリ内の欠陥素子の処理方法
JP2014517978A (ja) 多層式記憶フラッシュメモリアレイのプログラム方式及びその切替制御方法
CN115437843B (zh) 一种基于多级分布式共识的数据库存储分区恢复方法
CN114078562B (zh) 失效位元的修补方法及装置
US20220068425A1 (en) Method and device for determining fail bit repair solution, and chip
CN116913349B (zh) 擦除干扰检测方法、修复方法、装置、芯片及电子设备
US11776654B2 (en) Fail bit repair solution determination method and device
CN113299336B (zh) 修复电路、存储器和修复方法
CN113299336A (zh) 修复电路、存储器和修复方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant