CN112908402B - 备用电路分派方法、装置、设备及介质 - Google Patents
备用电路分派方法、装置、设备及介质 Download PDFInfo
- Publication number
- CN112908402B CN112908402B CN202110352499.2A CN202110352499A CN112908402B CN 112908402 B CN112908402 B CN 112908402B CN 202110352499 A CN202110352499 A CN 202110352499A CN 112908402 B CN112908402 B CN 112908402B
- Authority
- CN
- China
- Prior art keywords
- spare
- target
- spare circuit
- circuit
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C2029/1202—Word line control
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C2029/1204—Bit line control
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本申请涉及一种备用电路分派方法、装置、设备及介质,所述方法包括:执行第一测试项目,获取第一测试数据,第一测试数据包括执行第一测试项目期间获取的失效位元的位置数据;根据第一测试数据确定第一次备用电路分派结果;执行第二测试项目,获取第二测试数据;当执行第二测试项目期间获取的失效位元包括已分派的地域备用电路及已分派的全域备用电路的修补范围之外的失效位元,且已分派完可分派的地域备用电路时,根据第一测试数据和第二测试数据获取最大目标位元数量;根据最大目标位元数量所处的区间选取目标分派模式,并根据目标分派模式确定第二次备用电路分派结果。以提高备用电路的利用效率及存储芯片良率。
Description
技术领域
本申请涉及半导体技术领域,具体涉及一种备用电路分派方法、装置、设备及介质。
背景技术
随着半导体存储技术的快速发展,市场对半导体存储装置的存储性能与可靠性提出了更高的要求。半导体存储装置中记忆单元的数量及密度不断增加,导致半导体存储装置中失效位元的总数及相对于记忆单元总数的百分比不断增加,影响半导体存储装置的存储性能与可靠性。
在半导体存储装置的存储阵列区预先增设预定数量的备用电路,利用备用电路调换具有失效位元的地址线,对具有失效位元的半导体存储装置进行修补,可以有效地提高半导体存储装置的存储性能与可靠性。
如何在半导体存储装置中可利用的备用电路的数量已知的情况下,确定备用电路分派修补方案,在保证所有失效位元均能够被修补的前提下,提高备用电路的利用效率,成为进一步提高半导体存储装置的存储性能与可靠性过程中亟待解决的技术难题之一。
发明内容
基于此,有必要针对上述背景技术中的技术问题,提供一种备用电路分派方法、装置、设备及介质,在保证所有失效位元均能够被修补的前提下,提高备用电路的利用效率。
为实现上述目的及其他目的,本申请的第一方面提供一种备用电路分派方法,包括:
执行第一测试项目并获取第一测试数据,所述第一测试数据包括执行第一测试项目期间获取的失效位元的位置数据;
根据所述第一测试数据确定第一次备用电路分派结果,所述第一次备用电路分派结果包括已分派的地域备用电路的数量和对应的位置数据;
执行第二测试项目并获取第二测试数据,所述第二测试数据包括执行第二测试项目期间获取的失效位元的位置数据;
当执行第二测试项目期间获取的失效位元包括已分派的地域备用电路及已分派的全域备用电路的修补范围之外的失效位元,且已分派的地域备用电路的数量等于可分派的地域备用电路的数量时,根据所述第一测试数据和所述第二测试数据获取最大目标位元数量,根据所述最大目标位元数量所处的区间选取目标分派模式,并根据所述目标分派模式确定第二次备用电路分派结果。
于上述实施例中的备用电路分派方法中,在可分派的地域备用电路及可分派的全域备用电路的数量均已知的情况下,执行第一测试项目,获取第一测试数据,所述第一测试数据包括执行第一测试项目期间获取的失效位元的位置数据,以根据所述第一测试数据确定第一次备用电路分派结果,所述第一次备用电路分派结果包括已分派的地域备用电路的数量和对应的位置数据;并执行第二测试项目,获取第二测试数据,所述第二测试数据包括执行第二测试项目期间获取的失效位元的位置数据;当执行第二测试项目期间获取的失效位元包括已分派的地域备用电路及已分派的全域备用电路的修补范围之外的失效位元,且已分派的地域备用电路的数量等于可分派的地域备用电路的数量时,根据最大目标位元数量的情况选取对应的目标分派模式以智能化确定第二次备用电路分派结果,在确保所有失效位元均能够被已分派的地域备用电路及已分派的全域备用电路修补的前提下,使得已分派的地域备用电路的数量及已分派的全域备用电路的数量之和尽可能减少,避免出现重复修补的情况,提高备用电路的利用效率。
在其中一个实施例中,在执行第一测试项目并获取第一测试数据的步骤之前,还包括:获取预设子域内可分派的地域备用电路的数量及可分派的全域备用电路的数量。以根据可分派的地域备用电路的数量及可分派的全域备用电路的数量来确定出较佳的备用电路分派方案,在确保所有失效位元均能够被已分派的地域备用电路及已分派的全域备用电路修补的前提下,使得已分派的地域备用电路的数量及已分派的全域备用电路的数量之和尽可能减少,避免出现重复修补的情况,提高备用电路的利用效率。
在其中一个实施例中,所述地域备用电路的延伸方向与位线的延伸方向一致;所述全域备用电路的延伸方向与字线的延伸方向一致,使得地域备用电路能够修补存储单元阵列中行方向的失效位元,且全域备用电路能够修补存储单元阵列中列方向的失效位元。
在其中一个实施例中,在根据所述第一测试数据确定第一次备用电路分派结果的步骤之后,且在执行第二测试项目并获取第二测试数据的步骤之前,还包括:
获取第一累计失效位元位置数据,所述第一累计失效位元位置数据包括在各已执行的测试项目期间获取的失效位元的位置数据之和;
获取第一备用电路分派累计结果,所述第一备用电路分派累计结果包括在各已执行的测试项目之后已分派的地域备用电路的数量和对应的位置数据之和,以及已分派的全域备用电路的数量和对应的位置数据之和。
于上述实施例中的备用电路分派方法中,通过获取包括在各已执行的测试项目期间获取的失效位元的位置数据之和的第一累计失效位元位置数据,以在执行第二测试项目期间不再对位置数据已知的失效位元重复测试,提高测试项目执行的效率并尽可能检测出所有失效位元的位置数据;通过获取第一备用电路分派累计结果,所述第一备用电路分派累计结果包括在各已执行的测试项目之后已分派的地域备用电路的数量和对应的位置数据之和,以及已分派的全域备用电路的数量和对应的位置数据之和,从而在各已执行的测试项目之后,判断已分派的全域备用电路及已分派的地域备用电路的修补范围是否能够覆盖所有位置数据已知的失效位元,并确定是否可以进一步优化备用电路分派方案,在避免出现失效位元遗漏修补或重复修补的前提下,尽可能减少已分派的地域备用电路的数量及已分派的全域备用电路的数量。
在其中一个实施例中,在根据所述第一测试数据确定第一次备用电路分派结果的步骤之后,且在执行第二测试项目并获取第二测试数据的步骤之前,还包括:
获取第一测试项目的名称;
生成第一累计失效位元位置结果,所述第一累计失效位元位置结果包含所述第一测试项目的名称及所述第一累计失效位元位置数据。
在其中一个实施例中,在执行第二测试项目并获取第二测试数据的步骤之后,还包括:
获取第二累计失效位元位置数据,所述第二累计失效位元位置数据为所述第一累计失效位元位置数据与执行第二测试项目期间获取的失效位元的位置数据之和;
所述根据所述第一测试数据和所述第二测试数据确定第二次备用电路分派结果的步骤,包括:
根据所述第二累计失效位元位置数据确定第二次备用电路分派结果。
在其中一个实施例中,根据第一测试数据和第二测试数据获取最大目标位元数量,包括:
根据第二累计失效位元位置数据,统计同一区域中每个字线包含的失效位元数量;
将同一区域中各字线对应的失效位元数量的最大值作为最大目标位元数量。
在其中一个实施例中,根据所述最大目标位元数量所处的区间选取目标分派模式,包括:
当所述最大目标位元数量小于等于第一目标值时,选取第一目标分派模式;
当所述最大目标位元数量大于第一目标值且小于等于第二目标值时,选取第二目标分派模式;
当所述最大目标位元数量大于第二目标值时,选取第三目标分派模式。
在其中一个实施例中,当目标分派模式为第一目标分派模式时,根据所述目标分派模式确定第二次备用电路分派结果,包括:
从所述第一备用电路分派累计结果中撤回目标子域中已分派的地域备用电路与已分派的全域备用电路;所述目标子域为所述修补范围之外的失效位元所处的子域;
根据所述目标子域的失效位元的第一目标位置数据,确定第二次备用电路分派结果。
在其中一个实施例中,当目标分派模式为第二目标分派模式时,根据所述目标分派模式确定第二次备用电路分派结果,包括:
从所述第一备用电路分派累计结果中撤回目标区域中已分派的地域备用电路与已分派的全域备用电路;所述目标区域为所述修补范围之外的失效位元所处的区域;
根据所述目标区域的失效位元的第二目标位置数据,确定第二次备用电路分派结果。
在其中一个实施例中,当目标分派模式为第三目标分派模式时,根据所述目标分派模式确定第二次备用电路分派结果,包括:
从所述第一备用电路分派累计结果中撤回目标子域和关联子域中已分派的地域备用电路与已分派的全域备用电路;所述目标子域为所述修补范围之外的失效位元所处的子域;
根据所述目标子域和关联子域的失效位元的第三目标位置数据,确定第二次备用电路分派结果。
在其中一个实施例中,执行第二测试项目并获取第二测试数据之后,还包括:
根据第一备用电路分派累计结果和第二测试数据,查找已分派的地域备用电路及已分派的全域备用电路的修补范围之外的失效位元的关联失效位元,及所述的关联失效位元所处的关联子域;所述关联失效位元为与所述修补范围之外的失效位元处于同一区域且在同一字线的失效位元;
根据第一累计失效位元位置数据和第二测试数据,获取处于所述目标子域及关联子域的失效位元的第三目标位置数据;
根据所述第三目标位置数据确定第二次备用电路分派结果。
在其中一个实施例中,在执行第二测试项目并获取第二测试数据的步骤之后,还包括:
获取第二测试项目的名称;
生成第二累计失效位元位置结果,所述第二累计失效位元位置结果包含第二测试项目的名称及第二累计失效位元位置数据。
在其中一个实施例中,在执行第二测试项目并获取第二测试数据的步骤之后,还包括:
根据所述第二累计失效位元位置数据,以及已分派的地域备用电路的位置数据和已分派的全域备用电路的位置数据,判断所述第二累计失效位元位置数据中各失效位元,是否被已分派的地域备用电路或已分派的全域备用电路的修补范围覆盖;
若是,则执行第三测试项目并获取第三测试数据。
在其中一个实施例中,所述根据所述目标分派模式确定第二次备用电路分派结果的步骤,还包括:
根据所述第二次备用电路分派结果分派地域备用电路和全域备用电路,使得所述第二累计失效位元位置数据中各失效位元,被已分派的地域备用电路或已分派的全域备用电路的修补范围覆盖。
在其中一个实施例中,在获取预设子域内可分派的地域备用电路的数量及可分派的全域备用电路的数量的步骤之前,还包括:
将存储器记忆单元阵列区域划分为若干个全域;
将任一个所述全域划分为若干个区域;
将任一个所述区域划分为若干个子域;
其中,任一所述区域内可分派的全域备用电路,与位于相同全域内的其他区域内的可分派的全域备用电路无交叉;任一所述子域内可分派的地域备用电路与位于相同区域内的其他子域内的可分派的地域备用电路无交叉。
在其中一个实施例中,所述第一测试项目包括电学性能参数检测项目;所述第二测试项目包括电学性能参数检测项目;其中,所述电学性能参数包括表面电阻、表面电阻率、体积电阻、体积电阻率及击穿电压中的至少一种。
本申请的第二方面提供了一种备用电路分派装置,包括执行模块及处理模块,执行模块用于执行第一测试项目并获取第一测试数据,所述第一测试数据包括执行第一测试项目期间获取的失效位元的位置数据;以及还用于执行第二测试项目并获取第二测试数据,所述第二测试数据包括执行第二测试项目期间获取的失效位元的位置数据;处理模块用于根据所述第一测试数据确定第一次备用电路分派结果,所述第一次备用电路分派结果包括已分派的地域备用电路的数量和对应的位置数据;其中,当执行第二测试项目期间获取的失效位元包括已分派的地域备用电路及已分派的全域备用电路的修补范围之外的失效位元,且已分派的地域备用电路的数量等于可分派的地域备用电路的数量时,所述处理模块根据所述第一测试数据和所述第二测试数据获取最大目标位元数量,根据所述最大目标位元数量所处的区间选取目标分派模式,并根据所述目标分派模式确定第二次备用电路分派结果。
本申请的第三方面提供一种计算机设备,包括存储器和处理器,所述存储器上存储有可在所述处理器上运行的计算机程序,所述处理器执行所述计算机程序时实现任一本申请实施例中所述的备用电路分派方法的步骤。
本申请的第四方面提供一种计算机可读存储介质,其上存储有计算机程序,所述计算机程序被处理器执行时实现任一本申请实施例中所述的备用电路分派方法的步骤。
附图说明
为了更清楚地说明本申请实施例的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他实施例的附图。
图1为本申请第一实施例中提供的一种备用电路分派方法的流程示意图;
图2为本申请第二实施例中提供的一种备用电路分派方法的流程示意图;
图3为本申请第三实施例中提供的一种备用电路分派方法的流程示意图;
图4为本申请第四实施例中提供的一种备用电路分派方法的流程示意图;
图5为本申请第五实施例中提供的一种备用电路分派方法的流程示意图;
图6为本申请第六实施例中提供的一种备用电路分派方法的流程示意图;
图7a-图7d为本申请一实施例中提供的一种存储器记忆单元阵列区域划分示意图;
图8为本申请一实施例中提供的一种备用电路分派装置的结构框图;
图9a和9b为本申请另一实施例中提供的一种备用电路分派装置的结构框图及其工作流程示意图;
图10为本申请一实施例中提供的一种计算机设备的结构示意图。
具体实施方式
为了便于理解本申请,下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的较佳的实施例。但是,本申请可以以许多不同的形式来实现,并不限于本文所描述的实施例。相反地,提供这些实施例的目的是使对本申请的公开内容的理解更加透彻全面。
除非另有定义,本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本申请。在使用本文中描述的“包括”、“具有”、和“包含”的情况下,除非使用了明确的限定用语,例如“仅”、“由……组成”等,否则还可以添加另一部件。除非相反地提及,否则单数形式的术语可以包括复数形式,并不能理解为其数量为一个。
应当理解,尽管本文可以使用术语“第一”、“第二”等来描述各种元件,但是这些元件不应受这些术语的限制。这些术语仅用于将一个元件和另一个元件区分开。例如,在不脱离本申请的范围的情况下,第一元件可以被称为第二元件,并且类似地,第二元件可以被称为第一元件。
以对动态随机存取存储器(Dynamic Random Access Memory,DRAM)芯片分派备用电路来修补其中的失效位元为例,来说明本申请的发明动机及实现原理。对DRAM芯片分派备用电路以对失效位元进行修补处理一般包括如下两种类型:
1)单次分派修补方案
在对已分派的备用电路进行熔断以实现对位于其修补范围内的失效位元进行修补之前,通过运行一次预设测试项目获取失效位元的位置数据,并根据获取的失效位元的位置数据来分派备用电路。由于需要在所有测试项目执行完毕之后,才能获取全部失效位元的位置数据,在获取失效位元的位置数据之后,即对位置数据已知的失效位元分派备用电路并执行修补动作,并确定被测试芯片是否因失效位元数量过多,出现可分派的备用电路已经使用完且存在失效位元未被修补的情况,导致不能及时发现质量瑕疵芯片;并且,在检测出质量瑕疵芯片之前,已经执行完所有测试项目,浪费大量测试时间,且不能避免出现质量瑕疵芯片。
2)多次间断型分派修补方案
在每次运行预设测试项目获取失效位元的位置数据之后,均根据获取的失效位元的位置数据分派备用电路,但不执行修补动作,并且每次运行预设测试项目皆继承上一次测试结果对应的备用电路分派结果,在多次运行预设测试项目并且获取所有失效位元的位置数据之后,根据最后一次测试结果对应的备用电路分派结果来执行修补动作,能够在确定被测试芯片中的所有失效位元均能够被可分派的备用电路修补的前提下,根据最后一次测试结果对应的备用电路分派结果来执行修补动作,有效地提高芯片测试修补的效率,并避免出现质量瑕疵芯片及对质量瑕疵芯片浪费修补资源。然而,多次间断型分派修补方案中多次测试结果对应的备用电路分派结果均是在没有获取全部失效位元的位置数据的前提下作出的,很可能出现在所有失效位元真实可完全被修补的情况下存在失效位元未被实际分派的备用电路的修补范围覆盖的情况,导致半导体存储芯片的良率下降;并且,容易出现同一失效位元被不同类型的备用电路重复修补的情况,导致修补成本增加。
因此,本申请旨在提供一种备用电路分派方法,在保证所有失效位元均能够被修补的前提下,提高备用电路的利用效率,避免出现重复修补的情况,降低修补成本的同时提高半导体存储芯片的良率。
请参考图1,在本申请的一个实施例中,提供了一种备用电路分派方法,包括:
步骤12,执行第一测试项目并获取第一测试数据,所述第一测试数据包括执行第一测试项目期间获取的失效位元的位置数据;
步骤14,根据所述第一测试数据确定第一次备用电路分派结果,所述第一次备用电路分派结果包括已分派的地域备用电路的数量和对应的位置数据;
步骤16,执行第二测试项目并获取第二测试数据,所述第二测试数据包括执行第二测试项目期间获取的失效位元的位置数据;
步骤18,当执行第二测试项目期间获取的失效位元包括已分派的地域备用电路及已分派的全域备用电路的修补范围之外的失效位元,且已分派的地域备用电路的数量等于可分派的地域备用电路的数量时,根据所述第一测试数据和所述第二测试数据获取最大目标位元数量,根据所述最大目标位元数量所处的区间选取目标分派模式,并根据所述目标分派模式确定第二次备用电路分派结果。
作为示例,请继续参考图1,在可分派的地域备用电路及可分派的全域备用电路的数量均已知的情况下,执行第一测试项目,获取第一测试数据,所述第一测试数据包括执行第一测试项目期间获取的失效位元的位置数据,以根据所述第一测试数据确定第一次备用电路分派结果,所述第一次备用电路分派结果包括已分派的地域备用电路的数量和对应的位置数据;并执行第二测试项目,获取第二测试数据,所述第二测试数据包括执行第二测试项目期间获取的失效位元的位置数据;当执行第二测试项目期间获取的失效位元包括已分派的地域备用电路及已分派的全域备用电路的修补范围之外的失效位元,且已分派的地域备用电路的数量等于可分派的地域备用电路的数量时,根据最大目标位元数量的情况选取对应的目标分派模式以智能化确定第二次备用电路分派结果,在确保所有失效位元均能够被已分派的地域备用电路及已分派的全域备用电路修补的前提下,使得已分派的地域备用电路的数量及已分派的全域备用电路的数量之和尽可能减少,避免出现重复修补的情况,提高备用电路的利用效率。在良率长期无法保持稳定时,通过智能化选择目标分派模式,使计算速度变快。进一步地,请参考图2,在本申请的一个实施例中,在执行第一测试项目并获取第一测试数据的步骤之前,还包括:
步骤11,获取预设子域内可分派的地域备用电路的数量及可分派的全域备用电路的数量。
通过获取预设子域内可分派的地域备用电路的数量及可分派的全域备用电路的数量,以根据可分派的地域备用电路的数量及可分派的全域备用电路的数量来确定出较佳的备用电路分派方案,在确保所有失效位元均能够被已分派的地域备用电路及已分派的全域备用电路修补的前提下,使得已分派的地域备用电路的数量及已分派的全域备用电路的数量之和尽可能减少,避免出现重复修补的情况,提高备用电路的利用效率。
作为示例,在本申请的一个实施例中,所述地域备用电路的延伸方向与位线的延伸方向一致;所述全域备用电路的延伸方向与字线的延伸方向一致,使得地域备用电路能够修补存储单元阵列中行方向的失效位元,且全域备用电路能够修补存储单元阵列中列方向的失效位元。
进一步地,请参考图3,在本申请的一个实施例中,在根据所述第一测试数据确定第一次备用电路分派结果的步骤之后,且在执行第二测试项目并获取第二测试数据的步骤之前,还包括:
步骤151,获取第一累计失效位元位置数据,所述第一累计失效位元位置数据包括在各已执行的测试项目期间获取的失效位元的位置数据之和;
步骤153,获取第一备用电路分派累计结果,所述第一备用电路分派累计结果包括在各已执行的测试项目之后已分派的地域备用电路的数量和对应的位置数据之和,以及已分派的全域备用电路的数量和对应的位置数据之和。
作为示例,请继续参考图3,通过获取包括在各已执行的测试项目期间获取的失效位元的位置数据之和的第一累计失效位元位置数据,以在执行第二测试项目期间不再对位置数据已知的失效位元重复测试,提高测试项目执行的效率并尽可能检测出所有失效位元的位置数据;通过获取第一备用电路分派累计结果,所述第一备用电路分派累计结果包括在各已执行的测试项目之后已分派的地域备用电路的数量和对应的位置数据之和,以及已分派的全域备用电路的数量和对应的位置数据之和,从而在各已执行的测试项目之后,判断已分派的全域备用电路及已分派的地域备用电路的修补范围是否能够覆盖所有位置数据已知的失效位元,并确定是否可以进一步优化备用电路分派方案,在避免出现失效位元遗漏修补或重复修补的前提下,尽可能减少已分派的地域备用电路的数量及已分派的全域备用电路的数量。
作为示例,在本申请的一个实施例中,在根据所述第一测试数据确定第一次备用电路分派结果的步骤之后,且在执行第二测试项目并获取第二测试数据的步骤之前,还包括:
步骤1521,获取第一测试项目的名称;
步骤1522,生成第一累计失效位元位置结果,所述第一累计失效位元位置结果包含所述第一测试项目的名称及所述第一累计失效位元位置数据。
具体地,可以根据获取的第m-1测试项目的名称生成第m-1累计失效位元位置结果,所述第m-1累计失效位元位置结果包含所述第m-1测试项目的名称及所述第m-1累计失效位元位置数据,以便于获取第m累计失效位元位置数据,所述第m累计失效位元位置数据为所述第m-1累计失效位元位置数据与执行第m个测试项目期间获取的失效位元的位置数据之和;然后获取第m备用电路分派累计结果,所述第m备用电路分派累计结果为所述第m-1备用电路分派累计结果与所述第m次备用电路分派结果之和,其中,m为待执行测试项目的数量,m为大于或等于2的整数。以便于根据第m备用电路分派累计结果来判断已分派的备用电路的修补范围是否完全覆盖全部已知位置数据的失效位元。已分派的备用电路可以包括全域备用电路及地域备用电路,地域备用电路的延伸方向与位线的延伸方向一致,全域备用电路的延伸方向与字线的延伸方向一致。
进一步地,请参考图4,在本申请的一个实施例中,提供了一种备用电路分派方法,包括:
步骤11,获取预设子域内可分派的地域备用电路的数量及可分派的全域备用电路的数量;
步骤12,执行第一测试项目并获取第一测试数据,所述第一测试数据包括执行第一测试项目期间获取的失效位元的位置数据;
步骤14,根据所述第一测试数据确定第一次备用电路分派结果,所述第一次备用电路分派结果包括已分派的地域备用电路的数量和对应的位置数据;
步骤151,获取第一累计失效位元位置数据,所述第一累计失效位元位置数据包括在各已执行的测试项目期间获取的失效位元的位置数据之和;
步骤153,获取第一备用电路分派累计结果,所述第一备用电路分派累计结果包括在各已执行的测试项目之后已分派的地域备用电路的数量和对应的位置数据之和,以及已分派的全域备用电路的数量和对应的位置数据之和;
步骤16,执行第二测试项目并获取第二测试数据,所述第二测试数据包括执行第二测试项目期间获取的失效位元的位置数据;
步骤172,获取第二累计失效位元位置数据,所述第二累计失效位元位置数据为所述第一累计失效位元位置数据与执行第二测试项目期间获取的失效位元的位置数据之和;
步骤181,当执行第二测试项目期间获取的失效位元包括已分派的地域备用电路及已分派的全域备用电路的修补范围之外的失效位元,且已分派的地域备用电路的数量等于可分派的地域备用电路的数量时,根据第一测试数据和第二测试数据获取最大目标位元数量;根据所述最大目标位元数量所处的区间选取目标分派模式,并根据所述目标分派模式确定第二次备用电路分派结果。
具体地,在执行第二测试项目并获取第二测试数据之后,其中,所述第二测试数据包括执行第二测试项目期间获取的失效位元的位置数据,获取第一备用电路分派累计结果和第二测试数据之后,可通过比较以确定是否存在已分派的地域备用电路及已分派的全域备用电路的修补范围之外的失效位元。另外,还可以获取第二累计失效位元位置数据,所述第二累计失效位元位置数据为所述第一累计失效位元位置数据与执行第二测试项目期间获取的失效位元的位置数据之和。当执行第二测试项目期间获取的失效位元包括已分派的地域备用电路及已分派的全域备用电路的修补范围之外的失效位元,且已分派的地域备用电路的数量等于可分派的地域备用电路的数量时,根据第二累计失效位元位置数据,统计同一区域中每个字线包含的失效位元数量;将同一区域中各字线对应的失效位元数量的最大值作为最大目标位元数量。基于最大目标位元数量智能化选取对应的目标分派模式,从而在确保所有失效位元均能够被已分派的地域备用电路及已分派的全域备用电路修补的前提下,使得已分派的地域备用电路的数量及已分派的全域备用电路的数量之和尽可能减少,避免出现重复修补的情况,提高备用电路的利用效率。且在良率长期无法保持稳定时,通过智能化选择目标分派模式,使计算速度变快。
作为示例,在本申请的一个实施例中,在执行第二测试项目并获取第二测试数据的步骤之后,还包括:
步骤1711,获取第二测试项目的名称;
步骤1712,生成第二累计失效位元位置结果,所述第二累计失效位元位置结果包含第二测试项目的名称及第二累计失效位元位置数据。
具体地,可以根据获取的第m测试项目的名称生成第m累计失效位元位置结果,所述第m累计失效位元位置结果包含所述第m测试项目的名称及所述第m累计失效位元位置数据,以便于根据所述第m累计失效位元位置结果生成第m累计失效位元位置结果文件,所述第m累计失效位元位置结果文件包括第m-1累计失效位元位置结果及第m累计失效位元位置结果。其中,m为待执行测试项目的数量,m为大于或等于2的整数。以便于根据第m备用电路分派累计结果来判断已分派的备用电路的修补范围是否完全覆盖全部已知位置数据的失效位元。已分派的备用电路可以包括全域备用电路及地域备用电路,所述地域备用电路的延伸方向与位线的延伸方向一致,所述全域备用电路的延伸方向与字线的延伸方向一致。
进一步地,请参考图5,在本申请的一个实施例中,在执行第二测试项目并获取第二测试数据的步骤之后,还包括:
步骤174,根据所述第二累计失效位元位置数据,以及已分派的地域备用电路的位置数据和已分派的全域备用电路的位置数据,判断所述第二累计失效位元位置数据中各失效位元,是否被已分派的地域备用电路或已分派的全域备用电路的修补范围覆盖;
步骤19,若是,则执行第三测试项目并获取第三测试数据。
由于获取的所有失效位元的位置数据均被已分派的地域备用电路或已分派的全域备用电路的修补范围覆盖,可以根据该备用电路分派结果来执行修补动作,使得所述第二累计失效位元位置数据中各失效位元,被已分派的地域备用电路或已分派的全域备用电路的修补范围覆盖,以有效提高半导体存储芯片的良率。由于根据所有位置数据已知的失效位元确定备用电路分派结果,能够在确保所有失效位元均能够被已分派的地域备用电路及已分派的全域备用电路修补的前提下,使得已分派的地域备用电路的数量及已分派的全域备用电路的数量之和尽可能减少,避免出现重复修补的情况,提高备用电路的利用效率。
进一步地,请参考图6,在本申请的一个实施例中,与图5所示实施例的区别在于,步骤181还包括:
步骤1811,当执行第二测试项目期间获取的失效位元包括已分派的地域备用电路及已分派的全域备用电路的修补范围之外的失效位元,且已分派的地域备用电路的数量等于可分派的地域备用电路的数量时,根据第二累计失效位元位置数据,统计同一区域中每个字线包含的失效位元数量,将同一区域中各字线对应的失效位元数量的最大值作为最大目标位元数量;
步骤1812,当所述最大目标位元数量小于等于第一目标值时,选取第一目标分派模式;当所述最大目标位元数量大于第一目标值且小于等于第二目标值时,选取第二目标分派模式;当所述最大目标位元数量大于第二目标值时,选取第三目标分派模式;并根据所述目标分派模式确定第二次备用电路分派结果。
具体地,若检测出存在位置数据已知的失效位元位于已分派的地域备用电路或已分派的全域备用电路的修补范围覆盖之外,则选择性撤回目标子域、目标区域或目标子域及关联子域中已分派的地域备用电路与已分派的全域备用电路,并根据所述撤回的子域或区域中失效位元的目标位置数据确定第二次备用电路分派结果,以根据所述第二次备用电路分派结果分派地域备用电路和全域备用电路,使得所述第二累计失效位元位置数据中各失效位元,被已分派的地域备用电路或已分派的全域备用电路的修补范围覆盖。避免出现失效位元遗漏修补或重复修补的前提下,尽可能减少已分派的地域备用电路的数量及已分派的全域备用电路的数量。在良率偏高时候,且失效位元分布为简单分布时,执行符合条件子域的备用电路进行撤回及重新分派;在良率偏高时候,且失效位元分布为非复杂分布时,执行符合条件区域的备用电路进行撤回及重新分派,在分派备用电路计算的运算成本较低的情况下能够减少计算关联子域的运算成本,提高计算速度。在良率偏低时,且失效位元的分布为复杂分布时,仅执行对部份符合条件子域的备用电路进行撤回及重新分派,可大幅减少分派备用电路计算的处理范围,使计算速度变快。从而在良率长期无法保持稳定时,通过智能化选择目标分派模式,使计算速度变快。
比如,当最大目标位元数量小于等于1时,说明区域中的失效位元处于简单分布情况,选取第一目标分派模式;当所述最大目标位元数量大于1且小于等于2时,说明区域中的失效位元属于非复杂分布情况,选取第二目标分派模式;当所述最大目标位元数量大于2时,说明区域中的失效位元处于复杂分布情况,选取第三目标分派模式。
在本申请的一个实施例中,当目标分派模式为第一目标分派模式时,根据所述目标分派模式确定第二次备用电路分派结果,包括:从所述第一备用电路分派累计结果中撤回目标子域中已分派的地域备用电路与已分派的全域备用电路;所述目标子域为所述修补范围之外的失效位元所处的子域;根据所述目标子域的失效位元的第一目标位置数据,确定第二次备用电路分派结果。当目标分派模式为第一目标分派模式时,区域中失效位元位置呈现简单分布,任意子域皆无关联子域,第一目标分派模式下将目标子域中已分派的地域备用电路与已分派的全域备用电路撤回,并基于第一目标位置数据进行重新的备用电路分派计算,耗时短速度快,且能保证所有失效位元均能够被修补。
在本申请的一个实施例中,当目标分派模式为第二目标分派模式时,根据所述目标分派模式确定第二次备用电路分派结果,包括:从所述第一备用电路分派累计结果中撤回目标区域中已分派的地域备用电路与已分派的全域备用电路;所述目标区域为所述修补范围之外的失效位元所处的区域;根据所述目标区域的失效位元的第二目标位置数据,确定第二次备用电路分派结果。当目标分派模式为第二目标分派模式时,区域中失效位元位置呈现非复杂分布,使备用电路分布的可能组合数非常少,即运算成本低,因此备用电路分派计算的运算成本相对低,不需浪费运算成本于计算关联子域,第二目标分派模式下将目标区域中已分派的地域备用电路与已分派的全域备用电路撤回,并基于第二目标位置数据进行重新的备用电路分派计算,运算效率高,且能保证所有失效位元均能够被修补。
在本申请的一个实施例中,当目标分派模式为第三目标分派模式时,根据所述目标分派模式确定第二次备用电路分派结果,包括:从所述第一备用电路分派累计结果中撤回目标子域和关联子域中已分派的地域备用电路与已分派的全域备用电路;所述目标子域为所述修补范围之外的失效位元所处的子域;根据所述目标子域和关联子域的失效位元的第三目标位置数据,确定第二次备用电路分派结果。当目标分派模式为第三目标分派模式时,区域中失效位元位置呈现复杂分布,使备用电路分布的可能组合数偏多,即运算成本高,因此备用电路分派计算的运算成本相对高,需尽量减少备用电路分派计算的运算范围,第三目标分派模式下将目标子域和关联子域中已分派的地域备用电路与已分派的全域备用电路撤回,并基于第三目标位置数据进行重新的备用电路分派计算,能够降低运算成本,且能保证所有失效位元均能够被修补。
进一步地,在本申请的一个实施例中,当目标分派模式为第三目标分派模式时,还包括:根据第一备用电路分派累计结果和第二测试数据,查找已分派的地域备用电路及已分派的全域备用电路的修补范围之外的失效位元的关联失效位元,及所述的关联失效位元所处的关联子域;所述关联失效位元为与所述修补范围之外的失效位元处于同一区域且在同一字线的失效位元;根据第一累计失效位元位置数据和第二测试数据,获取处于所述目标子域及关联子域的失效位元的第三目标位置数据;根据所述第三目标位置数据确定第二次备用电路分派结果。
作为示例,请参考图7a及图7b,在本申请的一个实施例中,在获取预设子域内可分派的地域备用电路的数量及可分派的全域备用电路的数量的步骤之前,还包括:将存储器记忆单元阵列区域划分为若干个全域;将任一个所述全域划分为若干个区域;将任一个所述区域划分为若干个子域;其中,任一所述区域内可分派的全域备用电路,与位于相同全域内的其他区域内的可分派的全域备用电路无交叉;任一所述子域内可分派的地域备用电路与位于相同区域内的其他子域内的可分派的地域备用电路无交叉。
通过将存储器记忆单元阵列区域划分为若干个如图7a所示的全域,然后参考图7b示意的区域范围、子域范围、全域备用电路覆盖范围及地域备用电路覆盖范围,将任一个图7a所示的全域划分为若干个区域;将任一个所述区域划分为若干个子域;其中,任一所述区域内可分派的全域备用电路,与位于相同全域内的其他区域内的可分派的全域备用电路无交叉;任一所述子域内可分派的地域备用电路与位于相同区域内的其他子域内的可分派的地域备用电路无交叉,各地域备用电路的延伸方向与位线的延伸方向BL一致,各全域备用电路的延伸方向与字线的延伸方向WL一致。以实现上述本申请实施例中所述的备用电路分派方法。在保证所有失效位元均能够被修补的前提下,提高备用电路的利用效率,避免出现重复修补的情况,降低修补成本的同时提高半导体存储芯片的良率。
作为示例,请参考图7c,在本申请的一个实施例中,一个区域内包括四个子域,分别是子域1、子域2、子域3及子域4,由于子域1和子域3包含处于同一字线的失效位元A和失效位元B,所以子域1与子域3为关联子域,且由于子域2和子域3包含处于同一字线的失效位元D和失效位元C,所以子域2与子域3为关联子域。当修补范围之外的失效位元为处于子域1中且与子域3中的失效位元B处于同一字线的失效位元A时,子域1为目标子域且子域3为关联子域,撤回子域1及子域3中已分派的地域备用电路与已分派的全域备用电路,并获取子域1及子域3中包含的全部失效位元的位置数据作为目标位置数据,根据目标位置数据确定第二次备用电路分派结果。
作为示例,在本申请的一个实施例中,可以理解的是,在同一区域中,若子域1与子域3为关联子域且子域2与子域3为关联子域,则子域1与子域2为关联子域。当修补范围之外的失效位元为处于子域1中且与子域3中的失效位元B处于同一字线的失效位元A时,子域1为目标子域且子域2和子域3为关联子域,则撤回子域1、子域2及子域3中已分派的地域备用电路与已分派的全域备用电路,并获取子域1、子域2及子域3中包含的全部失效位元的位置数据作为目标位置数据,根据目标位置数据确定第二次备用电路分派结果。
作为示例,请参考图7d,在本申请的一个实施例中,目标分派模式可分为第一目标分派模式、第二目标分派模式和第三目标分派模式。其中,第一目标分派模式适用于区域中失效位元为简单分布的情况,比如,当同一区域中各字线对应的失效位元数量的最大值小于等于1的情况,即最大目标位元数量小于等于1的情况。第二目标分派模式适用于区域中失效位元为非复杂分布的情况,比如,当同一区域中各字线对应的失效位元数量的最大值大于1小于等于2的情况,即最大目标位元数量大于1小于等于2的情况。第三目标分派模式适用于区域中失效位元为复杂分布的情况,比如,当同一区域中各字线对应的失效位元数量的最大值大于2的情况,即最大目标位元数量大于2的情况。作为示例,在本申请的一个实施例中,所述第一测试项目包括电学性能参数检测项目;所述第二测试项目包括电学性能参数检测项目;其中,所述电学性能参数包括表面电阻、表面电阻率、体积电阻、体积电阻率及击穿电压中的至少一种。
应该理解的是,虽然图1-图6的流程图中的各个步骤按照箭头的指示依次显示,但是这些步骤并不是必然按照箭头指示的依次执行。除非本文中有明确的说明,这些步骤的执行并没有严格的依次限制,这些步骤可以以其它的依次执行。而且,虽然图1-图6中的至少一部分步骤可以包括多个子步骤或者多个阶段,这些子步骤或者阶段并不必然是在同一时刻执行完成,而是可以在不同的时刻执行,这些子步骤或者阶段的执行依次也不必然是依次进行,而是可以与其它步骤或者其它步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。
进一步地,请参考图8,在本申请的一个实施例中,提供了一种备用电路分派装置200,包括执行模块202及处理模块204,执行模块202用于执行第一测试项目并获取第一测试数据,所述第一测试数据包括执行第一测试项目期间获取的失效位元的位置数据;以及还用于执行第二测试项目并获取第二测试数据,所述第二测试数据包括执行第二测试项目期间获取的失效位元的位置数据;处理模块204用于根据所述第一测试数据确定第一次备用电路分派结果,所述第一次备用电路分派结果包括已分派的地域备用电路的数量和对应的位置数据;其中,当执行第二测试项目期间获取的失效位元包括已分派的地域备用电路及已分派的全域备用电路的修补范围之外的失效位元,且已分派的地域备用电路的数量等于可分派的地域备用电路的数量时,所述处理模块根据第一测试数据和第二测试数据获取最大目标位元数量;根据所述最大目标位元数量所处的区间选取目标分派模式,第一测试数据和所述第二测试数据并根据所述目标分派模式确定第二次备用电路分派结果。作为示例,请继续参考图8,在可分派的地域备用电路及可分派的全域备用电路的数量均已知的情况下,利用执行模块202执行第一测试项目,获取第一测试数据,所述第一测试数据包括执行第一测试项目期间获取的失效位元的位置数据,以根据所述第一测试数据确定第一次备用电路分派结果,所述第一次备用电路分派结果包括已分派的地域备用电路的数量和对应的位置数据;并利用执行模块202执行第二测试项目,获取第二测试数据,所述第二测试数据包括执行第二测试项目期间获取的失效位元的位置数据;当执行第二测试项目期间获取的失效位元包括已分派的地域备用电路及已分派的全域备用电路的修补范围之外的失效位元,且已分派的地域备用电路的数量等于可分派的地域备用电路的数量时,处理模块204根据最大目标位元数量的情况选取对应的目标分派模式以智能化确定第二次备用电路分派结果,在确保所有失效位元均能够被已分派的地域备用电路及已分派的全域备用电路修补的前提下,使得已分派的地域备用电路的数量及已分派的全域备用电路的数量之和尽可能减少,避免出现重复修补的情况,提高备用电路的利用效率。
进一步地,请参考图9a,在本申请的一个实施例中,备用电路分派装置200还包括备用电路数量获取模块201,备用电路数量获取模块201用于获取预设子域内可分派的地域备用电路的数量及可分派的全域备用电路的数量。以根据可分派的地域备用电路的数量及可分派的全域备用电路的数量来确定出较佳的备用电路分派方案,在确保所有失效位元均能够被已分派的地域备用电路及已分派的全域备用电路修补的前提下,使得已分派的地域备用电路的数量及已分派的全域备用电路的数量之和尽可能减少,避免出现重复修补的情况,提高备用电路的利用效率。
作为示例,在本申请的一个实施例中,备用电路数量获取模块201、执行模块202及处理模块204的工作流程示意图请参考图9b。在存储芯片的所有的全域中制定受处理的全域,并基于第m-1备用电路分派累计结果获取此全域中已分派的地域备用电路及已分派的全域备用电路。在指定受处理的全域中,从所有区域里依序指定受处理的区域,并于第m测试项目的失效位元的位置数据中获取各指定受处理的区域中所有失效位元的位置数据,且通过第m-1备用电路分派累计结果可获取各区域中已分派的地域备用电路及已分派的全域备用电路。在指定受处理的区域中,从所有的子域里依序指定受观察的子域。评估受观察的子域是否符合条件,即是否符合第二测试项目期间获取的失效位元在该子域包括已分派的地域备用电路及已分派的全域备用电路的修补范围之外的失效位元,且已分派的地域备用电路的数量等于可分派的地域备用电路的数量的条件,若符合则该子域为目标子域。当最大目标位元数量max(nc FWL)等于1时,对第m-1备用电路分派累计结果中,目标子域中已分派的地域备用电路及已分派的全域备用电路进行撤回并重新配置,即根据目标子域的失效位元的第一目标位置数据确定第m备用电路分派结果。当最大目标位元数量max(nc FWL)等于2时,对第m-1备用电路分派累计结果中,目标区域中已分派的地域备用电路及已分派的全域备用电路进行撤回并重新配置,即根据目标区域的失效位元的第二目标位置数据确定第m备用电路分派结果。当最大目标位元数量max(nc FWL)等于2时,对第m-1备用电路分派累计结果中,目标区域及关联子域中已分派的地域备用电路及已分派的全域备用电路进行撤回并重新配置,即根据目标区域及关联子域中的失效位元的第三目标位置数据确定第m备用电路分派结果。将第m备用电路分派结果结合已执行撤回操作的第m-1备用电路分派累计结果,得到第m备用电路分派累计结果。
作为示例,在本申请的一个实施例中,所述地域备用电路的延伸方向与位线的延伸方向一致,所述全域备用电路的延伸方向与字线的延伸方向一致,使得地域备用电路能够修补存储单元阵列中行方向的失效位元,且全域备用电路能够修补存储单元阵列中列方向的失效位元。
上述备用电路分派装置中的各个模块可全部或部分通过软件、硬件及其组合来实现。上述各模块可以硬件形式内嵌于或独立于计算机设备中的处理器中,也可以以软件形式存储于计算机设备中的存储器中,以便于处理器调用执行以上各个模块对应的操作。
进一步地,在本申请的一个实施例中,提供了一种计算机设备,该计算机设备可以是终端,其内部结构图可以如图10所示。该计算机设备包括通过系统总线连接的处理器、存储器、网络接口、显示屏和输入装置。其中,该计算机设备的处理器用于提供计算和控制能力。该计算机设备的存储器包括非易失性存储介质、内存储器。该非易失性存储介质存储有操作系统和计算机程序。该计算机程序被处理器执行时以实现一种备用电路分派方法。该计算机设备的显示屏可以是液晶显示屏或者电子墨水显示屏,该计算机设备的输入装置可以是显示屏上覆盖的触摸层,也可以是计算机设备外壳上设置的按键、轨迹球或触控板,还可以是外接的键盘、触控板或鼠标等。
本领域技术人员可以理解,图10中示出的结构,仅仅是与本申请方案相关的部分结构的框图,并不构成对本申请方案所应用于其上的计算机设备的限定,具体的计算机设备可以包括比图中所示更多或更少的部件,或者组合某些部件,或者具有不同的部件布置。
在本申请的一个实施例中,提供了一种计算机可读存储介质,其上存储有计算机程序,所述计算机程序被处理器执行时实现任一本申请实施例中所述的备用电路分派方法的步骤。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程,是可以通过计算机程序来指令相关的硬件来完成,所述的计算机程序可存储于一非易失性计算机可读取存储介质中,该计算机程序在执行时,可包括如上述各方法的实施例的流程。其中,本申请所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用,均可包括非易失性和/或易失性存储器。非易失性存储器可包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)或闪存。易失性存储器可包括随机存取存储器(RAM)或者外部高速缓冲存储器。作为说明而非局限,RAM以多种形式可得,诸如静态RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据率SDRAM(DDRSDRAM)、增强型SDRAM(ESDRAM)、同步链路(Synchlink)DRAM(SLDRAM)、存储器总线(Rambus)直接RAM(RDRAM)、直接存储器总线动态RAM(DRDRAM)、以及存储器总线动态RAM(RDRAM)等。
以上所述实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对申请专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本申请构思的前提下,还可以做出若干变形和改进,这些都属于本申请的保护范围。因此,本申请专利的保护范围应以所附权利要求为准。
Claims (20)
1.一种备用电路分派方法,其特征在于,包括:
执行第一测试项目并获取第一测试数据,所述第一测试数据包括执行第一测试项目期间获取的失效位元的位置数据;
根据所述第一测试数据确定第一次备用电路分派结果,所述第一次备用电路分派结果包括已分派的地域备用电路的数量和对应的位置数据;
执行第二测试项目并获取第二测试数据,所述第二测试数据包括执行第二测试项目期间获取的失效位元的位置数据;
当执行第二测试项目期间获取的失效位元包括已分派的地域备用电路及已分派的全域备用电路的修补范围之外的失效位元,且已分派的地域备用电路的数量等于可分派的地域备用电路的数量时,根据所述第一测试数据和所述第二测试数据获取最大目标位元数量,根据所述最大目标位元数量所处的区间选取目标分派模式,并根据所述目标分派模式确定第二次备用电路分派结果。
2.根据权利要求1所述的备用电路分派方法,其特征在于,在执行第一测试项目并获取第一测试数据的步骤之前,还包括:
获取预设子域内可分派的地域备用电路的数量及可分派的全域备用电路的数量。
3.根据权利要求2所述的备用电路分派方法,其特征在于:
所述地域备用电路的延伸方向与位线的延伸方向一致;
所述全域备用电路的延伸方向与字线的延伸方向一致。
4.根据权利要求2所述的备用电路分派方法,其特征在于,在根据所述第一测试数据确定第一次备用电路分派结果的步骤之后,且在执行第二测试项目并获取第二测试数据的步骤之前,还包括:
获取第一累计失效位元位置数据,所述第一累计失效位元位置数据包括在各已执行的测试项目期间获取的失效位元的位置数据之和;
获取第一备用电路分派累计结果,所述第一备用电路分派累计结果包括在各已执行的测试项目之后已分派的地域备用电路的数量和对应的位置数据之和,以及已分派的全域备用电路的数量和对应的位置数据之和。
5.根据权利要求4所述的备用电路分派方法,其特征在于,在根据所述第一测试数据确定第一次备用电路分派结果的步骤之后,且在执行第二测试项目并获取第二测试数据的步骤之前,还包括:
获取第一测试项目的名称;
生成第一累计失效位元位置结果,所述第一累计失效位元位置结果包含所述第一测试项目的名称及所述第一累计失效位元位置数据。
6.根据权利要求4所述的备用电路分派方法,其特征在于,在执行第二测试项目并获取第二测试数据的步骤之后,还包括:
获取第二累计失效位元位置数据,所述第二累计失效位元位置数据为所述第一累计失效位元位置数据与执行第二测试项目期间获取的失效位元的位置数据之和;
所述根据所述第一测试数据和所述第二测试数据确定第二次备用电路分派结果的步骤,包括:
根据所述第二累计失效位元位置数据确定第二次备用电路分派结果。
7.根据权利要求6所述的备用电路分派方法,其特征在于,所述根据所述第一测试数据和所述第二测试数据获取最大目标位元数量,包括:
根据第二累计失效位元位置数据,统计同一区域中每个字线包含的失效位元数量;
将同一区域中各字线对应的失效位元数量的最大值作为最大目标位元数量。
8.根据权利要求7所述的备用电路分派方法,其特征在于,所述根据所述最大目标位元数量所处的区间选取目标分派模式,包括:
当所述最大目标位元数量小于等于第一目标值时,选取第一目标分派模式;
当所述最大目标位元数量大于所述第一目标值且小于等于第二目标值时,选取第二目标分派模式;
当所述最大目标位元数量大于所述第二目标值时,选取第三目标分派模式。
9.根据权利要求8所述的备用电路分派方法,其特征在于,当目标分派模式为第一目标分派模式时,根据所述目标分派模式确定第二次备用电路分派结果,包括:
从所述第一备用电路分派累计结果中撤回目标子域中已分派的地域备用电路与已分派的全域备用电路;所述目标子域为所述修补范围之外的失效位元所处的子域;
根据所述目标子域的失效位元的第一目标位置数据,确定第二次备用电路分派结果。
10.根据权利要求8所述的备用电路分派方法,其特征在于,当目标分派模式为第二目标分派模式时,根据所述目标分派模式确定第二次备用电路分派结果,包括:
从所述第一备用电路分派累计结果中撤回目标区域中已分派的地域备用电路与已分派的全域备用电路;所述目标区域为所述修补范围之外的失效位元所处的区域;
根据所述目标区域的失效位元的第二目标位置数据,确定第二次备用电路分派结果。
11.根据权利要求8所述的备用电路分派方法,其特征在于,当目标分派模式为第三目标分派模式时,根据所述目标分派模式确定第二次备用电路分派结果,包括:
从所述第一备用电路分派累计结果中撤回目标子域和关联子域中已分派的地域备用电路与已分派的全域备用电路;所述目标子域为所述修补范围之外的失效位元所处的子域;
根据所述目标子域和关联子域的失效位元的第三目标位置数据,确定第二次备用电路分派结果。
12.根据权利要求11所述的备用电路分派方法,其特征在于,执行第二测试项目并获取第二测试数据之后,还包括:
根据所述第一备用电路分派累计结果和所述第二测试数据,查找已分派的地域备用电路及已分派的全域备用电路的修补范围之外的失效位元的关联失效位元,及所述的关联失效位元所处的关联子域;所述关联失效位元为与所述修补范围之外的失效位元处于同一区域且在同一字线的失效位元;
根据所述第一累计失效位元位置数据和所述第二测试数据,获取处于所述目标子域及关联子域的失效位元的第三目标位置数据;
根据所述第三目标位置数据确定第二次备用电路分派结果。
13.根据权利要求6所述的备用电路分派方法,其特征在于,在执行第二测试项目并获取第二测试数据的步骤之后,还包括:获取第二测试项目的名称;
生成第二累计失效位元位置结果,所述第二累计失效位元位置结果包含第二测试项目的名称及第二累计失效位元位置数据。
14.根据权利要求6所述的备用电路分派方法,其特征在于,在执行第二测试项目并获取第二测试数据的步骤之后,还包括:
根据所述第二累计失效位元位置数据,以及已分派的地域备用电路的位置数据和已分派的全域备用电路的位置数据,判断所述第二累计失效位元位置数据中各失效位元,是否被已分派的地域备用电路或已分派的全域备用电路的修补范围覆盖;
若是,则执行第三测试项目并获取第三测试数据。
15.根据权利要求6-14任一项所述的备用电路分派方法,其特征在于,所述根据所述目标分派模式确定第二次备用电路分派结果的步骤,还包括:
根据所述第二次备用电路分派结果分派地域备用电路和全域备用电路,使得所述第二累计失效位元位置数据中各失效位元,被已分派的地域备用电路或已分派的全域备用电路的修补范围覆盖。
16.根据权利要求2或3所述的备用电路分派方法,其特征在于,在获取预设子域内可分派的地域备用电路的数量及可分派的全域备用电路的数量的步骤之前,还包括:
将存储器记忆单元阵列区域划分为若干个全域;
将任一个所述全域划分为若干个区域;
将任一个所述区域划分为若干个子域;
其中,任一所述区域内可分派的全域备用电路,与位于相同全域内的其他区域内的可分派的全域备用电路无交叉;任一所述子域内可分派的地域备用电路与位于相同区域内的其他子域内的可分派的地域备用电路无交叉。
17.根据权利要求1-14任一项所述的备用电路分派方法,其特征在于,所述第一测试项目包括电学性能参数检测项目;
所述第二测试项目包括电学性能参数检测项目;
其中,所述电学性能参数包括表面电阻、表面电阻率、体积电阻、体积电阻率及击穿电压中的至少一种。
18.一种备用电路分派装置,其特征在于,包括:
执行模块,用于执行第一测试项目并获取第一测试数据,所述第一测试数据包括执行第一测试项目期间获取的失效位元的位置数据;以及还用于执行第二测试项目并获取第二测试数据,所述第二测试数据包括执行第二测试项目期间获取的失效位元的位置数据;
处理模块,用于根据所述第一测试数据确定第一次备用电路分派结果,所述第一次备用电路分派结果包括已分派的地域备用电路的数量和对应的位置数据;
其中,当执行第二测试项目期间获取的失效位元包括已分派的地域备用电路及已分派的全域备用电路的修补范围之外的失效位元,且已分派的地域备用电路的数量等于可分派的地域备用电路的数量时,所述处理模块根据所述第一测试数据和所述第二测试数据获取最大目标位元数量,根据所述最大目标位元数量所处的区间选取目标分派模式,并根据所述目标分派模式确定第二次备用电路分派结果。
19.一种计算机设备,包括存储器和处理器,所述存储器上存储有可在所述处理器上运行的计算机程序,其特征在于,所述处理器执行所述程序时实现权利要求1-17任意一项所述方法的步骤。
20.一种计算机可读存储介质,其上存储有计算机程序,其特征在于,所述计算机程序被处理器执行时实现权利要求1-17任意一项所述方法的步骤。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110352499.2A CN112908402B (zh) | 2021-03-31 | 2021-03-31 | 备用电路分派方法、装置、设备及介质 |
PCT/CN2021/109515 WO2022205714A1 (zh) | 2021-03-31 | 2021-07-30 | 备用电路分派方法、装置、设备及介质 |
US17/515,776 US11791012B2 (en) | 2021-03-31 | 2021-11-01 | Standby circuit dispatch method, apparatus, device and medium |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110352499.2A CN112908402B (zh) | 2021-03-31 | 2021-03-31 | 备用电路分派方法、装置、设备及介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112908402A CN112908402A (zh) | 2021-06-04 |
CN112908402B true CN112908402B (zh) | 2022-05-10 |
Family
ID=76109828
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110352499.2A Active CN112908402B (zh) | 2021-03-31 | 2021-03-31 | 备用电路分派方法、装置、设备及介质 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN112908402B (zh) |
WO (1) | WO2022205714A1 (zh) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11797371B2 (en) | 2020-08-18 | 2023-10-24 | Changxin Memory Technologies, Inc. | Method and device for determining fail bit repair scheme |
EP3985675B1 (en) | 2020-08-18 | 2024-01-31 | Changxin Memory Technologies, Inc. | Method and device for repairing fail bits |
US11791010B2 (en) | 2020-08-18 | 2023-10-17 | Changxin Memory Technologies, Inc. | Method and device for fail bit repairing |
US11887685B2 (en) | 2020-08-18 | 2024-01-30 | Changxin Memory Technologies, Inc. | Fail Bit repair method and device |
US11984179B2 (en) | 2021-03-26 | 2024-05-14 | Changxin Memory Technologies, Inc. | Redundant circuit assigning method and device, and medium |
CN112885398B (zh) * | 2021-03-26 | 2022-05-24 | 长鑫存储技术有限公司 | 备用电路分派方法、装置、设备及介质 |
CN112908402B (zh) * | 2021-03-31 | 2022-05-10 | 长鑫存储技术有限公司 | 备用电路分派方法、装置、设备及介质 |
US11881278B2 (en) | 2021-03-31 | 2024-01-23 | Changxin Memory Technologies, Inc. | Redundant circuit assigning method and device, apparatus and medium |
US11791012B2 (en) | 2021-03-31 | 2023-10-17 | Changxin Memory Technologies, Inc. | Standby circuit dispatch method, apparatus, device and medium |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1195814A (zh) * | 1997-03-31 | 1998-10-14 | 国际商业机器公司 | 使存储器容错的可变大小冗余替换布局 |
TW376558B (en) * | 1997-05-07 | 1999-12-11 | Lsi Logic Corp | Method of testing memory operations employing self-repair circuitry and permanently disabling memory locations |
EP1217524A2 (en) * | 2000-12-20 | 2002-06-26 | Hewlett-Packard Company | Method and system for data block sparing in a solid-state storage device |
CN1467746A (zh) * | 2002-07-03 | 2004-01-14 | 三菱电机株式会社 | 不良芯片的补救率提高了的半导体存储器 |
CN110968985A (zh) * | 2018-09-30 | 2020-04-07 | 长鑫存储技术有限公司 | 集成电路修补算法确定方法及装置、存储介质、电子设备 |
CN112216621A (zh) * | 2020-10-14 | 2021-01-12 | 上海华虹宏力半导体制造有限公司 | 存储器晶圆测试方法和测试装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101630337B (zh) * | 2009-07-28 | 2011-03-23 | 浪潮电子信息产业股份有限公司 | 一种提高芯片成品率的实现方法 |
KR102451163B1 (ko) * | 2018-02-01 | 2022-10-06 | 삼성전자주식회사 | 반도체 메모리 장치 및 그것의 리페어 방법 |
CN111312321A (zh) * | 2020-03-02 | 2020-06-19 | 电子科技大学 | 一种存储器装置及其故障修复方法 |
CN112908402B (zh) * | 2021-03-31 | 2022-05-10 | 长鑫存储技术有限公司 | 备用电路分派方法、装置、设备及介质 |
-
2021
- 2021-03-31 CN CN202110352499.2A patent/CN112908402B/zh active Active
- 2021-07-30 WO PCT/CN2021/109515 patent/WO2022205714A1/zh active Application Filing
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1195814A (zh) * | 1997-03-31 | 1998-10-14 | 国际商业机器公司 | 使存储器容错的可变大小冗余替换布局 |
TW376558B (en) * | 1997-05-07 | 1999-12-11 | Lsi Logic Corp | Method of testing memory operations employing self-repair circuitry and permanently disabling memory locations |
EP1217524A2 (en) * | 2000-12-20 | 2002-06-26 | Hewlett-Packard Company | Method and system for data block sparing in a solid-state storage device |
CN1467746A (zh) * | 2002-07-03 | 2004-01-14 | 三菱电机株式会社 | 不良芯片的补救率提高了的半导体存储器 |
CN110968985A (zh) * | 2018-09-30 | 2020-04-07 | 长鑫存储技术有限公司 | 集成电路修补算法确定方法及装置、存储介质、电子设备 |
CN112216621A (zh) * | 2020-10-14 | 2021-01-12 | 上海华虹宏力半导体制造有限公司 | 存储器晶圆测试方法和测试装置 |
Also Published As
Publication number | Publication date |
---|---|
WO2022205714A1 (zh) | 2022-10-06 |
CN112908402A (zh) | 2021-06-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN112908402B (zh) | 备用电路分派方法、装置、设备及介质 | |
CN112908403B (zh) | 备用电路分派方法、装置、设备及介质 | |
CN112885398B (zh) | 备用电路分派方法、装置、设备及介质 | |
US11984179B2 (en) | Redundant circuit assigning method and device, and medium | |
US11881278B2 (en) | Redundant circuit assigning method and device, apparatus and medium | |
Shoukourian et al. | SoC yield optimization via an embedded-memory test and repair infrastructure | |
DE102005028827A1 (de) | Flashspeicherbauelement und Verfahren zur Defektblockbehandlung | |
US8683118B2 (en) | Measure of health for writing to locations in flash | |
JP2019139764A (ja) | メモリコントローラ、メモリシステム及びメモリ装置を使用する方法 | |
US20110170365A1 (en) | Row addressing | |
US20180011770A1 (en) | Memory management system and method thereof | |
CN111611112A (zh) | 一种存算一体芯片以及提高存算一体芯片良率的方法 | |
US11791012B2 (en) | Standby circuit dispatch method, apparatus, device and medium | |
US7747915B2 (en) | System and method for improving the yield of integrated circuits containing memory | |
CN114550791A (zh) | 备用电路修补位置确定方法及装置、集成电路修补方法 | |
WO2022052542A1 (zh) | 失效位元的修补方案的确定方法和装置 | |
WO2022048235A1 (zh) | 失效位元修补方案的确定方法、装置及芯片 | |
Shoukourian et al. | A methodology for design and evaluation of redundancy allocation algorithms | |
CN116343885A (zh) | 存储器访问方法、装置、存储器、设备及存储介质 | |
CN113705141A (zh) | Fpga芯片验证方法、系统、设备及存储介质 | |
KR102122821B1 (ko) | 결함 정보 저장 테이블을 이용한 리페어 분석 시스템 및 그의 리페어 분석 방법 | |
CN115309344B (zh) | nor flash的全片擦除方法、装置、设备及介质 | |
CN115437843B (zh) | 一种基于多级分布式共识的数据库存储分区恢复方法 | |
US11183261B2 (en) | Test device for memory, method for detecting hardware failure in memory device, and test apparatus of memory array | |
CN117831596B (zh) | 一种存储芯片稀疏失效单元电路的修复方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |