CN111312321A - 一种存储器装置及其故障修复方法 - Google Patents

Abstract

一种存储器装置的电路架构，包括：主存储器电路，其用于实现用户数据的存储；主存储器故障修复电路，其用于实现主存储器中存储故障的修复。在主存储器电路中包含一种采用阵列分块方式设计的存储阵列电路。在主存储器故障修复电路中，CAM用于存储主存储器的故障地址，ROM用于存储用于配置主存储器电路中的可编程地址译码器的配置数据。一种存储器故障修复方法，其中包括对存储器装置的字故障、行故障以及列故障的修复方案。一种存储器故障的测试和故障修复流程，该流程用于存储器装置封装之前的故障检测、故障分析及故障修复，其中包含存储器装置的可修复性判断方法以及对存储器装的故障修复电路进行编程的操作方法。

Description

一种存储器装置及其故障修复方法

技术领域

本发明涉及包含存储器的集成电路，更具体地，涉及包含存储器且需要对存储器中的缺陷存储单元作修复的集成电路。本发明还涉及一种存储器故障修复方案，更具体地，涉及储存器因存储阵列故障和外围读写电路故障原因起的存储故障的修复方案。

背景技术

半导体存储器在制造过程中，由于工艺缺陷等原因，使得制得的存储器芯片的存储阵列中出现有物理缺陷的存储单元。缺陷存储单元的存在将导致生产出的存储器芯片在某些特定访问地址下存在功能异常，无法安全、有效地存取数据，从而令存储器芯片失效。冗余修复技术通过在存储器芯片的存储器阵列设计中引入冗余行和冗余列，结合存储器测试技术和冗余分析手段，利用冗余的行和列替换存储阵列中的故障单元，以达到修复因存储单元故障引起的存储器功能失效问题的目的。冗余修复技术的出现有效提高了存储器芯片制造的良品率，对降低存储器芯片的单位制造成本具有重要意义。

典型的存储器系统由行译码器，列译码器，由大量存储单元构成的存储阵列，以及用于对阵列进行读写的放大电路和控制电路等部分组成。其中，前述的行译码器和列译码器通过对存储器的访问地址进行译码，在存储阵列中寻址到对应的存储单元并进行读写。传统冗余修复技术中，通常使用熔丝、反熔丝技术设计的行译码器或列译码器只可一次性编程。当需要修复存储器故障时，通过将故障存储单元对应的译码器的字线WL或位线BL熔断，同时通过熔丝编程将备用的冗余译码逻辑设定为对应故障存储单元地址的替代译码状态，以使用存储阵列中的冗余存储资源替换故障存储单元。

同时随着存储器芯片存储容量的提升，存储阵列的规模逐渐扩大，使得寄生效应日趋严重，从而对存储器的译码器、灵敏放大器等电路的驱动能力等性能指标提出了更高的要求。为了应对前述的寄生效应，一种有效的设计方法是，在前述的典型存储系统的基础上，将存储阵列划分成若干个子存储阵列区块，各个区块共用一个行译码器和一个列译码器，同时给每个区块配备一组读写放大电路和读写使能电路，这样便可有效地控制存储阵列中的金属线长度，从而改善寄生效应，降低阵列读写电路的设计难度。采用阵列分块设计的存储器在寻址时，读写使能电路根据输入存储器的访问地址选择相应的子存储阵列区块及其配备的灵敏放大器，同时配合原有的行译码器与列译码器，即可完成相应存储单元的访问。

由于传统的，采用熔丝编程技术、激光熔断技术实现的冗余修复方案中，对译码器及冗余资源的编程是一次性的、不可逆的编程，因而，对于上述的这种存储阵列分块方案以及诸多类似的存储器架构设计，当两个子存储区块中的故障存储单元对冗余资源的需求发生冲突时，传统的冗余修复方案不能全面地覆盖各个子存储阵列区块中的修复需求。此外，随着半导体制造工艺的进步，半导体集成电路特征尺寸越来越小，这对激光熔丝的激光熔断设备的精度提出了巨大挑战；同时，随着存储器存储容量的提升，存储器中可能出现的故障单元数量也随之增多，使得采用激光熔丝技术或电熔丝技术进行存储器故障修复的耗时变得不容忽视。

针对上述问题，在本发明的示例实施例中，提供了一种存储器装置及修复电路的设计，利用一种可重复编程的修复装置与ECC(错误检查与纠正)技术相结合，对前述的传统冗余修复技术的不足加以改进。

发明内容

本发明的示例实施例提供了一种带有故障修复电路的存储器装置及其故障修复方法。

一方面本发明涉及一种存储器装置，该存储器装置包含有如下电路部分构成的主存储器电路：可编程行译码器和可编程列译码器，用于对主存储器访问地址进行译码，以访问主存储器中相应的存储单元位置，可编程行译码器和可编程列译码器具有译码路径动态可重复编程的特点，可以根据需要调整可编程行译码器和可编程列译码器的译码路径；主存储器存储阵列，其内部包含存储阵列及与存储单元寻址相关的阵列访问电路；ECC电路，用于实现对主存储器存储的数据作差错控制，当存储在主存储器存储阵列中的数据出现差错且差错数量在可控范围内时，ECC电路将对从存储字中读出的错误数据作纠错处理，以保证数据存储的准确性和可靠性，同时ECC电路的引入可以提高芯片的容错能力，从而提高存储器装置的故障修复率；主存储器控制逻辑，用于控制可编程行译码器、可编程列译码器及主存储器存储阵列的工作，此外还用于主存储的测试。

另一方面，本发明涉及一种存储器装置，该存储器装置包含一套由可编程行译码器、可编程列译码器及分块布局的主存储器存储阵列构成的阵列访问电路，以及与之匹配的分级地址译码及存储单元寻址机制。其中主存储器存储阵列内部包含：若干个子存储阵列电路，其中每个子存储阵列电路包含由若干基本存储单元构成的子存储阵列块和用于该子存储阵列块读写操作的灵敏放大器构成；阵列控制逻辑，其根据主存储器访问地址和主存储器控制逻辑发出的控制信号，对主存储器存储阵列内部包含的子存储阵列电路作相应的使能选择，使得与主存储器访问地址对应的子存储阵列电路处于工作状态。主存储器存储阵列配合可编程行译码器对访问地址的译码结果，访问前述子存储阵列电路中与访问地址对应的存储字(一个存储字中包含若干字节的数据)，再由可编程列译码器对主存储器访问地址的译码结果，选择访问的存储字中与访问地址对应的数据字节。

另一方面，本发明涉及一种存储器装置，该存储器装置包含由修复控制器、CAM(内容可寻址存储器)、ROM(只读存储器)、可编程行译码器、可编程列译码器，以及冗余存储阵列资源组成的存储器故障修复电路。存储器修复控制器主要有三项功能：首先，在存储器装置的测试阶段，存储器修复控制器用于测试存储器故障修复电路的故障测试，以确定故障修复电路的故障情况和可用故障修复资源的分布情况；其次，在对存储器装置执行故障修复时，存储器修复控制器将CAM与ROM设定为编程模式，同时将外部自动化测试与修复设备生成的修复向量按照一定规则写入到CAM与ROM中；最后，在完成故障修复后，存储器修复控制器将CAM与ROM的工作模式分别固定到内容查找模式和数据读取模式，同时根据ECC电路的故障情况，将ECC电路固定为旁路状态或工作状态。在完成对存储器的故障修复后，CAM中存储了主存储器中存储故障的故障地址与故障类型的信息，ROM中存储了用于修复对应故障所需的用于配置可编程行译码器和可编程列译码器的配置数据。在对主存储器进行访问时，输入的主存储器访问地址与存储在CAM中的访问地址做比对，若输入的主存储器访问地址对应的原始存储单元存在存储故障，则CAM中存在数据与访问地址匹配，CAM输出该故障信息在CAM中的地址信息，同时输出故障地址命中信号以将可编程行译码器和可编程列译码器的工作模式切换到编程配置模式。ROM在接收到CAM输出的地址信息后，读取出对应的译码器配置数据，用于配置可编程行译码器和可编程列译码器，将它们的译码路径切换到冗余阵列资源，从而避开有故障的原始存储单元，以确保数据被正确、可靠地存储和访问；而当输入的主存储器访问地址对应的主存储器原始存储单元不存在存储故障时，可编程行译码器和可编程列译码器将工作在默认模式，使用默认译码逻辑对访问地址译码，以访问原始存储单元中的数据。

另一方面，本发明涉及一种存储器故障修复方法，该修复方法包含三个主要方面：存储器字故障的修复，存储器行故障的修复，以及存储器的列故障修复。其中存储器字故障的修复包含“整字替换”和“位替换”两种修复方式；存储器行故障的修复包含“整行替换”和“逐字替换”两种修复方式；存储器列故障的修复包含“整列替换”和“逐位替换”两种修复方式。此外，该修复方法还包含多个字故障的两种近似替代修复方案：采用行故障近似替代，从而采用“整行替换”的修复方式；以及，采用列故障近似替代，从而采用“整列替换”的修复方式。

另一方面，本发明涉及一种存储器故障的测试和故障修复流程，该流程包含以下主要环节：“存储器测试”环节，“故障及冗余资源分析”环节，判断是否“需要执行修复”环节，判断是否“符合修复条件”环节，“修复向量生成”环节，“CAM与ROM编程”环节，“修复后测试”环节，以及判断是否“修复成功”环节。在“存储器测试”环节，自动化测试与修复设备将对存储器装置进行详尽的测试。在“故障及冗余资源分析”环节，自动化测试与修复设备将对存储器测试的测试响应作分析，确定存储器装置中各个电路部分的故障情况、存储阵列中故障单元的分布情况以及修复电路中可用冗余修复资源的分布情况等。在判断是否“需要执行修复”环节和判断是否“符合修复条件”环节，自动化测试修复设备将根据故障及冗余修复资源的分析结果，判断被测试的存储器是否需要执行故障修复，如果需要执行故障修复，进一步判断是否符合修复条件。对于符合修复条件的存储器，自动化测试修复设备在“修复向量生成”环节中，根据故障及冗余修复资源的分析结果制定与被测存储器相匹配的修复方案，并生成相应的故障修复向量。在“CAM与ROM编程”环节，由自动化测试修复设备与修复控制器将故障修复向量写入到CAM与ROM中，完成对故障修复电路的编程。经过编程的存储器需再次在“修复后测试”环节和判断是否“修复成功”环节中作必要测试和分析，以验证对被测存储器执行的故障修复是否成功。

附图说明

本发明的以上及其他方面、特征及优点，在结合附图的和示例实施例的详细描述阅读时能够更清晰地理解。本发明以示例实施例的形式给出，包含但并不限定于附图及其详细描述。在附图中，相同数字编号的附图标记指示相同的部件，带单向箭头或双向箭头的线网(即连接线)表示示例实施例描述的存储系统中的数据线及控制信号线等，线网上方标注的文字代表该线网的名称。

图1所示是根据本发明构思的示例实施例中阐述的存储器及故障修复装置的系统概况示意框图；

图2所示是图1中CAM(内容可寻址存储器)102的简要内部结构示意框图；

图3所示是图1中ROM(只读存储器)103的简要内部结构示意框图；

图4所示是图1中主存储器存储阵列106的内部结构示意框图；

图5所示是图4中WORD 430与RE_WORD 440的存储单元划分示意图；

图6所示是本发明示例实施例实现存储器修复的流程图；

图7所示是本发明示例实施例用于判断待修复存储器芯片是否符合修复条件的判断流程图；

图8所示是图2中CAM存储字ERRO_ADDR的字段划分示意图。

具体实施方式

以下关于附图的详细描述旨在作为本发明的当前示例实施例的描述，而非代表本发明可以实现的唯一方式。应当理解，尽管未详尽描述，但相似或相当的功能可由本发明所包含的思想和范围内的不同实施例加以实现。在本文中，术语“内容可寻址存储器”用“CAM”指代；术语“只读存储器”用“ROM”指代；术语“主存储器”是指被修复的存储器，在实际应用中，“主存储器”包含诸多类型，应用对象可涵盖市面上所有半导体或基于半导体集成工艺的存储器，例如SRAM、DRAM、FRAM、MRAM、PROM等；术语“存储器芯片”是指完成流片，但未划片、封装的存储器芯片；术语“下一生产环节”是指半导体晶圆划片、封装等后续生产环节。

本发明的一种典型实施例如图1所示，本发明包含由修复控制器101、CAM 102、ROM103、可编程行译码器104、可编程列译码器105、主存储器存储阵列106、ROM访问地址选择器MUX 107、主存储器控制逻辑108和ECC电路109的构成的存储器系统。其中，CAM 102用于存储主存储器存储阵列106中故障存储单元的原始访问地址；ROM 103用于存储用于配置可编程行译码器104和可编程列译码器105的编程配置数据；修复控制器101用于对故障修复装置的编程和控制；ROM访问地址选择器MUX 107用于切换ROM 103的访问地址来源；ECC电路109用于实现主存储器中存储的数据的差错控制和错误纠正；主存储器控制逻辑用于实现对主存储器的数据访问和测试功能。其中，本发明示例实施例中用于实现主存储器故障修复的故障修复装置的主体部分包括：修复控制器101，CAM 102，ROM 103，可编程行译码器104，可编程列译码器105，MUX 107，ECC电路109。其中ECC电路109是本发明提供的修复方法的重要补充和辅助，旨在进一步提高主存储器的修复成功率，同时可以进一步提高主存储器的存储可靠性。

在图1中，线网MEM_CMD，MEM_ADDR及MEM_DATA为用户端口，它们在存储器芯片封装之后将开放给用户，用户在这些端口上施加相应的信号激励即可使用存储器的数据读取与写入功能；线网REP_CMD，REP_ADDR，REP_DATA，MEM_TEST，MEM_TEST_RESP，REP_TEST与REP_TEST_RESP为非用户端口，仅在存储器芯片封装前供芯片制造商用于完成存储器芯片的测试与故障修复操作，存储器芯片封装后对用户不可见。

为便于读者对本发明及其示例实施例的理解，下文中将先对图1中的CAM 102、ROM103、主存储器存储阵列106、可编程行译码器104、可编程列译码器105、ECC电路109作必要介绍，然后再结合图1和图6详细阐述本发明示例实施例提供的修复方法。

图1中的CAM 102的内部示意框图如图2所示。内容可寻址存储器CAM的功能特点是，其根据用户输入的待查找数据，与存储器内部已经存储的本地数据按照一定的匹配规则作比对，判断是否存在与待查找数据相匹配的本地数据，若存在匹配关系，则将与之匹配的本地数据在CAM中的存储地址输出，同时置位匹配命中标志信号。图2中，CAM存储阵列203被划分成若干个存储字ERRO_ADDR 210，其被用于存储本示例实施例中，主存储器的故障存储单元的故障信息，且每个存储字ERRO_ADDR 210在CAM存储阵列203中有唯一的存储地址。如图8所示，每个存储字ERRO_ADDR 801内部，其中包含两个字段，分别为修复方式类型REPAIR_TYPE 802字段和故障地址ERRO_ADDRESS 803字段。其中ERRO_ADDRESS字段用于主存储器的某个存储故障的访问地址信息，REPAIR_TYPE字段用于存储与该主存储器故障地址对应的存储阵列故障修复方式(修复方式包括：整行替换、整列替换和字位替换三类，下文中将作具体介绍)。图2中，CAM编程控制电路与内容查找电路201的功能如下：

1)当需要对CAM进行编程时，将CAM指令信号CAM_CMD置为编程指令，CAM编程控制与内容查找电路201被设置为编程功能，它将CAM编程数据线CAM_PROG_DATA输入的数据(包含REPAIR_TYPE和ERRO_ADDRESS两部分)写入到CAM存储阵列203中，与CAM编程地址线CAM_PROG_ADDR输入的地址所对应的存储字ERRO_ADDR 210中。

2)当需要对CAM进行内容查找时，将CAM指令信号CAM_CMD置为内容查找指令，CAM编程控制与内容查找电路201被设置为内容查找功能，它将CAM待查找数据线MEM_ADDR_REG输入的主存储器访问地址与CAM存储阵列203中的已有本地存储字ERRO_ADDR 210存储的主存储器故障地址作比对。对比时，根据ERRO_ADDR 210中REPAIR_TYPE字段的不同，有以下三类不同的匹配规则：当REPAIR_TYPE为字位替换时，进行MEM_ADDR_REG与ERRO_ADDRESS的全匹配，即访问地址的每一位比特位都进行匹配；当REPAIR_TYPE为整行替换时，进行MEM_ADDR_REG与ERRO_ADDRESS的行译码相关位匹配，即仅对于行译码相关的比特位进行匹配；当REPAIR_TYPE为整列替换时，进行MEM_ADDR_REG与ERRO_ADDRESS的列译码相关位匹配，即仅对于列译码相关的比特位进行匹配。MEM_ADDR_REG与ERRO_ADDRESS按照上述匹配规则进行匹，若匹配成功，则将配命中标志信号HIT_FLAG置位为有效状态，同时将命中数据所在CAM存储字的访问地址通过命中数据地址ROM_ADDR_2输出。由于主存储器中的每一个存储单元都有唯一的访问地址，所以，将主存储器的故障地址作为CAM存储器的本地数据时，CAM的每次内容查找操作最多只能在CAM存储阵列203中找到一个与待查找数据相匹配的本地数据。

图1中的ROM 103的内部示意框图如图3所示。图3中，ROM存储阵列303被划分成若干个存储字CONFIG_DATA 310，存储字被用于存储本示例实施例中，用于实现对主存储器的故障存储单元进行修复所需要的，对可编程行译码器和可编程列译码器进行编程的编程配置数据CONFIG_DATA 310，且每个存储字CONFIG_DATA 310在ROM存储阵列303中有唯一的访问地址。每个编程配置数据CONFIG_DATA 310中包含两个部分的配置数据，分别用于配置可编程行译码器和可编程列译码器。图3中，ROM控制电路302的功能如下：

1)当需要对ROM进行编程时，将ROM指令信号ROM_CMD置为编程指令，ROM控制电路302被设置为编程功能，它将ROM编程数据线ROM_PROG_DATA输入的数据写入到，ROM存储阵列303中，与ROM地址线ROM_ADDR输入的地址所对应的存储字CONFIG_DATA 310中。

2)当需要对ROM中的数据进行读取时，将ROM指令信号ROM_CMD置为数据读取指令，ROM控制电路302被设置为数据读取功能，它将ROM存储阵列303中与ROM地址线ROM_ADDR输入的地址相对应的存储字CONFIG_DATA 310中存储的配置数据读取出来，并拆分成用于配置可编程行译码器的配置数据CONFIG_DATA_1和用于配置可编程列译码器的配置数据CONFIG_DATA_2输出。

图1中的主存储器存储阵列106的内部示意框图如图4所示。图1中标号为110的控制线与图4中标号为405的控制线相对应，为主存储器存储阵列的字线WL；图1中标号为111的数据线与图4中标号为404的数据线相对应，为主存储器存储阵列的位线BL；图1中标号为112的控制线与图4中标号为406的控制线相对应，为主存储器存储阵列控制信号ARRAY_CTRL；图1中标号为113的控制线与图4中标号为407的控制线相对应，为主存储器锁存后的地址信号MEM_ADDR_REG。如图4所示，主存储器存储阵列被划分成若干个由一块子存储阵列块420和与之匹配的灵敏放大器410组成的子阵列电路402，每个子阵列电路的工作状态由阵列控制逻辑控制。当用户对主存储器发起一次读写操作时，根据用户输入的访问地址，主存储器存储阵列块中将会有一块子阵列电路402被激活，被激活的子阵列电路402将独占主存储器存储阵列的位线BL 404；而其他未被激活的子阵列电路402则处于屏蔽状态，它们的对外端口将呈现高阻态，以确保不干扰对被激活的子阵列电路402的正常访问。更为详细的，图4中的阵列控制逻辑403根据图1中主存储器控制逻辑发出的阵列控制信号ARRAY_CRTL 112，生成图4中相应的灵敏放大器控制信号SA_CTRL和子存储阵列块使能信号BLOCK_EN，从而完成前述的子阵列电路402的激活。

图4中子存储阵列块420被划分成若干个存储字，这些存储字有两种类型，其中存储字WORD 430为普通存储字，存储字RE_WORD 440为冗余存储字。普通存储字WORD430和冗余存储字RE_WORD 440在内部结构上完全相同，如图5所示，每个存储字501都包含若干个存储单元510，且其中的每个存储单元的类型、结构、尺寸等特征完全相同。每个存储字中501中的存储单元510被分成三组，分别为：数据部分502，用于存储用户存储在主存储器中的数据；ECC校验码部分503，用于存储与数据部分502存储的数据相对应的ECC校验码；冗余单元部分504，用于当数据部分502或ECC校验码部分503中存在缺陷单元时，或可编程列译码器的某些位线BL 506存在列译码故障时，作冗余替换以修复这些故障。

图4中，普通存储字WORD 430被用作主存储器的原始访问存储字资源，即当对应某一主存储器访问地址的普通存储字WORD 430能实现正确的存储功能，且行译码器译码逻辑无故障时，用户数据将被存储在该普通存储字WORD 430。冗余存储字RE_WORD 440被用作主存储器的冗余替换存储字资源，即：当某一普通存储字，存在不能通过该存储字中的冗余单元部分504进行修复的故障，或可编程行译码器的对应该存储字的字线WL 505存在行译码故障等情况下，将用冗余存储字RE_WORD 440替换普通存储字WORD 430以修复这些故障。

图1中的可编程行译码器104和可编程列译码器105，它们在实现原理及结构上类似，具有译码路径可编程的特点，即它们可以根据配置信号的不同将某一个地址对应的译码路径切换到多种备用译码路径上。比如，以可编程行译码器104为例，假设对于某个用户地址MEM_ADDR_REG对应的默认译码路径为字线WL 110中的第7条WL<7>，而WL<7>对应的主存储器存储阵列中的普通存储字(图4中WORD 430)因存在故障而无法可靠地存储数据时，或WL<7>对应的译码逻辑存在故障时，则可通过特定的行译码器配置数据CONFIG_DATA_1对可编程行译码器进行配置，将默认译码路径切换到备用译码路径，从而使用冗余存储字(图4中RE_WORD 440)替换故障的普通存储字(图4中WORD 430)，或用译码逻辑正常的备用译码路径替换译码逻辑故障的默认译码路径。

图1中的ECC电路109采用线性分组码，如汉明码等作为数据编码，实现对数据的差错控制和错误纠正。控制线ECC_EN用于控制ECC电路109的工作与否，在存储器完成修复后，将根据ECC电路是否存在故障来决定ECC_EN信号是否为有效状态，如果ECC电路109无故障则ECC_EN被置为有效状态，ECC电路执行差错控制与错误纠正功能。ECC电路的工作过程为：

1)在存储器执行数据写入流程时，用户在线网主存储器访问地址MEM_ADDR上输入访问的主存储器地址，在线网主存储器用户数据MEM_DATA上输入待写入的用户数据，然后在线网主存储器指令MEM_CMD上输入写操作指令，主存储器控制逻辑108在收到写操作指令后，将线网MEM_ADDR和MEM_DATA上的信号锁存，分别得到锁存后的用户地址MEM_ADDR_REG和用户数据MEM_DATA_REG。ECC电路109利用特定的编码方式将待写入主存储器的数据MEM_DATA_REG经过编码运算，生成包含待写入数据的数据特征的冗余码，并将待写入数据与冗余码合并为主存储器阵列读写数据MEM_DATA_RW。在主存储器控制逻辑108的控制下，将MEM_DATA_RW写入到主存储器存储阵列106中与用户地址MEM_ADDR_REG对应的存储字中。

2)在存储器执行数据读取流程时，用户在端口主存储器用户地址MEM_ADDR上输入访问的主存储器地址，然后在端口主存储器指令MEM_CMD上输入读操作指令，主存储器控制逻辑108在收到读操作指令后，将线网MEM_ADDR上的信号锁存，得到锁存后的用户地址MEM_ADDR_REG。在主存储器控制逻辑108的控制下，将主存储器存储阵列106中与用户地址MEM_ADDR_REG对应的存储字中的存储的数据读取，得到主存储器阵列读写数据MEM_DATA_RW。ECC电路109对MEM_DATA_RW执行校验和纠错，得到MEM_DATA_REG。此时若读取得到的MEM_DATA_RW与前述执行写流程时写入到主存储器存储阵列中的MEM_DATA_RW相比，存在某些数据位状态翻转(发生状态翻转的原因主要为存储单元物理缺陷引起的存储功能异常，和辐照效应引起的状态翻转两种)，且发生状态翻转的数据位的个数在ECC电路109的检错与纠错能力范围内时，ECC电路109能将读出的错误数据恢复为正确数据。随后主存储器控制逻辑108将MEM_DATA_REG输出到用户数据MEM_DATA上，完成数据的读取流程。

在理解前述关于图1中主要模块的解释后，结合图1与图6理解以下关于本发明示例实施例的详细阐述。图6所示为本示例实施例实现存储器故障修复的主要步骤。在存储器测试601阶段，通过自动化测试与修复设备对存储器芯片施加测试激励，测试存储器中各个模块的功能是否正常及主存储器存储阵列中缺陷存储单元的分布情况。具体操作及测试要点如下：

1)在控制线REP_CMD和MEM_CMD输入测试指令，使修复控制器101和主存储器控制逻辑108工作在测试模式；

2)在线网MEM_TEST上输入主存储器测试序列，用于测试主存储器控制逻辑108、ECC电路109、可编程行译码器104、可编程列译码器105、主存储器存储阵列106。输入主存储器测试序列后，得到的主存储器测试响应从端口MEM_TEST_RESP输出，由自动化测试与修复设备接收并保存；

3)在线网REP_TEST上输入修复电路测试序列，用于测试修复控制器101、CAM 102、ROM103、MUX 107。输入修复电路测试序列后，得到的修复电路测试响应由端口REP_TEST_RESP输出，由自动化测试与修复设备接收并保存。

在图6所示流程中的故障及冗余资源分析602阶段，自动化测试与修复设备对前一阶段收集到的主存储器测试响应和修复电路测试响应进行自动化分析并将分析结果记录在自动化测试与修复设备的数据库中，分析结果主要包含可用冗余资源分布情况、主存储器存储阵列的故障单元分布情况、逻辑电路故障情况三大方面。该阶段的分析要点如下：

1)分析图1中主存储器控制逻辑108、ECC电路109的逻辑功能是否正确；

2)分析图1中可编程行译码器104、可编程列译码器105的译码逻辑是否正确，是否存在有故障的译码路径及故障译码路径的分布情况；

3)分析图1中主存储器存储阵列中存储单元的故障分布情况，分析的对象涵盖图4中所有的普通存储字WORD 430和冗余存储字RE_WORD 440，及它们内部包含的如图5所示存储字中501中的所有存储单元；

4)分析图1中修复控制器101、MUX 107的逻辑功能是否正确；

5)分析图1中CAM 102的功能完整性，具体包括图2中CAM编程控制与内容查找电路201的逻辑功能是否正确，及CAM存储阵列203中有故障的存储字ERRO_ADDR 210的分布情况；

6)分析图1中ROM 103的功能完整性，具体包括图3中ROM控制电路302的逻辑功能是否正确，及ROM存储阵列303中有故障的存储字CONFIG_DATA310的分布情况；

在图6的判断是否需要执行修复603和是否符合修复条件604阶段，自动化测试与修复设备根据上一步记录的分析结果判断当前测试的存储器芯片是否需要执行修复和是否符合修复条件。

如果故障及冗余资源分析602阶段的分析结果表明，主存储器同时满足以下全部条件时，认为当前测试的芯片功能完整，无需执行故障修复即可实现完整、可靠的数据存储及读写功能，当前被测试的将被标记为“保留器件”，进入下一生产环节。这些判断条件为：

1)图1中的主存储器控制逻辑108、ECC电路109的逻辑功能正常；

2)可编程行译码器104、可编程列译码器105的译码逻辑及默认译码路径均无故障；

3)图4中阵列控制逻辑403和灵敏放大器410均无故障；

4)图4中所有的普通存储字WORD 430中，如图5所示的数据部分502和ECC校验码部分503中包含的故障存储单元的总和小于等于ECC电路的纠错能力极限(注：此时，即使存储字中存在数据故障使得存储的数据中出现错误的数据位，但是在数据读取时，ECC电路能够发现并纠正出错的数据位)。

对于不满足上述判断条件的存储器芯片则为不合格的存储器芯片，需要执行故障修复后才能判定是否进入下一生产环节。不合格的存储器芯片需要符合一定条件才能执行故障修复，判断为是否符合修复条件604的判断流程如图7所示，图7中各判断框中的判断条件的详细描述如下：

1)条件1：图1中修复控制器101、MUX 107、主存储器控制逻辑108均无故障，并且图2中CAM编程控制与内容查找电路201无故障，并且图3中ROM控制电路302无故障，并且图4中阵列控制逻辑403无故障；

2)条件2：图1中ECC电路109无故障；

3)条件3：图1中CAM 102与ROM 103构成的修复配置数据存储空间大于等于主存储器中需修复的故障存储字的个数总和；

4)条件4：可用冗余资源数量总和大于等于主存储器中需修复的故障存储字个数总和，并且可用冗余资源的分布情况满足故障修复需求。

上述判断条件的条件3中，术语“修复配置数据存储空间”是指由图1中CAM 102与ROM 103各自的无故障的存储字组成的，可供存储修复配置数据的“存储字对”的个数。更详细地，本示例实施例中，图1中CAM 102与ROM 103中用于存储数据的存储字个数相等，即CAM与ROM有相同的地址空间，CAM与ROM中对应于同一个地址值的存储字ERRO_ADDR与CONFIG_DATA构成一个“存储字对”，在完成存储器故障修复后，修复电路将CAM 102输出的地址ROM_ADDR_2作为ROM 103的地址输入，ROM将图3中对应于ROM_ADDR_2的存储字CONFIG_DATA 310中的数据读出，作为图1中可编程行译码器104和可编程列译码器105的配置数据，这要求图2中对应于ROM_ADDR_2的存储字ERRO_ADDR 210必须与图3中对应于ROM_ADDR_2的存储字CONFIG_DATA 310同时无故障时，才能存储一组修复配置信息，修复电路中，满足这一条件的存储字对的总和称为“修复配置数据存储空间”。

上述判断条件的条件3中，对于主存储器中需修复的故障存储字个数总和，根据ECC电路是否存在故障，有不同的计数方式。计数方式如下：

1)当ECC电路无故障时，计数图4中所有普通存储字WORD 430中，如图5所示的数据部分502和ECC校验码部分503中包含的故障存储单元的总和大于ECC电路的纠错能力极限的普通存储字个数总和，即为主存储器中需修复的故障存储字个数总和；

2)当ECC电路存在故障时，由于检错与纠错能力失效，需计数图4中所有普通存储字WORD 430中，如图5所示的数据部分502和ECC校验码部分503中包含的故障存储单元的总和大于0的普通存储字个数总和，即为主存储器中需修复的故障存储字个数总和。

上述判断条件的条件4中，对于可用冗余资源数量总和，根据ECC电路是否存在故障，有不同的计数方式。其计数要点包括可编程行译码器和可编程列译码器中的可用冗余译码资源、图4中可用的冗余存储字RE_WORD 440的数量等方面。例如，可用冗余存储字RE_WORD 440的数量计数方式如下：

1)当ECC电路无故障时，计数图4中所有冗余存储字RE_WORD 440中，如图5所示的数据部分502和ECC校验码部分503中包含的故障存储单元的总和小于等于ECC电路的纠错能力极限的冗余存储字个数总和，即为可用的冗余存储字RE_WORD 440的数量总和；

2)当ECC电路存在故障时，由于检错与纠错能力失效，需计数图4中所有冗余存储字RE_WORD 440中，如图5所示的数据部分502和ECC校验码部分503中包含的故障存储单元的总和等于0的冗余存储字个数总和，即为可用的冗余存储字RE_WORD 440的数量总和。

在图6的判断是否符合修复条件604阶段，被测试的存储器芯片经判断为不符合修复条件时，将被标记为“丢弃器件”，不再进入下一生产环节；被测试的存储器芯片经判断为符合修复条件时，将进入图6中的修复向量生成605阶段，在该阶段，自动化测试与修复设备将根据被测存储器芯片的存储单元的故障分布情况、可编程行译码器和可编程列译码器的译码故障情况、ECC电路的故障情况、可用修复资源的分布情况，自动确定修复方案并生成用于后续CAM与ROM编程606步骤的修复向量。生成的修复向量中包含用于图1中修复控制器101进行修复编程时所需的故障修复电路编程地址REP_ADDR和故障修复电路编程数据REP_DATA，其中REP_DATA由两部分组成，在进行修复编程时被拆分成图1中的CAM_PROG_DATA和ROM_PROG_DATA。

以存储器中常见的三类故障，即字故障、行故障及列故障为例，对本示例实施例涉及的故障修复方式及修复向量的生成加以说明。

字故障。字故障是指，主存储器中的某一存储字中，如图5所示的数据部分502和ECC校验码部分503中存在的故障单元数量大于主存储器中ECC电路纠错能力极限的故障存储单元数量，使得该存储字无法有效且可靠地存储数据，且对应该存储字的行译码逻辑和列译码逻辑均无故障时的故障类型，对于字故障有两种修复方式，“整字替换”和“位替换”。例如在本示例实施例中，假设主存储器中，如图4所示的主存储器存储阵列中，对应某一主存储器访问地址MEM_ADDR<1>的存储字为子存储阵列块<j>420中的WORD<j3>430d存在字故障，可编程行译码器对应的译码路径为WL<3>。用“整字替换”法对故障字进行修复时，自动化测试与修复设备将根据冗余资源分析的分析结果，在该故障字所在的子存储阵列块<j>420中，选取符合修复条件的冗余存储字对故障字进行替换，比如选择RE_WORD<j1>440b替换WORD<j3>430d。采用“位替换”法对故障存储字进行修复时，自动化测试与修复设备将根据冗余资源分析的分析结果，在故障字中，用如图5所示的冗余单元部分504包含的可用冗余存储单元替换数据部分502和ECC校验码部分503中的故障单元，以使得修复后的故障字中包含的错误位数量在ECC电路的检错与纠错能力范围之内。

行故障。行故障是指，由于主存储器中的可编程行译码器的默认译码路径存在译码故障而引起的存储器存储功能异常，其表现为，对应于某些特定主存储器访问地址的行译码路径存在缺陷，使得这些译码路径对应的字线WL无法正常开启，主存储器存储阵列中有这些字线WL控制的存储字均无法有效且可靠地存储数据。比如，若图1中的可编程行译码器的所有默认译码在路径中，对应字线WL<3>的默认译码路径存在译码故障，则在图6所示的故障及冗余资源分析602步骤中得到的分析结果中，将表现为图4中由WL<3>控制的普通存储字WORD<03>、WORD<13>、……、WORD<j3>将表现为都存在存储故障。

对此，在图4所示修复向量生成605阶段，自动化测试与修复设备将会对可编程行译码器的冗余译码资源进行筛选，以选择合适的备用译码路径对有故障的默认译码路径进行替换。行译码故障有两种修复方式，一种称为“整行替换”，另一种称为“逐字替换”。

自动化测试与修复设备在选择备用译码路径时，首先将根据冗余资源分析的分析结果，在行译码器中，排除存在译码故障的备用译码路径后，在剩下的译码路径中寻找是否存在某一备用译码路径所控制的冗余存储字RE_WORD均为可用存储字的备用译码路径，若有，则优先选取该备用译码路径来修复该行故障，例如，图4中的冗余存储字RE_WORD<01>、RE_WORD<11>、……、RE_WORD<j1>都是可用的存储字，则可将控制这些冗余存储字的位线WL<RE-1>所对应的冗余译码逻辑替换对应故障字线WL<3>对应的默认译码路径，以修复该行故障。这种修复方式称为“整行替换”，这种修复方式的在图6所示的CAM与ROM编程606阶段将只占用一个修复配置数据存储空间。

若不存在冗余资源可以用于实现整行替换，则可采用逐一替换的方式，将行冗余故障涵盖的所有普通存储字WORD用分散的可用冗余存储字RE_WORD来替换，比如对于前述的行故障示例，如图4所示，可用子存储阵列块<0>中的RE_WORD<00>替换WORD<03>，可用子存储阵列块<1>中的RE_WORD<1k>替换WORD<13>，……，可用子存储阵列块<j>中的RE_WORD<j1>替换WORD<j3>，这种修复方式称“逐字替换”，需要注意的是对一个行故障的“逐字替换”修复可以有多种不同的组合方式，目的旨在于修复因行故障引起的多个存储字无法正常存储数据的情况。与前述的“整行替换”相比，“逐字替换”修复行故障将占用更多的修复配置数据存储空间，以本示例实施例介绍的主存储器为例，采用“逐字替换”法修复行故障，每个行故障的修复将占用j个修复配置数据存储空间。

列故障。列故障是指由可编程列译码器译码逻辑故障或图4中子阵列电路402中灵敏放大器组故障引起的，存储阵列中某些列的存储单元均存在存储功能异常的故障。其具体表现为在图4的某个子阵列电路402中，所有普通存储字WORD和冗余存储字中在相同的存储单元位置出现存储功能异常，这些故障的存储单元可以是图5中数据部分502、ECC校验码部分503中的任意存储单元。同样的，对列故障的修复也有两种方式，即“整列替换”和“逐位替换”。与行故障的修复类似，在进行列故障修复时，自动化测试与修复设备将根据冗余资源分析的分析结果，优先选择可实现“整列替换”的备用列译码路径，用当前故障列包含的各个普通存储字WORD和冗余存储字RE_WORD内部的，如图5所示的冗余单元部分504包含的冗余存储单元替换数据部分502和ECC校验码部分503中的故障单元，实现故障列的修复。若当前故障列所在的子阵列电路402中的冗余资源不满足“整列替换”的修复需求时，采用“逐位替换”进行修复。

对于字故障修复，除了前述的对故障存储字采用“整字替换”和“位替换”对故障字作逐一修复外，还可以将多个符合特定条件的故障存储字作近似等效，采用行故障的“整行替换”法或列故障的“整列替换”法以批量修复，从而节约修复配置数据存储空间。对于多个字故障的行故障近似，需满足以下条件：①在行译码器中，存在某一备用译码路径所控制的冗余存储字RE_WORD均为可用存储字，且该备用译码路径无故障；②需要被批量修复的故障存储字应由行译码器的某一译码路径统一控制，且需要被批量修复的故障字的数量与一条行译码路径控制的存储字总数的比例应达到一定限度(比如至少达到60％)。对于多个字故障的列故障近似，需满足以下条件：①需要被批量修复的故障存储字均处在图4所示的同一个子存储阵列块中，且在列译码器中，存在某一备用译码路径所控制的冗余存储单元(图5所示的冗余单元部分504中包含的存储单元)均为可用存储单元，且该备用译码路径无故障；②需要被批量修复的故障字的数量与一个子存储阵列块中包含的普通存储字总数的比例应达到一定限度(比如至少达到60％)；③需要被批量修复的故障字均可通过替换故障字中同一个位置的存储单元而得到修复。

对应上述故障的修复方式，在图6中的修复向量生成605阶段，将生成三种类型的存储器故障修复向量，即整行替换修复向量、整列替换修复向量和字位替换修复向量。每个故障修复向量均包含四部分数据：第一部分数据用于指示该故障修复向量在图一中CAM102和ROM 103中存储的位置；第二部分是用于指示故障修复方式的类型；第三部分用于指示该故障修复向量欲修复的故障地址；第四部分包含用于配置可编程行译码器和可编程列译码器的编程数据。故障修复向量的第一部分即为图1中的故障修复电路编程地址REP_ADDR；故障修复向量的第二部分和第三部分作为CAM_PROG_DATA，第四部分作为ROM_PROG_DATA，共同构成图1中的故障修复电路编程数据REP_DATA。前述故障修复方式中：行故障的整行替换修复和字故障的行故障近似修复，将生成整行替换修复向量，修复向量的第二部分指示修复方式为整行替换，修复向量的第三部分为与行译码相关的故障地址字段(故障地址中与行译码不相关的字段可以缺省也可保留)；列故障的整列替换修复和字故障的列故障近似修复，将生成整列替换修复向量，修复向量的第二部分指示修复方式为整列替换，修复向量的第三部分为与列译码相关的故障地址字段(故障地址中与列译码不相关的字段可以缺省也可保留)；行故障的逐字替换修复、列故障的逐位替换修复、字故障的整字替换修复和位替换修复，将生成字位替换修复向量，修复向量的第二部分指示修复方式为字位替换，修复向量的第三部分为故障存储字的访问地址。

自动化测试与修复设备参照上述存储故障的修复方式，按照特定的故障修复及冗余资源分配优先级完成修复方案的确定，并生成相应的修复向量后，将执行图6中的CAM与ROM编程606步骤。在该步骤中自动化测试与修复设备在图1所示修复控制器命令端口REP_CMD上输入修复编程指令，将上一步骤生成的修复向量逐一写入到CAM 102和ROM 103中对应的存储字中。在执行修复向量写入时，修复控制器101输出的ROM地址选择信号ROM_ADDR_SEL控制MUX 107，将MUX 107的输入信号ROM_ADDR_1赋给输出信号ROM_ADDR，即ROM 103在执行编程时，将ROM_ADDR_1作为其编程访问地址。修复控制器101从其输入端口接收由自动化测试与修复设备传来的修复电路编程地址REP_ADDR和修复电路编程数据REP_DATA；REP_ADDR将同时赋给CAM编程地址CAM_PROG_ADDR和ROM编程地址ROM_ADDR_1，供CAM 102和ROM103的编程时使用；REP_DATA被拆分成CAM编程数据CAM_PROG_DATA和ROM编程数据ROM_PROG_DATA两部分，供CAM 102和ROM 103的编程时使用。随后，修复控制器在CAM指令信号线CAM_CMD和ROM指令信号线ROM_CMD上分别输入CAM编程指令和ROM编程指令，将故障类型和故障地址写入到CAM 102中，将可编程译码器配置数据写入ROM 103中。在完成对所有修复向量的写入后，自动化测试与修复设备将根据对当前芯片的测试结果给修复控制器101传输是否使能ECC电路的指令，如果测试结果表明ECC电路109无故障，修复控制器101将收到使能ECC电路的指令，并将ECC_EN置为有效状态，即开启ECC电路109；反之，则将ECC_EN置为无效状态，即关闭ECC电路109。最后，自动化测试与修复设备对修复控制器101施加固化修复配置指令，修复控制器将执行封闭其所有对外端口及固化其对内控制信号的操作，这些操作包括将CAM_CMD置为内容查找指令，将ROM_CMD数据读取指令，将MUX 107的数据输入端切换到ROM_ADDR_2，将ECC_EN固定到前述的使能状态等。

在完成对修复电路的编程之后，自动化测试与修复设备将对修复后的存储器芯片执行图6中的修复后测试607步骤，这次测试仅测试存储器阵列的修复是否成功。在该步骤中，自动化测试与修复设备在MEM_CMD端口输入修复后测试指令，并在MEM_TEST端口输入测试激励，同时收集端口MEM_TEST_RESP输出的测试响应。

在图6中的判断修复是否成功608阶段，自动化测试与修复设备将上一步骤收集到的测试响应作故障分析，若分析结果表明主存储器的所有访问地址均无存储故障，则可判定对当前存储器芯片的故障修复是成功的；否则，则说明对当前存储器芯片的故障修复是失败的。对于修复成功的芯片，将被标识为“保留器件”，可以进入下一生产环节；对于修复失败的芯片，将被标识为“丢弃器件”，不再进入下一生产环节。

Claims (13)

1.一种存储器装置，包括：

主存储器存储阵列，用于存储主存储器用户数据；

可编程行译码器和可编程列译码器，用于实现对主存储器访问地址的译码；

内容可寻址存储器(CAM)，其用于存储主存储器存储单元阵列的故障信息，包括主存储器的故障地址和故障类型；

只读存储器(ROM)，其用于存储可编程行译码器和可编程列译码器的配置数据；

ECC(错误检查与纠正)电路，其用于实现对主存储器存储的数据做差错控制，对数据错误进行修正，以提高主存储器的容错能力，同时提高主存储器存储故障的修复率；

修复控制器，其用于在测试模式时实现对CAM、ROM的故障测试，以及，在编程模式时完成对CAM和ROM的编程；

主存储器控制逻辑，其用于在测试模式时完成对、ECC电路、可编程行译码器、可编程列译码器及主存储器存储阵列的故障测试，以及，在默认模式下控制主存储器电路，以实现对主存储器阵列的读写。

2.根据权利要求1所述的存储器装置，其中，所述可编程行译码器和可编程列译码器的译码逻辑可重复编程配置，有两种工作状态：

当其工作在默认状态时，译码路径为默认译码路径；

当其工作在重配置状态时，译码路径根据译码器配置信号，可选择多种不同的备用译码路径作为译码结果。

3.根据权利要求1所述的存储器装置，其中，所述内容可寻址存储器(CAM)的存储字中包含两个字段，分别用于存储主存储器的故障访问地址和对应该故障访问地址的主存储器存储字故障类型，CAM作数据比对时，根据当前存储字中存储的故障类型，选择不同的内容匹配规则，将用户请求的主存储器访问地址与CAM中存储的故障访问地址进行匹配。

4.根据权利要求1所述的存储器装置，其中，所述主存储器存储阵列中包含若干个子存储阵列电路和一个阵列控制逻辑；

主存储器存储阵列中每个子存储阵列电路对应一段特定的主存储器访问地址范围；

子存储阵列电路的工作状态由阵列控制逻辑控制根据主存储器访问地址及主存储器控制逻辑输出的控制信号进行控制。

5.根据权利要求4所述的子存储器电路，其中，每个子存储阵列电路包含由若干基本存储单元构成的子存储阵列块和用于该子存储阵列块读写操作的灵敏放大器组。

6.根据权利要求5所述的子存储阵列块，其中，每个子存储阵列块包含若干个由基本存储单元构成的主存储器存储字；主存储器存储字被划分成两部分，包括：

由可编程行译码器的默认译码路径激活的普通存储字；以及

由可编程行译码器的备用译码路径激活的冗余存储字，用于替换有故障的普通存储字。

7.根据权利要求6所述的主存储器存储字，其中，主存储器存储字的基本存储单元被划分成三部分，包括：

由可编程列译码器的默认译码路径读取的数据部分，用于存储用户数据；以及

由可编程列译码器的默认译码路径读取的ECC校验码部分，用于存储ECC电路根据用户数据生成的差错控制码；以及

由可编程列译码器的备用译码路径读取的冗余单元部分，用于当数据部分或ECC校验码部分中存在故障单元时替换故障单元。

8.根据权利要求1所述的存储器装置，其中，所述CAM，ROM，可编程行译码器，可编程列译码器，以及修复控制器共同构成所述存储器装置的故障修复电路。

9.根据权利要求8所述的故障修复电路，其故障修复方法，包括：

将用户请求的主存储器访问地址与CAM中存储的主存储器故障访问地址做匹配；

若CAM匹配成功，CAM输出当前请求的主存储器故障访问地址在CAM中的存储地址；

ROM将CAM输出的地址作为ROM的访问地址，读取出对应当前主存储器故障访问地址的可编程行译码器与可编程列译码器的配置数据；

可编程行译码器和可编程列译码器根据ROM输出的配置数据将译码路径切换到设定的冗余译码路径，以激活主存储器存储阵列中的冗余存储字，或访问主存储器存储字中的冗余单元部分，用冗余存储资源替换故障存储资源，从而修复存储故障。

10.一种主存储器字故障修复方法，包括：

整字替换法，将某个普通存储字用冗余存储字替换；

位替换法，用主存储器存储字中的冗余单元部分中的存储单元替换该主存储器存储字中数据部分或ECC校验码部分的故障存储单元。

11.一种主存储器行故障修复方法，包括：

整行替换法，将受某一故障的默认行译码路径控制的所有普通存储字用受某一备用行译码路径控制的所有冗余存储字作整体替换；

逐字替换法，将受某一故障的默认行译码路径控制的所有普通存储字用多个受不完全相同的备用行译码路径控制的冗余存储字逐一替换。

12.一种主存储器列故障修复方法，包括：

整列替换法，将一块子存储器电路中，受某一故障的默认列译码路径访问的所有主存储器存储字中的某个固定位置的故障存储单元，用该子存储阵列电路中，由某一备用列译码路径访问的所有主存储器存储字中特定位置的冗余存储单元作整体替换；

逐位替换法，将一块子存储器电路中，受某一故障的默认列译码路径访问的所有主存储器存储字中的某个固定位置的故障存储单元，用该子存储阵列电路中，多个不完全相同的备用列译码路径，逐一用这些故障的主存储器存储字中的冗余存储单元对其所属的主存储器存储字中的故障存储作替换。

13.一种存储器装置的故障侧试及修复流程，包括：

存储器测试，对存储器装置进行详尽功能测试和故障测试；

故障及冗余资源分析，对存储器测试的测试响应作分析，确定存储器装置中各个电路部分的故障情况、存储阵列中故障单元的分布情况以及修复电路中可用冗余修复资源的分布情况；

修复条件判断，判断被测试的存储器装置是否需要执行故障修复，是否满足故障修复的条件；

修复向量生成，根据被测试存储器装置的故障及冗余修复资源的分析结果，制定与之匹配的故障修复方案，并生成相应的用于配置故障修复电路的故障修复向量；

CAM与ROM编程，将故障修复向量写入到CAM与ROM中，完成对故障修复电路的编程；

修复后测试，对完成故障修复电路编程的被测存储器装置再次执行作必要测试和分析，以验证故障修复是否成功。

Images