CN101329918A - 存储器内建自修复系统及自修复方法 - Google Patents

Abstract

本发明提供一种存储器内建自修复系统，包括内建自测试电路、内建自诊断电路、内建自修复电路和冗余行/列；其特征在于，所述内建自修复电路包括字修复电路，所述字修复电路含有冗余内容可寻址存储器，所述冗余内容可寻址存储器专用于修复主存储器的单元故障；所述冗余行/列专用于修复主存储器的译码故障。本发明还提供了相应的内建自修复方法。本发明的优势包括：细化了冗余资源的粒度，提高了存储器冗余资源的利用率；通过避免访问存在缺陷的故障单元，提高存储器修复后的可靠性；并且故障诊断和冗余分配算法简单易实现；充分利用冗余资源，具有更好的修复效果。

Description

存储器内建自修复系统及自修复方法

技术领域

本发明涉及半导体存储器的技术领域，具体地说，本发明涉及一种存储器内建自修复系统及自修复方法。

背景技术

业界在对半导体存储器进行修复时，通常使用外部设备进行冗余分析，然后通过使用外部激光设备修改存储器熔丝盒的设置，实现存储器修复。但使用外部设备对存储器进行故障诊断和冗余资源分析带来较大的开销。为了减少对外部仪器的依赖，降低存储器成本，国际上已提出了使用内建冗余分析(Build-In Redundancy Analysis，BIRA)和内建自修复(Build-InSelf-Repair，BISR)等技术来替代外部设备对存储器进行修复。通过使用存储器内建自测试(Build-In Self-Test，BIST)、内建冗余分析和内建自修复等技术，存储器可以在其生命周期内任何时间进行测试与修复，不仅降低了测试的开销，而且提高了存储器的生命周期和可靠性。

目前国内外研究提出了很多针对CMOS工艺下高缺陷密度存储器的修复方法。其中存储器内建自修复技术由于其特有的灵活性，已经逐渐成为保证存储器成品率(提高约2％～10％)和产品上市时间的事实标准。目前业界存储器内建自修复方法主要有以下几种方式。

方式之一是使用熔丝盒来存储故障地址的字修复方法。由于使用熔丝存储故障地址使得该存储器只能使用硬修复方法且修复成本和面积开销均较大。

方式之二是对冗余列进行分段的软修复方法。该方法通过对冗余列分段细化了冗余资源粒度，在很大程度上提高了修复率。但该方法需要较多的冗余列才能达到较好的修复率，因此硬件开销较大。

方式之三是冗余行和冗余列结合的二维冗余修复方法，并对行和列进行分段。二维冗余使得冗余资源更加丰富，修复效率和灵活性都大大提高，但同时也增大了冗余分析算法的复杂度，因为用冗余行和列去覆盖二维存储器上所有的故障是一个NP问题，可以通过使用贪心的策略去求较优解来降低其复杂度，为了可以得到更好的修复率一般都采用二维的冗余分配算法。

方式之四是字修复方法，即使用存储器同类型的冗余字作为冗余单元替换故障字。该方法的修复效率很高，但是不能直接修复译码逻辑缺陷引起的故障，且冗余字由生产厂商提供，因此其数目不可随意变更，使得修复效果受限于存储器类型与生产厂商的工艺。由于只有一种冗余资源，因此只需一维的冗余分配算法。但由于受到冗余资源类型的限制，同样不能很好地修复译码逻辑故障。

还有一种方法是方法三和方法四的结合，该方法具有很高的修复率。但冗余资源的布局布线所带来的面积开销较大；而且因为冗余资源多，包括冗余行、冗余列和冗余字，且冗余行和冗余列也和冗余字一样可以用来修复单元故障，因此造成分配算法实现复杂，是一个二维的冗余分配算法，但是比只有冗余行和冗余列的分配算法还要复杂。并且该方法的冗余字由厂商提供，与sram设计在一起，在寻址时需要额外的面积与时间的开销。

另一方面，在正常功能模式下，使用上述这些方法修复后的存储器会并行访问冗余单元和主存储器。当访问一个存在故障的字时，修复逻辑会匹配故障地址并对冗余资源中的数据进行操作，但是同时也会对主存储器中相应的字线和位线进行操作，由此引起故障单元上的电荷积累，引发故障字周边单元发生故障，从而降低了存储器的可靠性。

发明内容

本发明的主要目的是提高存储器冗余资源的利用率，达到更好的修复效果，降低测试与修复所带来的面积开销，并保证存储器修复后的可靠性。

为实现上述发明目的，本发明提供的存储器内建自修复系统，包括内建自测试电路、内建自诊断电路、内建自修复电路和冗余行/列；其特征在于，所述内建自修复电路包括字修复电路，所述字修复电路含有冗余内容可寻址存储器，所述冗余内容可寻址存储器专用于修复主存储器的单元故障；所述冗余行/列专用于修复主存储器的译码故障。

上述技术方案中，所述内建自修复电路还包括译码逻辑输出端控制电路、行修复电路和列修复电路。

上述技术方案中，所述内建自诊断电路用于故障诊断，判断出故障类型是单元故障还是译码故障。

上述技术方案中，所述译码逻辑输出端控制电路用于在发生单元故障时，阻断对相应存储单元的访问。

上述技术方案中，所述冗余内容可寻址存储器的每一项存储单元包括有效标记位、使用标记位、故障字地址位段和用于替换故障字的数据位段。

本发明的另一目的是简化故障故障诊断和冗余分配的算法。由于其特殊的冗余结构，使得冗余资源的分配方式单一，从而使得故障诊断和冗余分配算法简单易实现。

为实现上述发明目的，本发明提供的存储器内建自修复方法包括如下步骤：

1)启动内建自测试电路，对主存储器进行故障检测；

2)内建自诊断电路进行故障诊断，判断出故障类型是单元故障还是译码故障；

3)当故障类型为单元故障时，内建自修复电路使用冗余内容可寻址存储器对所述故障进行修复；当故障类型为译码故障时，内建自修复电路使用冗余行/列对所述故障进行修复。

上述技术方案中，所述步骤1)中，所述内建自测试电路逐字地检测故障；

所述步骤2)中，如果当前所检测出的故障字的所有位都存在故障，则诊断为译码逻辑缺陷引起的一个行故障；否则将当前的故障信息存入故障位图。

上述技术方案中，所述步骤2)中，如果故障位图已满或主存储器的故障检测已完毕时，对所述故障位图进行分析并进行冗余分配。

上述技术方案中，所述步骤2)中，对所述故障位图进行分析并进行冗余分配包括：如果故障位图中某列全部存在故障，则诊断为逻辑译码缺陷引起的列故障，并对为所述列故障分配冗余列；故障位图中除了所述列故障外的其它故障均诊断为单元故障，并为所述单元故障分配冗余内容可寻址存储器的存储单元。

上述技术方案中，所述步骤3)中，当故障类型为单元故障时，阻断外界对主存储器中相应存储单元的访问。

本方明与现有技术相比，能够达到以下有益技术效果：

1、利用本发明，细化了冗余资源的粒度，提高了存储器冗余资源的利用率。

2、通过避免访问存在缺陷的故障单元，提高存储器修复后的可靠性。

3、故障诊断和冗余分配算法简单易实现。

4、充分利用冗余资源，具有更好的修复效果。

附图说明

以下，结合附图来详细说明本发明的实施例，其中：

图1一个简单的SRAM模型；其中图1(a)是一个32*4bits的SRAM的简单例子，带有一个冗余行和一个冗余列，该图中E0和E1表示单元故障；图1(b)是一个用于字修复的CAM存储结构的简单例子；

图2现有技术与本发明一个实施例的存储器译码逻辑输出端的对比示意图；图2(a)是现有技术的译码逻辑输出端；图2(b)是本发明一个实施例的译码逻辑输出端；

图3局部故障位图；

图4本发明提出的BISR方法的结构框架；

图5存储器内建自修复电路的结构；该图中符号的意义如下：

VF：有效标记位；‘0’表示无效，‘1’表示有效。

UF：使用标记位；‘0’表示未使用，‘1’表示已使用。

row_hit：行修复命中信号；‘0’表示未命中，‘1’表示命中。

col_hit：列修复命中信号；‘0’表示未命中，‘1’表示命中。

word_hit：字修复命中信号；‘0’表示未命中，‘1’表示命中。

enable：主存储器访问控制信号；‘0’表示不允许，‘1’表示允许。

具体实施方式

下面结合附图和具体实施例对本发明做进一步地描述。

根据本发明的一个优选实施例，存储器内建自修复系统的冗余资源包括：冗余行、冗余列和冗余内容可寻址存储器(Content Address Memory，缩写为CAM)。图1(a)所示为一个SRAM的简单例子，该SRAM带有厂家提供的一个冗余行和一个冗余列。图1(b)是冗余CAM的示意图，冗余CAM在本发明中用于字修复，它由CAM存储单元构成，每一项存储单元包括有效标记位、使用标记位、故障字地址位段和用于替换故障字的数据位段。

如图4所示，本实施例的内建自修复系统整体结构包括存储器内建自测试(BIST)模块，内建冗余分析(BIRA)模块，存储器测试控制逻辑(wrapper)以及内建自修复(BISR)模块。其中，Wrapper控制对存储器的访问，在测试-修复模式下，选择BIST模块对存储器的访问；在正常功能模式下，则选择系统信号对存储器的访问，且根据BIST模块提供的修复信息来选择是对主存储器阵列还是对冗余存储器单元或CAM中的冗余字进行读写操作。BIST电路对存储器阵列进行测试，当检测到故障时，BIST给BIRA发送电测到故障的信号ERR，且同时发送故障表症FS，并暂停BIST；当BISR结束时向BIRA发送DONE信号。当BIRA模块接收到ERR信号时，对FS进行分析，并判断故障位图是否已满，若未满则填写位图；若已满则对故障位图进行故障诊断和冗余分配，并把分配信息发送给BISR模块进行修复。当故障分析完成以后，BIRA通过给BIST发送CNT信号重新启动暂停的BIST。当BIRA接收到DONE信号时，对故障位图进行分析并进行冗余分配；当分配完成后向系统发送测试修复结束信号FINISH。BISR模块则包含了行/列修复逻辑和使用CAM的字修复逻辑，根据BIRA发送过来的冗余分配信息对故障进行修复。

需要注意的是，以上内建自修复系统的结构仅仅是一个示例，本发明的系统结构并不限于此。

本实施例中，所述内建自修复模块包括译码逻辑输出端控制电路，行修复电路，列修复电路和字修复电路。

如图5所示，(d)部分为译码逻辑输出端控制电路的结构。当故障存储器被修复以后，则在访问故障存储单元时，修复电路会对访问地址进行重映射，从而访问存储在冗余单元中的数据。同时译码逻辑输出端的控制电路将阻止对存在缺陷的物理单元的访问。阻止对故障单元的访问，可以保证存储器修复后的可靠性并提高其生命周期。在以往的修复方案中，在修复后会同时访问存储器单元和冗余单元，最后选择正确的数据进行输出。但是因此也就存在对故障单元的访问，那么故障单元的晶体管上电荷聚集过多会导致存储器其它正常单元的失效。现有技术中，存储器译码逻辑的输出端如图2(a)所示，是两个反相器。本实施例中把其中一个反相器修改为反相三态门，如图2(b)所示，从而通过该三态门的使能信号enable控制是否允许访问存储器物理单元，避免访问已经被替换的存在物理缺陷的单元。

如图5所示，(a)部分为行修复电路的结构，主要由比较器、信号产生器和CAM存储单元组成。其中CAM存储单元包含了一位有效标记位VF，一位使用标记位UF以及一个地址段。若冗余行存在故障，有效标记位则会被BIRA模块生成的信号置为‘0’，否则保持逻辑‘1’不变。使用标记位表示相对应的冗余单元是否已经被使用，若为‘1’则表示已使用。地址段用来存放发生地址译码故障的行地址。在正常功能模式下访问存储器时，若有效标记位为‘1’且使用标记位也为‘1’时，BI SR模块会把访问地址与存储在CAM中故障行的地址进行比较，若两者相同，则把访问地址映射到冗余行，并且使得row_hit命中信号为‘1’，导致enable信号为‘0’，使得反相传输门输出高阻从而阻止对有故障的行进行访问。

如图5所示，(b)部分为列修复电路的结构，其主要构成以及CAM存储器单元存储的信息和行修复电路结构相类似，其区别仅在于地址段存储的内容不同，列修复电路结构中CAM的地址段存储的是地址译码故障的列地址。在正常功能模式下访问存储器时，若有效标记位为‘1’且使用标记位也为‘1’时，BISR模块会把访问地址与存储在CAM中故障行的地址进行比较，若两者相同，则把访问地址映射到冗余列，并且使得col_hit命中信号为‘1’，导致enable信号为‘0’，使得反相传输门输出高阻从而阻止对有故障的行进行访问。

如图5所示，(c)部分为字修复电路的结构。它主要由CAM存储单元(在本发明中又被称为冗余CAM)，比较器和信号产生器组成。每个CAM存储单元包括一位有效标记位VF，一位使用标记位UF，故障字地址段和数据段四个部分，如图1(b)所示。存储单元的数目可以由设计者根据缺陷密度和修复率计算得到。字修复电路中有效标记位的作用与行/列修复逻辑中有效标记位的作用相同。在测试主存储器之前，BIST先测试CAM存储单元，如果某CAM存储单元有故障，则标记相应的有效标记位。故障字地址段用来存放故障字地址。数据段用来存储故障字的数据，在正常功能模式下可以对其进行读或者写的操作。在修复模式下，由BIRA模块生成故障地址和修复使能信号。

在功能模式下，比较器将系统总线上的地址与存储在CAM中的故障地址进行比较。如果两个地址是匹配的，那么信号生成器会生成一个为‘1’的使能信号word_hit，导致反相传输门的使能信号enable为‘0’，使得输出拉为高阻，从而防止对故障单元进行访问而引起周边单元发生故障；同时读/写相应CAM中的数据段。由于对CAM进行读写操作的时间要小于从主存储器中进行相同操作的时间，对冗余行或者列的操作和对主存器进行读写操作的时间相同，因此本发明提出的修复方法不会影响存储器的性能，在0.18μm标准CMOS工艺库下，其时延不到0.1ns。

本发明还提供了一种内建自修复方法。下面结合另一实施例对本发明提供的内建自修复方法进行详细描述。

在本实施例中，冗余行和冗余列只用于修复译码逻辑缺陷引起的行/列故障，冗余CAM用于修复有故障的存储单元，因此故障诊断和冗余分配算法相对简单易行。本发明提出的故障诊断算法只需区分地址译码故障和存储单元的故障即可。一旦故障诊断完成，即可进行冗余分配。若是地址译码故障，则用冗余行或冗余列修复；若是存储单元的故障，则使用冗余CAM进行修复。

本实施例的内建自修复方法包括如下步骤：

步骤1：上电；

步骤2：测试冗余资源和CAM；如果相应的冗余资源或CAM存在故障，则把故障信息传给BIRA模块，由BIRA模块生成标记信号对有故障的冗余资源或CAM进行标记。

步骤3：启动BIST，对主存储器进行故障检测。

在检测的时候，首先给出要检测的单元的地址，然后给该地址写数据，随后对该地址进行读操作并将其与正确值进行比较，判断是否存在故障，当检测到一个故障时，暂停BIST，进入步骤4，如果测试结束则进入步骤6；

步骤4：判断该故障是否已修复，如果已修复，则进入步骤3，否则进入步骤5。

步骤5：将当前故障的地址提供给BIRA，把故障信号ERR和故障表征FS(Fault Syndrome，FS)传递给BIRA并写入故障位图。BIRA模块进行故障诊断和冗余分配。若BIRA模块分析结束且内建自测试模块(BIST)还未完成，BIRA模块会给BIST模块发送一个CNT信号重新启动BIST。当BIST完成时会给BIRA发送完成信号DONE，BIRA模块对故障位图进行最后一次分析和冗余分配。

本步骤中涉及到故障位图，图3是一个故障位图的简单例子，RA(RowAddress，RA，行地址)、CA(Column Address，CA，列地址)和BA(Bit Address，BA，位地址)分别用于存放行地址、列地址以及位地址，其中列地址和位地址共同定位译码逻辑造成的列故障；其中位图中‘1’表示存在故障，‘0’表示没有故障。例如，第0行、第3列的第2个比特有故障，第2行、第2列的第1个比特有故障。存储器在物理排布时，往往使用位交错技术(bit-interleaving)，如果一个字所有位都发生故障，那么该字所在行则可以被诊断为行译码故障；同理，故障位图中如果某列全为一，则诊断该列对应的位线存在一个列地址译码故障。

BIRA模块的故障分析(故障诊断)和冗余分配方法如下：

如果当前故障字的所有位都有故障，则是诊断为译码逻辑缺陷引起的一个行故障，并对其分配冗余行进行修复，行修复的过程是：从行修复逻辑中找出一个有效的、未使用的存储项，也即VF为‘1’，UF为‘0’的存储项，并且把UF置为‘1’，把行地址存储到CAM的行地址段。然后进入步骤3。如果不是行故障且故障位图中有空间存储该故障信息时，把故障信息存储在故障位图中并进入步骤3。如果故障位图已满，则需要对其进行分析并进行冗余分配，如果故障位图中某列全为1，则可以通过列地址和位地址共同定位列逻辑译码缺陷引起的列故障，并对其分配冗余列，列修复的过程是：从列修复逻辑中找出一个有效的、未使用的存储项，也即VF为‘1’，UF为‘0’的存储项，并且把UF置为‘1’，把列地址存储到CAM的列地址段。其它所有故障用CAM的数据位段字进行修复，字修复的过程是：从字修复逻辑中找出一个有效的、未使用的存储项，也即VF为‘1’，UF为‘0’的存储项，并且把UF置为‘1’，把字地址存储到CAM的故障字地址段。当位图中的所有故障都已完成分析，进入步骤3。如果在资源分配的时候发现没有足够的冗余资源时，进入步骤6。

步骤6：当主存储器测试和冗余分配都完成后，BIRA模块会生成一个修复结束的信号FI NISH，把存储器从访问模式切换到正常功能模式。

在正常功能模式下，BISR模块用于地址重构。当访问存储器时，BISR模块会把访问地址和存储在CAM中的故障地址进行比较，如果两者匹配，那么就会从冗余资源中读取数据，并生成命中信号(row_hit，col_hit，word_hit)，通过命中信号控制使能信号enable阻止对主存储器的访问，从而避免对有故障的存储单元进行读写操作。

下面给出一个更加具体的实例，在该实例中，设定存储器的大小为32K×32比特，其物理行列排布为1024×1024。在本实施例中使用泊松分布模型，随机向存储器注入一定数目的字故障，即每个故障的位置是随机的，而故障分布则是采用泊松分布模型(这种故障注入与故障在SRAM中的实际分布情况比较接近)。注入的故障数最大为10，因此本施例中冗余CAM的行数为10。本实施例在0.18μm工艺下实现，其中CAM一个比特位的面积约为24μm²，SRAM一个比特位的大小约是6μm²，由此可见，一位比特CAM的面积大约是SRAM的4倍。

ESP(Essential Spare Pivoting)算法是一种非常有效的二维冗余分配算法。该方法介绍了如何有效地分配二维冗余资源来修复多个故障，其修复效率非常高，额外的面积开销也是可以接受的。这个算法的主要过程是：假设BIRA设定的阈值为2，当某行/列上的单元故障数大于等于2时，那么该行/列上的故障可以通过用冗余行/列直接替换的方法进行修复。

表1是ESP算法与本发明算法对1Mbit SRAM修复效率与面积开销的比较(100％单元故障)。参考表1，使用上述面积比例对ESP算法和本发明提出的方法在修复效率、面积开销等方面的评估比较。从表中可以看出，随着故障数目增多，本发明提出的算法在获得100％修复效率时，本发明提出方法的CAM结构和冗余资源的面积开销大约为ESP算法的1/4。

表1

表2是ESP算法与本发明算法对1Mbit SRAM修复效率与面积开销的比较(10％行故障，10％列故障，80％单元故障)。如果行故障、列故障和单元故障分别占总故障数的10％，10％和80％，得到如表2所示的实验结果。本发明提出的方法通过增加冗余行和冗余列的数目可以达到100％的修复率，尽管面积开销也随之增大，但CAM结构和冗余资源的总面积开销仍仅为ESP方法的1/3到2/5。当缺陷密度高达1％时，本方法使用的CAM面积将大大增加，由于CAM中的数据段只是用来数据的存储，因此可以设计单独的RAM来替代冗余CAM实现数据存储，由此该方法中BISR结构的面积开销就会显著减少，从而获得优化的修复性能。

表2

本发明提出使用CAM替换以往必须用冗余行/列来修复的故障字，用冗余行和冗余列修复由译码逻辑存在缺陷而引起的行/列故障。由于译码逻辑存在故障的概率要远远小于存储单元存在故障的概率，因此本发明可以通过冗余资源粒度的细化来提高修复效率，在同等故障率的前提下大大减少冗余行和冗余列的数目，降低冗余资源的开销。当存储器失效密度增大时，本实施例还可以使用SRAM来替换冗余CAM中的数据位段，以降低冗余资源的面积开销。

同时，本发明的单元故障由冗余CAM修复，行/列译码逻辑故障由冗余行/列进行修复，冗余分配单一、确定，只需要一维的冗余分配算法，使得冗余分配算法简单易实现。由于本发明的冗余分配算法的复杂度明显低于现有技术，因此可以大大减小在冗余分配算法上的面积和时间开销。

本发明在译码逻辑输出端设计的控制电路，用来控制对主存储器(如SRAM)单元的访问，避免对故障字所在的字线和位线的不必要选通，保证存储器的可靠性。

最后所应说明的是，以上仅用以说明本发明理论原理和技术方案而非限制。本领域的普通技术人员应当理解，对本发明的技术方案进行修改或者等同替换，都不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。

Claims (10)

1.一种存储器内建自修复系统，包括内建自修复电路和冗余行/列；所述内建自修复电路包括字修复电路，所述字修复电路含有冗余内容可寻址存储器，所述冗余内容可寻址存储器专用于修复主存储器的单元故障；所述冗余行/列专用于修复主存储器的译码故障。

2.根据权利要求1所述的存储器内建自修复系统，其特征在于，所述内建自修复电路还包括译码逻辑输出端控制电路、行修复电路和列修复电路。

3.根据权利要求1所述的存储器内建自修复系统，其特征在于，所述存储器内建自修复系统还包括内建自诊断电路；所述内建自诊断电路用于故障诊断，判断出故障类型是单元故障还是译码故障。

4.根据权利要求2所述的存储器内建自修复系统，其特征在于，所述译码逻辑输出端控制电路用于在发生单元故障时，阻断外界对相应存储单元的访问。

5.根据权利要求1所述的存储器内建自修复系统，其特征在于，所述冗余内容可寻址存储器的每一项存储单元包括有效标记位、使用标记位、故障字地址位段和用于替换故障字的数据位段。

6.基于权利要求1所述的存储器内建自修复系统的存储器内建自修复方法，包括如下步骤：

1)对主存储器进行故障诊断，判断出故障类型是单元故障还是译码故障；

2)当故障类型为单元故障时，内建自修复电路使用冗余内容可寻址存储器对所述故障进行修复；当故障类型为译码故障时，内建自修复电路使用冗余行/列对所述故障进行修复。

7.根据权利要求6所述的存储器内建自修复方法，其特征在于，

所述步骤1)包括：对主存储器进行故障检测，如果检测出一个字的所有位都存在故障，则诊断为译码逻辑缺陷引起的一个行故障；否则将当前的故障信息存入故障位图，根据故障位图判断出故障类型是单元故障还是译码故障。

8.根据权利要求7所述的存储器内建自修复方法，其特征在于，所述步骤1)中还包括：当故障位图已满或主存储器的故障检测已完毕时，对所述故障位图进行分析得出故障类型，并根据所述故障类型进行冗余分配。

9.根据权利要求8所述的存储器内建自修复方法，其特征在于，所述步骤1)中，对所述故障位图进行分析得出故障类型，并根据所述故障类型进行冗余分配的步骤如下：如果故障位图中某列全部存在故障，则诊断为逻辑译码缺陷引起的列故障，并对为所述列故障分配冗余列；故障位图中除了所述列故障外的其它故障均诊断为单元故障，并为所述单元故障分配冗余内容可寻址存储器的存储单元。

10.根据权利要求6所述的存储器内建自修复方法，其特征在于，所述步骤2)中，当故障被修复后，阻断外界对主存储器中发生故障的存储单元的访问。

Images