CN105550079A - 一种嵌入式存储器的多级冗余结构 - Google Patents

一种嵌入式存储器的多级冗余结构 Download PDF

Info

Publication number
CN105550079A
CN105550079A CN201610055554.0A CN201610055554A CN105550079A CN 105550079 A CN105550079 A CN 105550079A CN 201610055554 A CN201610055554 A CN 201610055554A CN 105550079 A CN105550079 A CN 105550079A
Authority
CN
China
Prior art keywords
mbist
storage array
address
normal
multilevel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610055554.0A
Other languages
English (en)
Inventor
杨超
徐彦峰
张伟
胡恩
胡凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 58 Research Institute
Original Assignee
CETC 58 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 58 Research Institute filed Critical CETC 58 Research Institute
Priority to CN201610055554.0A priority Critical patent/CN105550079A/zh
Publication of CN105550079A publication Critical patent/CN105550079A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2053—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
    • G06F11/2094—Redundant storage or storage space

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本发明涉及一种嵌入式存储器的多级冗余结构，包括：正常数据存储阵列，用于正常情况的数据存储；第一、二冗余存储阵列，用于替换正常数据存储阵列中的故障列；MBIST控制器，用于控制存储器的自检测行为；MBIST地址发生器，用于产生自检测状态下的存储器地址；MBIST数据发生器，用于产生自检测状态下的数据；MBIST校验模块，用于接收原始数据和读出数据，并判断存储器是否正常；MBIST响应模块，用于对自检测结果作出响应，如存储器出现异常，则改变存储器读写地址映射关系，否则保持不变。这种结构在65nm以下工艺下有利于提高嵌入式存储器自修复率，降低使用中嵌入式存储器失效风险，同时不会过多增加产品硬件开销。

Description

一种嵌入式存储器的多级冗余结构
技术领域
本发明涉及一种嵌入式存储器，尤其是一种可通过自检测功能替换异常单元的嵌入式存储器的多级冗余结构。
背景技术
目前，半导体存储器件集成度不断提高、容量逐渐变大，更加先进的制造技术显著减小了位单元所占的面积，使得相同的空间中可以存储更多的数据。但是，工艺偏差引起的半导体缺陷对位单元可靠性的影响逐渐增加。
这种工艺变化或半导体材料中的其他缺陷引起的位单元故障是随机的，严重影响嵌入式存储器的成品率。在存储器设计中，通常采用ECC纠错和各种替换故障存储单元的方法提高芯片的成品率。
现有技术中，一般嵌入式存储器的冗余结构由正常存储阵列、冗余存储阵列和相关的自检测控制电路组成，完成正常存储阵列自检测后，在发现正常存储阵列出现故障时，可用冗余存储阵列来替换故障的正常存储阵列划分单元。因此，冗余存储阵列只作为故障的正常存储阵列划分单元的替换单元，并不参与内建测试。这样，当冗余存储阵列替换存在故障的正常存储阵列划分单元时，不能确定替换的正常存储阵列划分单元是否存在故障。当正常存储阵列和替换的冗余存储阵列同时存在故障时，冗余替换操作就会毫无意义。另外，一般嵌入式存储器的冗余存储阵列只有1级，只能处理正常存储阵列中一个划分单元出现故障的情况，这样，当正常存储阵列中有两个故障划分单元时，存储器就失效了。
所以，希望能够提出一种多级冗余结构，在冗余替换操作之前对冗余存储阵列进行自检测，并将测试结果送到测试响应模块，且能进一步提高存储器的容错能力。
发明内容
本发明要解决的技术问题是克服现有的缺陷，提供一种嵌入式存储器的多级冗余结构，使其提高存储器的自检测能力，避免无效的冗余替换。
为了解决上述技术问题，本发明提供了如下的技术方案：
本发明一种嵌入式存储器的多级冗余结构，包括：正常数据存储阵列，用于正常情况下的数据存储；第一冗余存储阵列和第二冗余存储阵列，用于替换正常数据存储阵列中的故障列；MBIST控制器，用于控制存储器的自检测行为；MBIST地址发生器，用于产生自检测状态下的存储器地址；MBIST数据发生器，用于产生自检测状态下的数据；MBIST校验模块，用于接收原始数据和读出数据，并判断存储器是否正常；MBIST响应模块，用于对自检测结果作出响应；MBIST控制器控制自检测状态下MBIST地址发生器和MBIST数据发生器，MBIST控制器和MBIST地址发生器一起控制MBIST校验模块和MBIST响应模块的工作。
进一步地，多级冗余结构的级数为2。
进一步地，正常数据存储阵列包括n个存储列和m个划分单元，且m小于n。
进一步地，第一冗余存储阵列或第二冗余存储阵列等同于正常数据存储阵列中的一个划分单元，且第一冗余存储阵列或第二冗余存储阵列可用来替换正常数据存储阵列中的故障划分单元，故障划分单元的行号为不大于正常数据存储阵列划分单元个数的任一整数。
进一步地，MBIST控制器具有优先控制权，MBIST控制器由内部状态机产生控制信号来控制自检测状态下MBIST地址发生器和MBIST数据发生器。
进一步地，MBIST地址发生器由k个窄位宽计数器组合产生全位宽地址，k等于地址被划分的段数。
进一步地，MBIST数据发生器由MBIST控制器和MBIST地址发生器控制产生数据，且MBIST地址发生器的低位地址作为数据变化的状态机，MBIST控制器控制数据的产生、停止、取反。
进一步地，MBIST校验模块在MBIST控制器和MBIST地址发生器的控制下，对正常数据存储阵列、第一冗余存储阵列和第二冗余存储阵列进行检测，确定相应存储阵列是否异常，并将检测结果传递给MBIST响应模块。
进一步地，MBIST响应模块在MBIST控制器和MBIST地址发生器的控制下，根据MBIST校验模块的检测结果，决定是否进行冗余替换操作。
进一步地，冗余替换操作通过单向三选一选择器控制存储阵列的读写地址映射关系，使多级冗余结构具有正常模式和替换模式两种工作状态；冗余替换操作的替换模式包括1位替换模式和2位替换模式，且1位替换模式包括上移替换模式和下移替换模式。
本发明的有益效果：在嵌入式芯片上电阶段，对嵌入式存储器的正常数据存储阵列、第一、二冗余存储阵列进行自检测，并产生自检测结果，如果存储器出现异常，即当正常数据存储阵列有一个或者两个划分单元出现故障时，则改变存储器读写地址映射关系，否则保持不变；这种结构对正常数据存储阵列中出现故障的划分单元由冗余存储阵列替换，在65nm以下工艺情况下有利于提高嵌入式存储器的自修复率，降低使用中嵌入式存储器失效的风险，同时不会过多增加产品的硬件开销。
附图说明
图1为本发明一种嵌入式存储器的多级冗余结构示意图；
图2为本发明MBIST响应模块改变内部地址映射关系的方法示意图；
图3为本发明在正常模式下的数据路径示意图；
图4为本发明1位替换模式下的上移数据路径示意图；
图5为本发明1位替换模式下的下移数据路径示意图；
图6为本发明2位替换模式下的数据路径示意图。
具体实施方式
下面结合附图和实施例，对本发明的具体实施方式进行详细描述。
如图1所示，一种嵌入式存储器的多级冗余结构，是具有内建自检测和自修复功能的带有冗余结构的存储器，包括：正常数据存储阵列1，在正常模式下用于存储数据，包括n个存储列和m个划分单元，且m小于n，n、m均为一常数；第一冗余存储阵列2和第二冗余存储阵列3，第一冗余存储阵列2或第二冗余存储阵列3等同于正常数据存储阵列1中的一个划分单元，即冗余存储阵列共有2个划分单元，在替换模式下用于替换自检测中正常数据存储阵列1中出现故障的划分单元；MBIST控制器4，用于控制存储器的自检测行为，且MBIST控制器4具有优先控制权；MBIST地址发生器5，用于产生自检测状态下存储器地址，由多个窄位宽计数器组合产生的，k个窄位宽地址组合产生全位宽地址，可以提高地址计数器的工作频率，其中k等于地址被划分的段数，k为一常数；MBIST数据发生器6，用于产生自检测状态下的数据，由状态机实现；MBIST校验模块7，用于对正常数据存储阵列1、第一冗余存储阵列2和第二冗余存储阵列3进行检测，确定相应存储单元是否异常，并将检测结果传递给MBIST响应模块8；MBIST响应模块8，用于对MBIST校验模块7提供的自检测结果作出响应，当正常数据存储阵列1没有故障且第一冗余存储阵列2和第二冗余存储阵列3出现故障时，MBIST响应模块8不进行任何有效操作；当正常数据存储阵列1的r个划分单元出现故障且第一、二冗余存储阵列2、3至少r个划分单元没有故障时，MBIST响应模块8控制存储阵列进行冗余替换操作，且r等于1或2，确保存储器仍然可以正常工作，可以显著提高芯片的成品率；当正常数据存储阵列1的r个划分单元出现故障且第一、二冗余存储阵列2、3少于r个划分单元没有故障，或者正常数据存储阵列1超过两个划分单元出现故障时，反馈存储阵列失效信号，指示当前存储阵列不可用，且r等于1或2，避免无效的冗余替换。
如图2所示，提供了一种MBIST响应模块改变内部地址映射关系的方法。当MBIST响应模块8基于MBIST校验模块7的结果作出判断后，如果无需进行冗余替换操作，多级冗余结构处于正常模式，选择器选通路径1对应的信号，写控制、划分单元、读控制按照路径1进行传输，如果需要进行冗余替换操作，多级冗余结构处于替换模式，MBIST响应模块8就会改变存储阵列的地址映射关系，选择器选通路径2或路径3对应的信号，写控制和读控制按照路径2或路径3连接相邻的划分单元。具体来说：MBIST响应模块8控制三选一选择器的控制位，禁止默认的端口，选通其他端口，进而写控制和读控制重新连接到相邻的存储划分单元。通过这种将平行连接(路径1)转变成移位连接(路径2和路径3)的方法，就可以实现冗余替换操作。
冗余替换操作的替换模式包括1位替换模式和2位替换模式，且1位替换模式包括上移替换模式和下移替换模式。当正常数据存储阵列1只有一个划分单元出现故障，且第一冗余存储阵列2和第二冗余存储阵列3都没有故障时，替换模式为1位替换模式；当正常数据存储阵列1只有一个划分单元出现故障，且第一冗余存储阵列2没有故障，而第二冗余存储阵列3出现故障时，替换模式为1位替换模式中的上移替换模式；当正常数据存储阵列1只有一个划分单元出现故障，且第二冗余存储阵列3没有故障，而第一冗余存储阵列2出现故障时，替换模式为1位替换模式中的下移替换模式；当正常数据存储阵列1有两个划分单元出现故障，且第一冗余存储阵列2和第二冗余存储阵列3都没有故障时，替换模式为2位替换模式。
图3示出图2中路径1的连接关系，即当没有冗余替换操作时，写控制、划分单元、读控制保持这种默认的平行连接关系。
图4示出图2中部分写控制、划分单元、读控制转变为向上移位连接关系。具体来说：当倒数第2行划分单元出现故障时，从倒数第2行开始向上，写控制、划分单元、读控制转变为向上移位连接关系，而倒数第1行的写控制、划分单元、读控制仍然保持平行连接关系。出现故障的划分单元行号不限于2，其可为不大于m的任一整数。
图5示出图2中部分写控制、划分单元、读控制转变为向下移位连接关系。具体来说：当第2行划分单元出现故障时，从第2行开始向下，写控制、划分单元、读控制转变为向下移位连接关系，而第1行的写控制、划分单元、读控制仍然保持平行连接关系。出现故障的划分单元行号不限于2，其可为不大于m的任一整数。
图6示出图2中部分写控制、划分单元、读控制转变为向上或向下移位连接关系。具体来说：当中间一行划分单元的上一行和下一行出现故障时，从中间一行划分单元的上一行开始向上，写控制、划分单元、读控制转变为向上移位连接关系，从中间一行划分单元的下一行开始向下，写控制、划分单元、读控制转变为向下移位连接关系，而中间一行的写控制、划分单元、读控制仍然保持平行连接关系。出现故障的两个划分单元不限于中间一行相邻的划分单元，在两个划分单元行号不同的前提下，其可为不大于m的任一整数。
以上为本发明一种嵌入式存储器的多级冗余结构具体工作原理的详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所述技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (10)

1.一种嵌入式存储器的多级冗余结构，其特征在于，包括：正常数据存储阵列(1)，用于正常情况下的数据存储；第一冗余存储阵列(2)和第二冗余存储阵列(3)，用于替换正常数据存储阵列(1)中的故障列；MBIST控制器(4)，用于控制存储器的自检测行为；MBIST地址发生器(5)，用于产生自检测状态下的存储器地址；MBIST数据发生器(6)，用于产生自检测状态下的数据；MBIST校验模块(7)，用于接收原始数据和读出数据，并判断存储器是否正常；MBIST响应模块(8)，用于对自检测结果作出响应；MBIST控制器(4)控制自检测状态下MBIST地址发生器(5)和MBIST数据发生器(6)，MBIST控制器(4)和MBIST地址发生器(5)一起控制MBIST校验模块(7)和MBIST响应模块(8)的工作。
2.根据权利要求1所述的嵌入式存储器的多级冗余结构，其特征在于，所述多级冗余结构的级数为2。
3.根据权利要求1所述的嵌入式存储器的多级冗余结构，其特征在于，所述正常数据存储阵列(1)包括n个存储列和m个划分单元，且m小于n。
4.根据权利要求1所述的嵌入式存储器的多级冗余结构，其特征在于，所述第一冗余存储阵列(2)或第二冗余存储阵列(3)等同于正常数据存储阵列(1)中的一个划分单元，且第一冗余存储阵列(2)或第二冗余存储阵列(3)可用来替换正常数据存储阵列(1)中的故障划分单元，故障划分单元的行号为不大于正常数据存储阵列(1)划分单元个数的任一整数。
5.根据权利要求1所述的嵌入式存储器的多级冗余结构，其特征在于，所述MBIST控制器(4)具有优先控制权，MBIST控制器(4)由内部状态机产生控制信号来控制自检测状态下MBIST地址发生器(5)和MBIST数据发生器(6)。
6.根据权利要求1所述的嵌入式存储器的多级冗余结构，其特征在于，所述MBIST地址发生器(5)由k个窄位宽计数器组合产生全位宽地址，k等于地址被划分的段数。
7.根据权利要求1所述的嵌入式存储器的多级冗余结构，其特征在于，所述MBIST数据发生器(6)由MBIST控制器(4)和MBIST地址发生器(5)控制产生数据，且MBIST地址发生器(5)的低位地址作为数据变化的状态机，MBIST控制器(4)控制数据的产生、停止、取反。
8.根据权利要求1所述的嵌入式存储器的多级冗余结构，其特征在于，所述MBIST校验模块(7)在MBIST控制器(4)和MBIST地址发生器(5)的控制下，对正常数据存储阵列(1)、第一冗余存储阵列(2)和第二冗余存储阵列(3)进行检测，确定相应存储阵列是否异常，并将检测结果传递给MBIST响应模块(8)。
9.根据权利要求1所述的嵌入式存储器的多级冗余结构，其特征在于，所述MBIST响应模块(8)在MBIST控制器(4)和MBIST地址发生器(5)的控制下，根据MBIST校验模块(7)的检测结果，决定是否进行冗余替换操作。
10.根据权利要求9所述的嵌入式存储器的多级冗余结构，其特征在于，所述冗余替换操作通过单向三选一选择器控制存储阵列的读写地址映射关系，使多级冗余结构具有正常模式和替换模式两种工作状态；冗余替换操作的替换模式包括1位替换模式和2位替换模式，且1位替换模式包括上移替换模式和下移替换模式。
CN201610055554.0A 2016-01-27 2016-01-27 一种嵌入式存储器的多级冗余结构 Pending CN105550079A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610055554.0A CN105550079A (zh) 2016-01-27 2016-01-27 一种嵌入式存储器的多级冗余结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610055554.0A CN105550079A (zh) 2016-01-27 2016-01-27 一种嵌入式存储器的多级冗余结构

Publications (1)

Publication Number Publication Date
CN105550079A true CN105550079A (zh) 2016-05-04

Family

ID=55829275

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610055554.0A Pending CN105550079A (zh) 2016-01-27 2016-01-27 一种嵌入式存储器的多级冗余结构

Country Status (1)

Country Link
CN (1) CN105550079A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1567475A (zh) * 2003-07-04 2005-01-19 旺宏电子股份有限公司 具有内建错误纠正能力的存储器元件
CN1806293A (zh) * 2003-05-16 2006-07-19 阿纳洛格装置公司 通用可访问完全可编程的存储器内置自测系统和方法
CN101329918A (zh) * 2008-07-30 2008-12-24 中国科学院计算技术研究所 存储器内建自修复系统及自修复方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1806293A (zh) * 2003-05-16 2006-07-19 阿纳洛格装置公司 通用可访问完全可编程的存储器内置自测系统和方法
CN1567475A (zh) * 2003-07-04 2005-01-19 旺宏电子股份有限公司 具有内建错误纠正能力的存储器元件
CN101329918A (zh) * 2008-07-30 2008-12-24 中国科学院计算技术研究所 存储器内建自修复系统及自修复方法

Similar Documents

Publication Publication Date Title
US8874979B2 (en) Three dimensional(3D) memory device sparing
US10108509B2 (en) Dynamic enabling of redundant memory cells during operating life
US11163640B2 (en) Semiconductor memory devices, memory systems and methods of controlling of repair of semiconductor memory devices
US7484138B2 (en) Method and system for improving reliability of memory device
US20090213634A1 (en) Stacked memory and fuse chip
US20060156213A1 (en) Semiconductor memory
CN101236791B (zh) 用于多段静态随机存取存储器的装置、电路和方法
US10381102B2 (en) Memory devices having a read function of data stored in a plurality of reference cells
CN101477480B (zh) 内存控制方法、装置及内存读写系统
KR20170054182A (ko) 반도체 장치
JP2000311497A (ja) 半導体記憶装置
CN106653093B (zh) 半导体器件及其驱动方法
TW202133178A (zh) 記憶體系統
US20190172547A1 (en) Memory system for improving memory reliability and memory management method for the same
TW202230358A (zh) 半導體記憶體元件以及操作半導體記憶體元件之方法
CN113744793A (zh) 冗余分析电路以及包括其的存储系统
CN104750577B (zh) 面向片上大容量缓冲存储器的任意多位容错方法及装置
KR20180061445A (ko) 메모리 장치
CN110265074A (zh) 一种层次化多重冗余的磁性随机存储器及其运行方法
CN105550079A (zh) 一种嵌入式存储器的多级冗余结构
CN105740105B (zh) 一种嵌入式存储器的冗余结构
KR102025880B1 (ko) 에러 보정 기능을 갖는 메모리 장치 및 그의 에러 보정 방법
CN106469573B (zh) 半导体器件和用于半导体器件的器件
CN113345511A (zh) 存储器件及其测试方法
CN111312324A (zh) 存储器系统和存储器系统的操作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20160504

RJ01 Rejection of invention patent application after publication