CN105740105B - 一种嵌入式存储器的冗余结构 - Google Patents

一种嵌入式存储器的冗余结构 Download PDF

Info

Publication number
CN105740105B
CN105740105B CN201610052559.8A CN201610052559A CN105740105B CN 105740105 B CN105740105 B CN 105740105B CN 201610052559 A CN201610052559 A CN 201610052559A CN 105740105 B CN105740105 B CN 105740105B
Authority
CN
China
Prior art keywords
mbist
storage array
address
modules
data storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610052559.8A
Other languages
English (en)
Other versions
CN105740105A (zh
Inventor
徐彦峰
杨超
张伟
胡恩
张艳飞
汤赛楠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Zhongwei Yixin Co Ltd
Original Assignee
CETC 58 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 58 Research Institute filed Critical CETC 58 Research Institute
Priority to CN201610052559.8A priority Critical patent/CN105740105B/zh
Publication of CN105740105A publication Critical patent/CN105740105A/zh
Application granted granted Critical
Publication of CN105740105B publication Critical patent/CN105740105B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1658—Data re-synchronization of a redundant component, or initial sync of replacement, additional or spare unit
    • G06F11/1662—Data re-synchronization of a redundant component, or initial sync of replacement, additional or spare unit the resynchronized component or unit being a persistent storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2053—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
    • G06F11/2094—Redundant storage or storage space

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本发明涉及一种嵌入式存储器的冗余结构，包括：正常数据存储阵列，用于正常情况下的数据存储；冗余存储阵列，用于替换正常数据存储阵列中的故障列；MBIST控制器，用于控制存储器的自检测行为；MBIST地址发生器，用于产生自检测状态下的存储器地址；MBIST数据发生器，用于产生自检测状态下的数据；MBIST校验模块，用于接收原始数据和读出数据，并判断存储器是否正常；MBIST响应模块，用于对自检测结果作出响应，如果存储器出现异常，则改变存储器读写地址映射关系，否则保持不变。这种结构在65nm以下工艺下有利于提高嵌入式存储器的自修复率，降低使用中嵌入式存储器失效的风险，同时不会过多增加产品的硬件开销。

Description

一种嵌入式存储器的冗余结构
技术领域
本发明涉及一种嵌入式存储器，尤其是一种可通过自检测功能替换异常单元的嵌入式存储器的冗余结构。
背景技术
目前，半导体存储器件集成度不断提高、容量逐渐变大，更加先进的制造技术显著减小了位单元所占的面积，使得相同的空间中可以存储更多的数据。但是，工艺偏差引起的半导体缺陷对位单元的可靠性的影响逐渐增加。
这种工艺变化或半导体材料中的其他缺陷引起的位单元故障是随机的，严重影响嵌入式存储器的成品率。在存储器设计中，通常采用ECC纠错和各种替换故障存储单元的方法提高芯片的成品率。
现有技术中，一般嵌入式存储器的冗余结构由正常存储阵列、冗余存储阵列和相关的自检测控制电路组成。完成正常存储阵列自检测后，在发现正常存储阵列出现故障时，可用冗余存储阵列来替换故障的正常存储阵列划分单元。因此，冗余存储阵列只作为故障的存储阵列划分单元的替换单元，并不参与内建测试。这样，当冗余存储阵列替换存在故障的正常存储阵列划分单元时，不能确定替换的冗余存储阵列是否存在故障。当正常存储阵列和冗余存储阵列同时存在故障时，替换操作就会毫无意义。
所以，希望能够提出一种冗余结构，在冗余替换之前对冗余存储阵列进行自检测，并将测试结果送到测试响应模块。
发明内容
本发明要解决的技术问题是克服现有的缺陷，提供一种嵌入式存储器的冗余结构，使其提高嵌入式存储器的自检测能力，避免无效的冗余替换。
为了解决上述技术问题，本发明提供了如下的技术方案：
本发明一种嵌入式存储器的冗余结构，包括：正常数据存储阵列，用于正常情况下的数据存储；冗余存储阵列，用于替换正常数据存储阵列中的故障列；MBIST控制器，用于控制存储器的自检测行为；MBIST地址发生器，用于产生自检测状态下的存储器地址；MBIST数据发生器，用于产生自检测状态下的数据；MBIST校验模块，用于接收原始数据和读出数据，并判断存储器是否正常；MBIST响应模块，用于对自检测结果作出响应；MBIST控制器控制自检测状态下MBIST地址发生器和MBIST数据发生器，MBIST控制器和MBIST地址发生器一起控制MBIST校验模块和MBIST响应模块的工作。
进一步地，正常数据存储阵列包括n个存储列和m个划分单元，且m小于n。
进一步地，冗余存储阵列等同于正常数据存储阵列中的划分单元，且冗余存储阵列可用来替换正常数据存储阵列中的故障划分单元。
进一步地，MBIST控制器由内部状态机产生控制信号来控制自检测状态下MBIST地址发生器和MBIST数据发生器。
进一步地，MBIST地址发生器由k个窄位宽计数器组合产生全位宽地址，k等于地址被划分的段数。
进一步地，MBIST数据发生器由MBIST控制器和MBIST地址发生器控制产生数据，且MBIST地址发生器的低位地址作为数据变化的状态机，MBIST控制器控制数据的产生、停止、取反。
进一步地，MBIST校验模块在MBIST控制器和MBIST地址发生器的控制下，对正常数据存储阵列和冗余存储阵列进行检测，确定相应存储阵列是否异常，并将检测结果传递给MBIST响应模块。
进一步地，MBIST响应模块在MBIST控制器和MBIST地址发生器的控制下，根据MBIST校验模块的检测结果，决定是否进行冗余替换操作。
进一步地，冗余替换操作通过单向二选一选择器控制存储阵列的读写地址映射关系，使冗余结构具有正常模式和替换模式两种工作状态。
本发明的有益效果：在嵌入式芯片上电阶段，对嵌入式存储器的正常数据存储阵列和冗余存储阵列进行自检测，并产生自检测结果，如果存储器出现异常，则改变存储器读写地址映射关系，否则保持不变；这种结构对正常数据存储阵列中出现故障的划分单元由冗余存储阵列替换，在65nm以下工艺情况下有利于提高嵌入式存储器的自修复率，降低使用中嵌入式存储器失效的风险，同时不会过多增加产品的硬件开销。
附图说明
图1为本发明一种嵌入式存储器的冗余结构示意图；
图2为本发明MBIST响应模块改变内部地址映射关系的方法示意图；
图3为本发明在正常模式下的数据路径示意图；
图4为本发明在替换模式下的数据路径示意图。
具体实施方式
下面结合附图和实施例，对本发明的具体实施方式进行详细描述。
如图1所示，一种嵌入式存储器的冗余结构，是具有内建自检测和自修复功能的带有冗余结构的存储器，包括：正常数据存储阵列1，在正常模式下用于存储数据，包括n个存储列和m个划分单元，且m小于n，n、m均为一常数；冗余存储阵列2，在替换模式下用于替换自检测中正常数据存储阵列1中出现故障的划分单元；MBIST控制器3，用于控制存储器的自检测行为，且MBIST控制器3具有优先控制权；MBIST地址发生器4，用于产生自检测状态下的存储器地址，由多个窄位宽计数器组合产生的，k个窄位宽地址组合产生全位宽地址，可以提高地址计数器的工作频率，其中k等于地址被划分的段数，为一常数；MBIST数据发生器5，用于产生自检测状态下的数据，由状态机实现；MBIST校验模块6，用于对正常数据存储阵列1和冗余存储阵列2进行检测，确定相应存储阵列是否异常，并将检测结果传递给MBIST响应模块7；MBIST响应模块7，用于对MBIST校验模块6提供的自检测结果作出响应，当正常数据存储阵列1的一个划分单元出现故障且冗余存储阵列2没有故障时，MBIST响应模块7控制存储阵列进行冗余替换操作，确保存储器仍然可以正常工作，可以显著提高芯片的成品率；当正常数据存储阵列1没有故障且冗余存储阵列2出现故障时，MBIST响应模块7不进行任何有效操作；当正常数据存储阵列1的一个划分单元出现故障且冗余存储阵列2出现故障或者正常数据存储阵列1的多个划分单元出现故障时，反馈存储阵列失效信号，指示当前存储阵列不可用，避免无效的冗余替换。
如图2所示，提供了一种MBIST响应模块7改变内部地址映射关系的方法。当MBIST响应模块7基于MBIST校验模块6的结果作出判断后，如果需要进行冗余替换操作，MBIST响应模块7就会改变存储阵列的地址映射关系。冗余替换操作通过单向二选一选择器实现，使冗余结构具有正常模式和替换模式两种工作状态。处于正常模式时，选择器选通路径1对应的信号，写控制、划分单元、读控制按照路径1进行传输；处于替换模式时，选择器选通路径2对应的信号，写控制和读控制按照路径2连接下面相邻的划分单元。具体来说：MBIST响应模块7控制二选一选择器的控制位，禁止默认的端口，选通另一端口，进而写控制和读控制重新连接到下面相邻的划分单元。通过这种将平行连接(路径1)转变成移位连接(路径2)的方法，就可以实现冗余替换操作。
图3示出图2中路径1的连接关系，即当没有冗余替换操作时，写控制、划分单元、读控制保持这种默认的平行连接关系。
图4示出图2中部分写控制、划分单元、读控制转变为移位连接关系。具体来说：当第2行划分单元出现故障时，从第2行开始，写控制、划分单元、读控制转变为移位连接关系，而第1行的写控制、划分单元、读控制仍然保持平行连接关系。出现故障的划分单元行号不限于2，其可为不大于m的任一整数。
以上为本发明一种嵌入式存储器的冗余结构具体工作原理的详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (6)

1.一种嵌入式存储器，其特征在于，包括：正常数据存储阵列（1），用于正常情况下的数据存储；冗余存储阵列（2），用于替换正常数据存储阵列（1）中的故障列；MBIST控制器（3），用于控制正常数据存储阵列和冗余存储阵列的自检测行为；MBIST地址发生器（4），用于产生自检测状态下的存储器地址；MBIST数据发生器（5），用于产生自检测状态下的数据；MBIST校验模块（6），用于接收原始数据和读出数据，并判断正常数据存储阵列和冗余存储阵列是否正常；MBIST响应模块（7），所述MBIST响应模块（7）在MBIST控制器（3）和MBIST地址发生器（4）的控制下，根据MBIST校验模块（6）的检测结果，决定是否进行冗余替换操作；MBIST控制器（3）控制自检测状态下的MBIST地址发生器（4）和MBIST数据发生器（5），MBIST控制器（3）和MBIST地址发生器（4）一起控制MBIST校验模块（6）和MBIST响应模块（7）的工作；所述冗余存储阵列（2）等同于正常数据存储阵列（1）中的划分单元，且冗余存储阵列（2）能够用来替换正常数据存储阵列（1）中的故障划分单元，故障划分单元的行号为不大于划分单元个数的任一整数；所述MBIST响应模块在MBIST控制器和MBIST地址发生器的控制下，根据MBIST校验模块的检测结果，决定是否进行冗余替换操作，当正常数据存储阵列出现故障且冗余存储阵列没有故障时，MBIST响应模块控制存储阵列进行冗余替换操作，当正常数据存储阵列没有故障且冗余存储阵列出现故障时，MBIST响应模块控制存储阵列不进行冗余替换操作，当正常数据存储阵列出现故障且冗余存储阵列出现故障时，MBIST响应模块控制存储阵列不进行冗余替换操作。
2.根据权利要求1所述的嵌入式存储器，其特征在于，所述正常数据存储阵列（1）包括n个存储列和m个划分单元，且m小于n。
3.根据权利要求1所述的嵌入式存储器，其特征在于，所述MBIST控制器（3）具有优先控制权，MBIST控制器（3）由内部状态机产生控制信号来控制自检测状态下MBIST地址发生器（4）和MBIST数据发生器（5）。
4.根据权利要求1所述的嵌入式存储器，其特征在于，所述MBIST地址发生器（4）由k个窄位宽计数器组合产生全位宽地址，k等于地址被划分的段数。
5.根据权利要求1所述的嵌入式存储器，其特征在于，所述MBIST数据发生器（5）由MBIST控制器（3）和MBIST地址发生器（4）控制产生数据，且MBIST地址发生器（4）的低位地址作为数据变化的状态机，MBIST控制器（3）控制数据的产生、停止和取反。
6.根据权利要求1所述的嵌入式存储器，其特征在于，所述MBIST校验模块（6）在MBIST控制器（3）和MBIST地址发生器（4）的控制下，对正常数据存储阵列（1）和冗余存储阵列（2）进行检测，确定相应存储阵列是否异常，并将检测结果传递给MBIST响应模块（7）。
CN201610052559.8A 2016-01-27 2016-01-27 一种嵌入式存储器的冗余结构 Active CN105740105B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610052559.8A CN105740105B (zh) 2016-01-27 2016-01-27 一种嵌入式存储器的冗余结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610052559.8A CN105740105B (zh) 2016-01-27 2016-01-27 一种嵌入式存储器的冗余结构

Publications (2)

Publication Number Publication Date
CN105740105A CN105740105A (zh) 2016-07-06
CN105740105B true CN105740105B (zh) 2018-10-19

Family

ID=56247588

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610052559.8A Active CN105740105B (zh) 2016-01-27 2016-01-27 一种嵌入式存储器的冗余结构

Country Status (1)

Country Link
CN (1) CN105740105B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1567475A (zh) * 2003-07-04 2005-01-19 旺宏电子股份有限公司 具有内建错误纠正能力的存储器元件
CN1806293A (zh) * 2003-05-16 2006-07-19 阿纳洛格装置公司 通用可访问完全可编程的存储器内置自测系统和方法
CN101256529A (zh) * 2007-02-26 2008-09-03 国际商业机器公司 管理数据阵列中的冗余的方法和系统

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006285803A (ja) * 2005-04-04 2006-10-19 Sony Corp データ記憶装置、再構築制御装置、再構築制御方法、プログラム及び記憶媒体

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1806293A (zh) * 2003-05-16 2006-07-19 阿纳洛格装置公司 通用可访问完全可编程的存储器内置自测系统和方法
CN1567475A (zh) * 2003-07-04 2005-01-19 旺宏电子股份有限公司 具有内建错误纠正能力的存储器元件
CN101256529A (zh) * 2007-02-26 2008-09-03 国际商业机器公司 管理数据阵列中的冗余的方法和系统

Also Published As

Publication number Publication date
CN105740105A (zh) 2016-07-06

Similar Documents

Publication Publication Date Title
US11914481B2 (en) Hybrid memory system with configurable error thresholds and failure analysis capability
EP0136443B1 (en) Memory correction scheme using spare arrays
US8874979B2 (en) Three dimensional(3D) memory device sparing
US8040745B2 (en) Stacked memory and fuse chip
US11222708B2 (en) Shared error detection and correction memory
KR102125350B1 (ko) 오류 정정 코드를 이용한 적층형 메모리 장치 및 그 수리 방법
CN109754828A (zh) 半导体存储器装置及其操作方法、存储器系统
CN101127243B (zh) 存储器控制器和存储器控制方法
CN101477480B (zh) 内存控制方法、装置及内存读写系统
JP2007257791A (ja) 半導体記憶装置
CN110289041A (zh) 一种系统芯片中bist与ecc结合的存储器检测装置
KR20170054182A (ko) 반도체 장치
KR20160074211A (ko) 포스트 패키지 리페어 장치
JP4578226B2 (ja) 半導体メモリ
TWI655637B (zh) 記憶體裝置
JP2015154417A (ja) プログラマブル回路装置、コンフィギュレーション情報修復方法
TW202133178A (zh) 記憶體系統
CN113223602B (zh) 存储器刷新补偿方法、装置、补偿电路及存储器件
CN105740105B (zh) 一种嵌入式存储器的冗余结构
Lee et al. 23.4 a 512GB 1.1 V managed DRAM solution with 16GB ODP and media controller
CN104750577B (zh) 面向片上大容量缓冲存储器的任意多位容错方法及装置
US20220058082A1 (en) Semiconductor storage element, semiconductor storage device and system-on-chip
CN113257331B (zh) 存储器刷新调节方法、装置、调节电路及存储器件
CN105550079A (zh) 一种嵌入式存储器的多级冗余结构
KR20140083471A (ko) 메모리, 메모리 컨트롤러, 이를 포함하는 메모리 시스템 및 메모리 시스템의 동작 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20201216

Address after: 2 / F, building B1, No. 777, Jianzhu West Road, Binhu District, Wuxi City, Jiangsu Province, 214000

Patentee after: WUXI ZHONGWEI YIXIN Co.,Ltd.

Address before: Hui Road Binhu District 214035 Jiangsu city of Wuxi province No. 5

Patentee before: The 58th Research Institute of China Electronics Technology Group Corp.

TR01 Transfer of patent right