CN110289041A - 一种系统芯片中bist与ecc结合的存储器检测装置 - Google Patents
一种系统芯片中bist与ecc结合的存储器检测装置 Download PDFInfo
- Publication number
- CN110289041A CN110289041A CN201910556381.4A CN201910556381A CN110289041A CN 110289041 A CN110289041 A CN 110289041A CN 201910556381 A CN201910556381 A CN 201910556381A CN 110289041 A CN110289041 A CN 110289041A
- Authority
- CN
- China
- Prior art keywords
- ecc
- memory
- bist
- data
- mistake
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 title claims abstract description 120
- 238000001514 detection method Methods 0.000 title claims abstract description 31
- 238000012360 testing method Methods 0.000 claims abstract description 97
- 238000012937 correction Methods 0.000 claims abstract description 32
- 238000000034 method Methods 0.000 claims abstract description 13
- 230000004044 response Effects 0.000 claims description 21
- 230000006870 function Effects 0.000 claims description 7
- 230000009471 action Effects 0.000 claims description 6
- 238000012795 verification Methods 0.000 claims description 5
- 230000008569 process Effects 0.000 abstract description 4
- 238000005516 engineering process Methods 0.000 description 5
- 230000005284 excitation Effects 0.000 description 4
- 238000004458 analytical method Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 238000010998 test method Methods 0.000 description 2
- 241001269238 Data Species 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000011056 performance test Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/38—Response verification devices
- G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/44—Indication or identification of errors, e.g. for repair
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Tests Of Electronic Circuits (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本发明提出了一种BIST复用系统芯片中的ECC模块的检测存储器的装置，属于存储器的检测领域。所述装置包括BIST电路模块，ECC存储器，存储器，纠错编码器，纠错解码器。当ECC模块没有错误时，BIST可以选择复用ECC模块。本发明提出的装置通过向存储器读写数据的方式对其进行检测。在此过程中，当有一个比特的错误发生时，会被ECC纠错解码器模块所纠正，在BIST检测端不会检测到错误，给出的检测结果信号为pass，认为该区域仍然是可用的。当有两比特以上的错误的时候，才会认为是确实错误的，报出fail信号。本装置提高了检测时存储器的良品率。
Description
技术领域
本发明涉及到存储器的内建自测试领域，尤其涉及一种系统芯片中BIST与ECC结合的存储器检测装置。
背景技术
如今半导体制造商大多注重存储阵列技术中表现其容量、工艺技术、质量等方面的领先。系统芯片（soc，System on Chip）又称片上系统，就是在单个芯片上集成一个完整的系统。系统芯片主要应用于嵌入式系统，移动设备，个人电脑等领域。与此同时，嵌入式存储器作为soc中重要的组成部分，其性能指标与可靠性直接决定soc的性能。在设计和测试领域，嵌入式存储器的稳定性越来越重要。在微处理器和专用集成电路中，被广泛用作高速缓冲存储器的大规模SRAM(Static Random-Access Memory, 静态随机存取存储器)阵列在晶元两积中占有很大的比例。在集成电路产业链中，电路测试贯穿电路设计到产品的所有过程。其中包括电路设计时的原型验证测试，生产晶圆片时探针测试台的中测，芯片封装后的性能测试，以及最后产品中应不同要求的用户综合性测试等等。目的都为尽可能多的、早的发现芯片故障，并检测出有故障的。现阶段，集成电路产业所面临的测试问题非常严峻。存储器在芯片中所占比例越来越大，为了使存储器价格更加的划算，芯片尺寸在不断缩小，晶体管制造成本也在不断下降，每个芯片所花费的测试经费和测试时间直接相关却不能显著地增长。每个芯片的比特位数继续呈指数型增长，并且故障灵敏度也随之而增长，故障也变得更加复杂。
针对存储器的测试，人们提出了多种测试方法，其中以内建自测试的方法最为广泛。MBIST(Memory Build-In Self-Test)技术的主要思想是在存储器芯片内部，存储器电路外围增加BIST电路，用于自动产生对存储器芯片的测试激励信号以及对测试结果的自动处理并反馈。这将使得存储器芯片面积相对原来有所变大，但随着存储器容量的增大，这部分电路所占比例将会越来越小，优势日渐明显。首先，BIST可以实现自动测试的过程，其中使用的算法自动执行，降低对高成本ATE(Auto Test Equipment)的依赖，从而可以利用闲篇系统时钟进行全速测试从而减少测试时间，增大芯片缺陷覆盖率；最后，BIST可以自动生成相关控制下向量，达到自动测试和自动修复的功能，故而称为存储器测试主流测试方法。
一般内建自测试的体系结构有四个部分组成：BIST控制器，向量产生器，响应分析器和被测电路。向量生成器主要用于测试向量的产生，并接受来自控制器的控制信号。不同算法作用下，所产生的测试向量是完全不同的，测试向量一般是用向量生成器自动生成技术。N位测试向量产生以后在系统时钟的作用下被顺序的输入至被刷电路输入端。测试完成后可以在响应分析器输出端口查看，并与正确响应对比，得出测试结果。这种方法的测试向量是自动生成，且不需要大量输入测试数据，因此速度快，效率高，故障覆盖率大。测试向量的生成的主要考虑因素有：更高的故障覆盖率、测试向量长度、硬件消耗程度。
在许多情况下BIST控制器均是由有限状态机来将其实现，用于管理整个BIST电路的时序，例如决定地址计数器向上计数或向下计数，或决定所产生数据的模式等；并为内建自测试电路提供相关控制信号，接受存储器测试结果等。向量产生模块包含地址生成、数据产生电路，必要的控制信号来创建每个测试的激励，在BIST控制器的作用下，施加到被测电路CUT(Circuit Under Test)中，通常包含一个向上和向下计数器，用于产生大多数存储器测试算法所需的地址序列。响应分析器一般情况下是由比较器来实现，有时也用移位寄存器来实现。主要作用是比较正常情况下存储器与作用于测试向量时存储器响应比较，分析被测电路的响应信号，并输出一个pass/fail信号，反馈给BIST控制器被测电路功能是否正确。
ECC(Error Checking and Correction)是一种差错检测和修正算法。如果操作时序和电路稳定性不存在问题的话，存储器出错的时候一般不会造成整个block或是page不能读取或是全部出错，而是整个page中只有一个或几个出错。ECC能纠正1个比特错误和检测2个比特错误，而且计算速度很快，但对一比特以上的错误无法纠正，对两比特以上的错误不能保证能检测。它是在数据上额外的为存储一个用数据加密的代码。当数据被写入内存，相应的ECC代码与此同时也被保存下来。当重新读回刚才存储的数据时，保存下来的ECC代码就会和读数据时产生的ECC代码做比较。如果两个代码不相同，他们会被解码，以确定数据中的哪一位是不正确的。然后这一位错误位会被抛弃，内存控制器则会释放出正确的数据。被纠正的数据很少会被放回内存。假如相同的错误数据再次被读出，则纠正过程再次被执行。重写数据会增加处理过程的开销，这样则会导致系统性能的明显降低。如果是随机事件而非内存的缺点产生的错误，则这一内存地址的错误数据会被再次写入的其他数据所取代。
按照对信源的处理方式ECC可以分为线性分组码和卷积码，常用于存储器加固的是线性码，卷积码大都用在通信系统中。ECC码采用冗余校验位的形式来对原始信息进行加固，从而实现纠错检错的目的。常用于ECC校验每次对256字节的数据进行操作，包含列校验和行校验。对每个待校验的bit位求异或，若结果为0，则表明含有偶数个1；若结果为1，则表明含有奇数个1。列校验规则如表1所示。256字节数据形成256行、8列的矩阵，矩阵每个元素表示一个bit位。
现有的BIST测试方法在检测到错误时都会给出fail信号的判定结果。ECC是根据对数据编码解码校验来判断数据存储的正确性。
发明内容
针对现有技术，本发明提出了一种BIST复用系统芯片的ECC的检测存储器的装置，提高了存储器的良品率。
在电路系统中，DFT(Design for Test)常用于检测组合逻辑错误和触发器错误。在BIST复用ECC的检测方法中需要保证DFT检测时ECC本身电路是可用无误的。当ECC模块本身出现问题的时候，是不能被BIST系统复用的，这时，BIST系统与传统的内建自测试是一样的。因此，在BIST系统中可以对是否复用ECC模块做选择，当ECC模块不可用时，不复用ECC。只有当ECC本身没有检测出问题时，BIST可以复用ECC模块。
当系统芯片上的ECC模块没有错误时，则是可以使用的。一种结合BIST复用ECC的检测存储器的装置，包括存储器、ECC模块和BIST电路模块，所述ECC模块包括ECC存储器、纠错编码器和纠错解码器；所述
存储器：被测试的电路模块，用于存储写入的数据；
BIST电路模块：用于检测存储器中是否存在硬错误的位置，并给出结果反馈信号；
ECC存储器：用于存储校验码信息，包括有效状态位、使用状态位、测试向量数据对应存储器的地址、错误标志位、ECC校验码信息；
纠错编码器：用于在进行存储器写访问时，将写入存储器的数据块划分成多个数据子块，并对每个数据子块进行ECC编码，生成校验码，最后将所有子块校验码存入ECC存储器；
纠错解码器：用于在进行存储器读访问时，对从存储器读出的数据进行ECC编码，生成校验码，最后与ECC存储器中原数据的校验码对比，并将对比结果输出给BIST电路模块。
进一步的，所述的BIST电路包括BIST控制器，向量产生器，响应分析器和被测电路，向量生成器主要用于测试向量的产生，并接受来自BIST控制器的控制信号；BIST控制器由有限状态机来将其实现，用于管理整个BIST电路的时序，并为内建自测试电路提供相关控制信号，接受存储器测试结果；响应分析器是由比较器来实现，用于正常情况下存储器与作用于测试向量时存储器响应比较，分析被测电路的响应信号，并输出一个pass/fail信号，反馈给BIST控制器被测电路功能是否正确。
进一步的，所述的向量产生器包含地址生成、数据产生电路，必要的控制信号来创建每个测试的激励，在BIST控制器的作用下，施加到被测电路CUT中，包含一个向上和向下计数器，用于产生大多数存储器测试算法所需的地址序列。
进一步的，所述的纠错编码器在进行存储器写访问时，对写入的数据使用单错校正双错检测的ECC纠错码技术进行编码，生成校验码，将校验码传入ECC存储器，数据存到存储器相应区域上。
进一步的，所述的有效状态位表示当前ECC存储单元可以使用，condition状态位表示这一单元是否已被使用，错误标志为表示ECC地址单元存储的存储器相应地址是否有错误。
进一步的，所述纠错解码器在进行存储器读访问时，并将ECC存储器中的校验信息同时读取出来，对从存储器输出的数据进行编码并与ECC存储器中的校验码进行校验，生成校验错误信息，将错误信息表示的错误位位置进行翻转纠正，输出给BIST电路模块。
进一步的，在开始就检测之前先初始化ECC存储器，将ECC存储器中所有数据位都写入0，对ECC存储器中每一单元进行检测，存在错误则更新对应位错误信息为无效。
进一步的，如果读出的数据在纠错解码器处检测到有一比特的错误，纠错解码器通过纠错技术对错误的比特进行翻转纠正，然后再将纠正过后的数据传回给BIST校验，这时，虽然存储器中确实存在了一个比特的错误，但BIST检验的结果是没有错误发生的，相应区域的存储器仍然可以用于正常存储，对这一存储区域的检测结果信号输出为pass;
如果读出的数据在纠错解码器处检测到有两比特及以上的错误，因为ECC技术只能检测一比特和两比特的错误并纠正一比特的错误，所以此种情况下，纠错解码器不会对读出的数据作纠错操作，将读出的原数据传回给BIST电路做检测，BIST检测到两比特的错误，将ECC存储器中存储器相应地址单元错误与否的标志位置一并给出fail的检测结果信号;
如果ECC解码器处没有检测到错误，就直接把原数据传给BIST，BIST不会检测有错误发生，和纯粹的BIST检测情况一样。
当读写数据过程中ECC模块检测到一比特错误数据时，会对数据进行ECC纠错处理；BIST的检测结果仍然是对的，系统的测试结果信号为pass。本装置的检测方法提高了存储器的良品率。
进一步的，BIST复用ECC的检测系统可以对存储器出现错误的地址标记，并将错误发生地址记录下来，以便于后续选择性使用。
进一步的，所述装置还包括选择器，选择器用于对ECC模块的选择，当ECC模块检测到问题时，则不能使用，此时，BIST也就不能复用ECC模块，选择器不会选择ECC模块；只有当ECC没有错误时，被BIST系统复用；BIST系统可以选择复用ECC模块后者选择不复用ECC模块，ECC模块是被选择性复用的。
ECC模块是被BIST以复用方式结合使用的，系统的架构是可重构的，在系统中额外用到了自设定的用于存储校验码信息的ECC存储器。
本专利的装置主要是结合了BIST和ECC的特征，共同用于存储器的正确性的测试。当某一存储单元有一比特的错误的时候，仍然认为该区域是可用的，提高了检测的容错率和存储器的使用率及良品率。
附图说明
图1为本发明的存储器检测装置结构图；
图2为ECC存储器结构图；
图3为本发明的检测流程图。
具体实施方式
下面结合说明书附图对本发明的技术方案做进一步说明。
本发明提出的BIST与ECC结合的存储器检测装置如图1所示。整个装置由BIST电路模块，选择器，存储器和ECC模块组成，所述ECC模块包括ECC存储器，纠错编码器，纠错解码器。BIST电路模块用来接收外部测试控制信号，发起测试操作，制造测试向量，检测结果，给出测试结果信号；选择器用于对ECC模块的选择， ECC模块是被BIST以复用方式结合使用的，系统的架构是可重构的。
当ECC模块检测到问题时，则不能使用，此时，BIST也就不能复用ECC模块，选择器不会选择ECC模块；如图2所示ECC存储器包含有效状态位表示当前单元是否可用，使用状态位表示是否已经被使用，ECC字节段用来存放写入数据编码后的校验码，当读取数据的时候，从其中再取出与新生成的校验码做对比；存储器用于存放写入的数据和提供读取的数据；纠错编码器用于对写入的数据做ECC编码操作；纠错解码器用于读出的数据编码并和写入的数据进行校验，以确定存储器区域是否是正确无误的。
BIST电路模块本身是由四个部分组成：BIST控制器，向量产生器，响应分析器和被测电路。向量生成器主要用于测试向量的产生，并接受来自控制器的控制信号。不同算法作用下，所产生的测试向量是完全不同的，测试向量用向量生成器自动生成技术。N位测试向量产生以后在系统时钟的作用下被顺序的输入至被刷电路输入端。测试完成后在响应分析器输出端口查看，并与正确响应对比，得出测试结果。
BIST控制器由有限状态机来将其实现，用于管理整个BIST电路模块的时序，例如决定地址计数器向上计数或向下计数，或决定所产生数据的模式等；并为内建自测试电路提供相关控制信号，接受存储器测试结果等。向量产生模块包含地址生成、数据产生电路，必要的控制信号来创建每个测试的激励，在BIST控制器的作用下，施加到被测电路CUT中，包含一个向上和向下计数器，用于产生大多数存储器测试算法所需的地址序列。响应分析器是由比较器来实现，主要作用是比较正常情况下存储器与作用于测试向量时存储器响应比较，分析被测电路的响应信号，并输出一个pass/fail信号，反馈给BIST控制器被测电路功能是否正确。
如图1所示的本发明的装置图，BIST控制器接收系统外部测试开始信号，产生控制信号给向量产生器用于产生测试向量，提供用于测试的地址和数据信息。DFT检测时会检测ECC模块是否有错误，如果有错误则不能被复用，选择器不会选择ECC模块。当ECC没有错误的时候，在BIST的向量产生器和被测电路之间加入ECC编码器模块，以用于对输入的数据进行编码，编码得到的校验码存入ECC存储器，原数据存入存储器对应地址。然后发起读取写入地址数据的操作，当ECC模块没有错误的时候，在被测电路和响应分析器之间加入纠错解码器，用于对读出的数据进行ECC校验和纠错，复用ECC模块时的逻辑流程图如图3所示，如果检测到数据有一比特的错误，纠错解码器调用纠错方法对其做翻转纠正，如果没有错误或者有两比特及以上的错误，则纠错解码器不会修改原数据而是直接传给BIST检测。读取的数据经过ECC检验纠正后在BIST出进行校验，如果与写入的数据一致，则对外给出pass的反馈信号，如果有错误的情况，这时，实际的存储器中至少有两比特错误，BIST会对外给出fail信号。
本装置结合了BIST和ECC的特点用于存储器的内建自测试，提出了一种新的测试装置，能够在存储器发生一比特的错误的时候，容忍其错误，提高了存储器的良品率。
Claims (10)
1.一种系统芯片中BIST与ECC结合的存储器检测装置，其特征在于包括存储器、ECC模块和BIST电路模块，所述ECC模块包括ECC存储器、纠错编码器和纠错解码器；所述
存储器：被测试的电路模块，用于存储写入的数据；
BIST电路模块：用于检测存储器中是否存在硬错误的位置，并给出结果反馈信号；
ECC存储器：用于存储校验码信息，包括有效状态位、使用状态位、测试向量数据对应存储器的地址、错误标志位、ECC校验码信息；
纠错编码器：用于在进行存储器写访问时，将写入存储器的数据块划分成多个数据子块，并对每个数据子块进行ECC编码，生成校验码，最后将所有子块校验码存入ECC存储器；
纠错解码器：用于在进行存储器读访问时，对从存储器读出的数据进行ECC编码，生成校验码，最后与ECC存储器中原数据的校验码对比，并将对比结果传输给BIST电路模块。
2.根据权利要求1所述的一种系统芯片中BIST与ECC结合的存储器检测装置，其特征在于所述的BIST电路包括BIST控制器，向量产生器，响应分析器和被测电路，向量生成器主要用于测试向量的产生，并接受来自BIST控制器的控制信号；BIST控制器由有限状态机来将其实现，用于管理整个BIST电路的时序，并为内建自测试电路提供相关控制信号，接受存储器测试结果；响应分析器是由比较器来实现，用于正常情况下存储器与作用于测试向量时存储器响应比较，分析被测电路的响应信号，并输出一个pass/fail信号，反馈给BIST控制器被测电路功能是否正确。
3.根据权利要求1所述的一种系统芯片中BIST与ECC结合的存储器检测装置，其特征在于所述的向量产生器包含地址生成、数据产生电路，必要的控制信号来创建每个测试的激励，在BIST控制器的作用下，施加到被测电路CUT中，包含一个向上和向下计数器，用于产生大多数存储器测试算法所需的地址序列。
4.根据权利要求1所述的一种系统芯片中BIST与ECC结合的存储器检测装置，其特征在于所述的有效状态位表示当前ECC存储单元可以使用，condition状态位表示这一单元是否已被使用，错误标志为表示ECC地址单元存储的存储器相应地址是否有错误。
5.根据权利要求1所述的一种系统芯片中BIST与ECC结合的存储器检测装置，其特征在于所述的纠错编码器在进行存储器写访问时，对写入的数据使用单错校正双错检测的ECC纠错码技术进行编码，生成校验码，将校验码传入ECC存储器，数据存到存储器相应区域上。
6.根据权利要求1所述的一种系统芯片中BIST与ECC结合的存储器检测装置，其特征在于所述的纠错解码器在进行存储器读访问时，并将ECC存储器中的校验信息同时读取出来，对从存储器输出的数据进行编码并与ECC存储器中的校验码进行校验，生成校验错误信息，将错误信息表示的错误位位置进行翻转纠正，输出给BIST检测模块。
7.根据权利要求5所述的一种系统芯片中BIST与ECC结合的存储器检测装置，其特征在于，在开始就检测之前先初始化ECC存储器，将ECC存储器中所有数据位都写入0，对ECC存储器中每一单元进行检测，存在错误则更新对应位错误信息为无效。
8.根据权利要求1所述的一种系统芯片中BIST与ECC结合的存储器检测装置，其特征在于如果读出的数据在ECC解码器检测到一比特的错误，ECC解码器通过纠错技术对这一错误的比特进行翻转纠正，然后再将纠正过后的数据传回给BIST校验，虽然存储器中确实存在了一个比特的错误，但BIST检验的结果是没有错误发生的，相应区域的存储器仍然可以用于正常存储，对这一存储区域的检测结果信号输出为pass；
如果读出的数据在ECC解码器处检测到有两比特及以上的错误，ECC解码器不会对读出的数据作纠错操作，会将读出的原数据传回给BIST电路模块做检测，BIST检测到两比特的错误，将ECC存储器中相应地址单元错误与否的标志位置一并给出fail的检测结果信号；
如果ECC解码器处没有检测到错误，就直接把原数据传给BIST，BIST不会检测有错误发生。
9.根据权利要求6所述的一种系统芯片中BIST与ECC结合的存储器检测装置，其特征在于BIST复用ECC的检测系统可以对存储器出现错误的地址标记，并将错误发生地址记录。
10.根据权利要求6所述的一种系统芯片中BIST与ECC结合的存储器检测装置，其特征在于所述装置还包括选择器，选择器用于对ECC模块的选择，BIST系统可以选择复用ECC模块后者选择不复用ECC模块，ECC模块是被选择性复用的；当ECC模块检测出错误时，BIST系统不能复用系统芯片中的ECC模块；选择器不会选择ECC模块；只有当ECC没有错误时，被BIST系统复用。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910556381.4A CN110289041B (zh) | 2019-06-25 | 2019-06-25 | 一种系统芯片中bist与ecc结合的存储器检测装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910556381.4A CN110289041B (zh) | 2019-06-25 | 2019-06-25 | 一种系统芯片中bist与ecc结合的存储器检测装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110289041A true CN110289041A (zh) | 2019-09-27 |
| CN110289041B CN110289041B (zh) | 2021-05-18 |
Family
ID=68005683
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910556381.4A Active CN110289041B (zh) | 2019-06-25 | 2019-06-25 | 一种系统芯片中bist与ecc结合的存储器检测装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110289041B (zh) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110956998A (zh) * | 2019-12-02 | 2020-04-03 | 江苏芯盛智能科技有限公司 | 一种存储器测试装置与系统 |
| CN111552590A (zh) * | 2020-04-16 | 2020-08-18 | 国电南瑞科技股份有限公司 | 一种电力二次设备内存位翻转的检测恢复方法及系统 |
| CN111858141A (zh) * | 2020-07-24 | 2020-10-30 | 南方电网数字电网研究院有限公司 | 系统芯片存储控制装置和系统芯片 |
| WO2021179603A1 (zh) * | 2020-03-11 | 2021-09-16 | 长鑫存储技术有限公司 | 控制芯片的测试方法及相关设备 |
| CN113496663A (zh) * | 2020-03-19 | 2021-10-12 | 奇景光电股份有限公司 | 显示模块中进行混合过电流保护检测的方法及时序控制器 |
| CN114639437A (zh) * | 2022-05-05 | 2022-06-17 | 长鑫存储技术有限公司 | 存储器的测试方法、装置、设备及存储介质 |
| CN115083507A (zh) * | 2022-08-18 | 2022-09-20 | 中国电子科技集团公司第五十八研究所 | 一种对存储器ecc校验位存储阵列的测试方法 |
| CN116909804A (zh) * | 2023-09-13 | 2023-10-20 | 上海云豹创芯智能科技有限公司 | 一种存储访问控制系统、方法、芯片及存储介质 |
| US11867758B2 (en) | 2020-03-11 | 2024-01-09 | Changxin Memory Technologies, Inc. | Test method for control chip and related device |
| WO2024119610A1 (zh) * | 2022-12-06 | 2024-06-13 | 上海美仁半导体有限公司 | 存储装置、纠错存储系统、芯片和车辆 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106920577A (zh) * | 2015-12-24 | 2017-07-04 | 北京兆易创新科技股份有限公司 | 存储器芯片的检测方法、检测装置和检测系统 |
| CN108182125A (zh) * | 2017-12-27 | 2018-06-19 | 武汉理工大学 | 近阈值电压下高速缓存多位硬错误的检测及容错装置与方法 |
| US20180277237A1 (en) * | 2017-03-21 | 2018-09-27 | Renesas Electronics Corporation | Semiconductor device and diagnostic method therefor |
-
2019
- 2019-06-25 CN CN201910556381.4A patent/CN110289041B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106920577A (zh) * | 2015-12-24 | 2017-07-04 | 北京兆易创新科技股份有限公司 | 存储器芯片的检测方法、检测装置和检测系统 |
| US20180277237A1 (en) * | 2017-03-21 | 2018-09-27 | Renesas Electronics Corporation | Semiconductor device and diagnostic method therefor |
| CN108182125A (zh) * | 2017-12-27 | 2018-06-19 | 武汉理工大学 | 近阈值电压下高速缓存多位硬错误的检测及容错装置与方法 |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110956998B (zh) * | 2019-12-02 | 2022-01-04 | 江苏芯盛智能科技有限公司 | 一种存储器测试装置与系统 |
| CN110956998A (zh) * | 2019-12-02 | 2020-04-03 | 江苏芯盛智能科技有限公司 | 一种存储器测试装置与系统 |
| US11862268B2 (en) | 2020-03-11 | 2024-01-02 | Changxin Memory Technologies, Inc. | Test method for control chip and related device |
| WO2021179603A1 (zh) * | 2020-03-11 | 2021-09-16 | 长鑫存储技术有限公司 | 控制芯片的测试方法及相关设备 |
| US11867758B2 (en) | 2020-03-11 | 2024-01-09 | Changxin Memory Technologies, Inc. | Test method for control chip and related device |
| CN113496663A (zh) * | 2020-03-19 | 2021-10-12 | 奇景光电股份有限公司 | 显示模块中进行混合过电流保护检测的方法及时序控制器 |
| CN113496663B (zh) * | 2020-03-19 | 2024-03-19 | 奇景光电股份有限公司 | 显示模块中进行混合过电流保护检测的方法及时序控制器 |
| CN111552590A (zh) * | 2020-04-16 | 2020-08-18 | 国电南瑞科技股份有限公司 | 一种电力二次设备内存位翻转的检测恢复方法及系统 |
| CN111552590B (zh) * | 2020-04-16 | 2022-09-30 | 国电南瑞科技股份有限公司 | 一种电力二次设备内存位翻转的检测恢复方法及系统 |
| CN111858141A (zh) * | 2020-07-24 | 2020-10-30 | 南方电网数字电网研究院有限公司 | 系统芯片存储控制装置和系统芯片 |
| CN114639437A (zh) * | 2022-05-05 | 2022-06-17 | 长鑫存储技术有限公司 | 存储器的测试方法、装置、设备及存储介质 |
| CN115083507A (zh) * | 2022-08-18 | 2022-09-20 | 中国电子科技集团公司第五十八研究所 | 一种对存储器ecc校验位存储阵列的测试方法 |
| WO2024119610A1 (zh) * | 2022-12-06 | 2024-06-13 | 上海美仁半导体有限公司 | 存储装置、纠错存储系统、芯片和车辆 |
| CN116909804B (zh) * | 2023-09-13 | 2023-12-01 | 上海云豹创芯智能科技有限公司 | 一种存储访问控制系统、方法、芯片及存储介质 |
| CN116909804A (zh) * | 2023-09-13 | 2023-10-20 | 上海云豹创芯智能科技有限公司 | 一种存储访问控制系统、方法、芯片及存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110289041B (zh) | 2021-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110289041A (zh) | 一种系统芯片中bist与ecc结合的存储器检测装置 | |
| US7284166B2 (en) | Programmable multi-mode built-in self-test and self-repair structure for embedded memory arrays | |
| US8659961B2 (en) | Memory repair systems and methods for a memory having redundant memory | |
| US7254763B2 (en) | Built-in self test for memory arrays using error correction coding | |
| US7490274B2 (en) | Method and apparatus for masking known fails during memory tests readouts | |
| US5631868A (en) | Method and apparatus for testing redundant word and bit lines in a memory array | |
| JP3842238B2 (ja) | メモリ・システム及びこれのテスト方法 | |
| US7206988B1 (en) | Error-correction memory architecture for testing production errors | |
| Su et al. | An integrated ECC and redundancy repair scheme for memory reliability enhancement | |
| EP0136443A2 (en) | Memory correction scheme using spare arrays | |
| KR102125350B1 (ko) | 오류 정정 코드를 이용한 적층형 메모리 장치 및 그 수리 방법 | |
| JPH11317096A (ja) | 複合半導体メモリ装置のセルフテスト回路及びこれを用いたセルフテスト方法 | |
| US11430537B2 (en) | Error-correcting code-assisted memory repair | |
| US20050166111A1 (en) | Memory built-in self test circuit with full error mapping capability | |
| US7454662B2 (en) | Integrated memory having a circuit for testing the operation of the integrated memory, and method for operating the integrated memory | |
| US10706952B1 (en) | Testing for memories during mission mode self-test | |
| JP3970336B2 (ja) | メモリセルを有する装置およびメモリセルの機能検査のための方法 | |
| US20030204798A1 (en) | Optimized ECC/redundancy fault recovery | |
| CN110289040B (zh) | 一种系统芯片中bist与ecc结合的存储器检测方法 | |
| JP2003509804A (ja) | メモリ検査方法 | |
| US8352781B2 (en) | System and method for efficient detection and restoration of data storage array defects | |
| JP2004086996A (ja) | メモリテスト回路 | |
| US6721911B1 (en) | Method and apparatus for testing a memory array using compressed responses | |
| Boschi et al. | Die-to-die testing and ECC error mitigation in automotive and industrial safety applications | |
| US11574699B2 (en) | Semiconductor device equipped with global column redundancy |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20210421 Address after: 310013 No. 866 Tong Road, Xihu District, Zhejiang, Hangzhou, Yuhang Applicant after: ZHEJIANG University Applicant after: China South Power Grid International Co.,Ltd. Address before: 310013 No. 866 Tong Road, Xihu District, Zhejiang, Hangzhou, Yuhang Applicant before: ZHEJIANG University |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |