CN113257331B - 存储器刷新调节方法、装置、调节电路及存储器件 - Google Patents

Abstract

本发明公开了一种存储器刷新调节方法、装置、调节电路以及存储器件，通过复用每个存储区域的ECC模块产生的报错信号，分别对每个存储区域中的数据存储错误进行统计；分别检测每个存储区域的累计错误数量是否达到预设阈值，将累计错误数量达到预设阈值的存储区域确定为目标存储区域；将目标存储区域的刷新控制频率从默认频率调整为设定频率，同时启动预设的计时器，并将目标存储区域对应的当前错误统计数量清零；直至计时时间达到预设时长，再将目标存储区域的刷新控制频率恢复为默认频率。这样能够针对存在数据失效风险的存储区域进行刷新效率调整，有利于改善DRAM存储阵列的retention问题。

Description

存储器刷新调节方法、装置、调节电路及存储器件

技术领域

本发明涉及存储器技术领域，尤其涉及一种存储器刷新调节方法、装置、调节电路以及存储器件。

背景技术

DRAM(Dynamic Random Access Memory，动态随机存储器)是用电容来存储，即使通着电，随着时间和温度的变化，信息也会丢失，因此，必须每隔一段时间刷新一次，这个时间称为刷新周期。

DRAM存储阵列中存储单元的电荷保持时间与温度有强相关，漏电流在高温下更易导致存储失效。因此，高温容易导致漏电增大，DRAM存储阵列也就更易出现retention问题，带来片内系统(SIP)工作的可靠性和稳定性风险。尤其是对于3D封装形式的DRAM存储器，片内更多的互联线以及更多层的堆叠芯片导致复杂的片内热分布与热特性，受温度影响导致的retention问题更为显著。

目前，对于DRAM存储阵列的retention问题，常用的解决方式有通过片内ECC(Error Checking and Correcting，错误检查与纠正)检测以及纠正数据存储错误，但是ECC纠错能力有限，当retention失效较多时，就无法纠正，导致DRAM存储阵列仍然存在较大的数据失效风险。

发明内容

本申请实施例提供了一种存储器刷新调节方法、装置、调节电路以及存储器件，能够针对性地对存在数据失效风险的存储区域进行刷新调整，提高该存储区域的内部刷新效率，降低数据失效风险，有利于改善DRAM存储阵列的retention问题，提升片内系统工作的可靠性和稳定性。

第一方面，本申请实施例提供了一种存储器刷新调节方法，应用于动态随机存储器，所述动态随机存储器包括M个存储区域，M为大于或等于1的整数，且每个所述存储区域分别对应设置有ECC模块。所述方法包括：

分别获取每个存储区域的ECC模块输出的报错信息，并基于所述报错信息分别对每个所述存储区域中的数据存储错误进行统计；

分别检测每个所述存储区域的累计错误数量是否达到预设阈值，将累计错误数量达到预设阈值的存储区域确定为目标存储区域；

将所述目标存储区域的刷新控制频率从默认频率调整为设定频率，并启动预设的计时器，并将所述目标存储区域对应的当前错误统计数量清零，其中，所述刷新控制频率为存储区域每接收到一个刷新指令时执行的刷新次数，所述设定频率大于所述默认频率；

若计时时间达到预设时长，则将所述目标存储区域的刷新控制频率恢复为所述默认频率。

进一步地，所述基于所述报错信息分别对每个所述存储区域中的数据存储错误进行统计，包括：

基于所述报错信息确定所述存储区域的ECC模块检测到的错误类型；

若所述错误类型为可修复错误类型，则将所述存储区域的累计错误数量增加第一预设个数；

若所述错误类型为不可修复错误，则将所述存储区域的累计错误数量增加第二预设个数，其中，所述第二预设个数大于所述第一预设个数。

进一步地，所述将所述目标存储区域的刷新控制频率从默认频率调整为设定频率，包括：

若所述目标存储区域的累计错误数量大于或等于第一预设阈值且小于第二预设阈值，则将所述目标存储区域的刷新控制频率从所述默认频率调整为第一设定频率；

若所述目标存储区域的累计错误数量大于第二预设阈值，则将所述目标存储区域的刷新控制频率从所述默认频率调整为第二设定频率，其中，所述第二预设阈值大于所述第一预设阈值，所述第二设定频率大于所述第一设定频率。

进一步地，所述方法还包括：对所述目标存储区域的物理层信息进行统计，并上报统计结果。

进一步地，所述预设时长为所述动态随机存储器的预设刷新周期。

进一步地，所述动态随机存储器为3D封装的动态随机存储器。

第二方面，本申请实施例还提供了一种存储器刷新调节装置，应用于动态随机存储器，所述动态随机存储器包括M个存储区域，M为大于或等于1的整数，且每个所述存储区域分别对应设置有ECC模块。所述装置包括：

统计模块，用于分别获取每个存储区域的ECC模块输出的报错信息，并基于所述报错信息分别对每个所述存储区域中的数据存储错误进行统计；

调节模块，用于分别检测每个所述存储区域的累计错误数量是否达到预设阈值，将累计错误数量达到预设阈值的存储区域确定为目标存储区域；将所述目标存储区域的刷新控制频率从默认频率调整为设定频率，并启动预设的计时器，并将所述目标存储区域对应的当前错误统计数量清零，其中，所述刷新控制频率为存储区域每接收到一个刷新指令时执行的刷新次数，所述设定频率大于所述默认频率；

恢复模块，用于若计时时间达到预设时长，则将所述目标存储区域的刷新控制频率恢复为所述默认频率。

第三方面，本申请实施例还提供了一种刷新调节电路，应用于动态随机存储器，所述动态随机存储器包括M个存储区域，M为大于或等于1的整数，每个所述存储区域分别对应设置有ECC模块，所述刷新调节电路包括：错误统计模块、仲裁模块、刷新控制模块以及计时器。其中：

所述错误统计模块，与所述存储区域的ECC模块连接，用于分别接收每个存储区域的ECC模块输出的报错信号，并基于所述报错信号中携带的报错信息分别对每个所述存储区域中的数据存储错误进行统计；

所述仲裁模块，与所述错误统计模块、所述刷新控制模块以及所述计时器连接，用于分别检测每个所述存储区域的累计错误数量是否达到预设阈值，将累计错误数量达到预设阈值的存储区域确定为目标存储区域，发送频率调节信号到所述刷新控制模块，发送启动指令到所述计时器，以及控制所述错误统计模块对所述目标存储区域的累计错误数量清零；

所述刷新控制模块，用于基于接收到的频率调节信号将所述目标存储区域的刷新控制频率从默认频率调整为设定频率，并在接收到外部刷新指令时，按照所述设定频率对所述目标存储区域进行刷新，其中，所述刷新控制频率为所述存储区域每接收到一个刷新指令时执行的刷新次数，所述设定频率大于所述默认频率；

所述计时器，与所述刷新控制模块连接，用于当接收到所述启动指令时开启计时，并在计时时间达到预设时长时，发送重置信号到所述刷新控制模块，以将所述目标存储区域的刷新控制频率恢复为所述默认频率。

进一步地，所述刷新调节电路还包括：报警监控模块，所述报警监控模块与所述仲裁模块连接，

所述仲裁模块还用于在检测到所述存储区域的累计错误数量达到预设阈值时，发送报警信号到所述报警监控模块，其中，所述报警信号携带有累计错误数量达到预设阈值的存储区域的物理层信息；

所述报警监控模块用于对接收到的报警信号中携带的物理层信息进行统计，并上报统计结果。

第四方面，本申请实施例还提供了一种动态随机存储器件，包括：

M个存储区域，每个所述存储区域分别对应设置有ECC模块，其中，M为大于或等于1的整数；以及

上述第三方面提供的所述刷新调节电路，所述刷新调节电路分别每个所述存储区域对应的ECC模块连接。

本申请实施例提供的存储器刷新调节方法、装置、调节电路以及存储器件，通过复用每个存储区域的ECC模块产生的报错信号，分别对每个存储区域中的数据存储错误进行统计；分别检测每个存储区域的累计错误数量是否达到预设阈值，将累计错误数量达到预设阈值的存储区域确定为目标存储区域；将目标存储区域的刷新控制频率从默认频率调整为设定频率，同时启动预设的计时器，并将目标存储区域对应的当前错误统计数量清零；直至计时时间达到预设时长，再将目标存储区域的刷新控制频率恢复为默认频率。由于设定频率大于默认行数，则增加了目标存储区域每次接收到刷新指令时执行的刷新次数例如，每接收到一个刷新指令执行两次刷新或4次刷新等，这样能够在外部刷新周期不变的情况下，减少了目标存储区域完成对存储阵列的刷新需要的刷新时间，提高目标存储区域的内部刷新效率。并且，根据实际ECC模块在相应存储区域检测到的错误数量对存储区域进行数据失效风险判断，判断结果更为准确，能够较准确地针对目标存储区域即存在数据失效风险的存储区域进行刷新效率调整，降低该存储区域的数据失效风险，有利于改善DRAM存储阵列的retention问题，提升片内系统工作的可靠性和稳定性。

另外，在所应用的动态随机存储器包括多个存储区域时，能够实现全局监测以及灵活的局部风险区刷新频率调节，相比于对动态随机存储器整体调整刷新间隔，能够有效地避免其他存储区域不必要的刷新消耗，有利于节约刷新功耗，且降低引入峰值电流的风险。

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂，以下特举本发明的具体实施方式。

附图说明

通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：

图1示出了本申请实施例第一方面提供的存储器刷新调节方法的流程图；

图2示出了本申请实施例第二方面提供的存储器刷新调节装置的模块框图；

图3示出了本申请实施例第三方面提供的刷新调节电路的一种示例性结构示意图；

图4示出了本申请实施例第三方面提供的刷新调节电路的另一种示例性结构示意图；

图5示出了本申请实施例第四方面提供的一种动态随机存储器件的结构示意图。

具体实施方式

下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。

本申请实施例提供的存储器刷新调节方法、装置以及调节电路，可以应用于动态随机存储器(Dynamic Random Access Memory，DRAM)。为了方便说明，本文中可以将应用本申请实施例提供的刷新调节方法的DRAM称为目标DRAM。

具体来讲，目标DRAM包括M个存储区域，M为大于或等于1的整数。也就是说，目标DRAM可以包括一个存储区域，也可以用于包括多个存储区域。其中，存储区域可以按照实际需要划分，每个存储区域至少包括一个DRAM阵列，DRAM阵列包括多个呈阵列排布的DRAM存储单元。举例来讲，可以将一个DRAM存储阵列划分为一个存储区域，如具体实现时，存储区域可以是3D封装的DRAM中一个DRAM阵列die。当然，在本申请其他实施例中，也可以采用其他划分方式。

需要说明的是，目标DRAM的封装方式可以是平面封装，也可以是3D封装。本实施例主要以3D封装为例，可以是多个DRAM die堆叠封装的DRAM。当然，在本发明其他实施例中，目标DRAM也可以是平面封装的DRAM。

可以理解的是，在3D封装技术中，DARM阵列部分和逻辑控制部分可能来自于不同的工艺制程和设计，对于有的3D整合产品，会在新工艺下重新设计逻辑控制部分，而DRAM阵列部分则是复用已经固化的设计，以降低成本。因此，DRAM阵列die可能并不支持通过提高每次刷新操作行数来提高效率的方法。

目标DRAM中每个存储区域分别对应设置有ECC(Error Checking andCorrecting，错误检查与纠正)模块，ECC模块可以集成于相应存储区域所在的DRAM die内，或者，也可以设置于相应存储区域所在的DRAM die外部，用于检测并纠正相应存储区域中的数据错误，并产生报错信号。需要说明的是，产生报错信号不影响ECC自身纠错工作的进行。

可以理解的是，每一次数据写入内存的时候，ECC模块使用特定算法对数据进行计算，其结果称为校验位(check bits)。然后将所有校验位加在一起的和是“校验和”(checksum)，校验和与数据一起存放。然后，在这些数据从内存中读出时，采用同一算法再次计算校验和，并和前面的计算结果相比较，如果结果相同，说明数据是正确的，反之说明有错误，ECC可以从逻辑上分离错误并通知系统，并可以把一些可修复错误改正过来不影响系统运行。

下面对本申请实施例提供的具体实现方案进行详细介绍。

第一方面，本实施例提供了一种存储器刷新调节方法，如图1所示，该方法至少可以包括以下步骤S101至步骤S104。

步骤S101，分别获取每个存储区域的ECC模块输出的报错信息，并基于报错信息分别对每个存储区域中的数据存储错误进行统计。

本实施例中，每个存储区域各自对应的ECC模块对相应存储区域进行错误检查和纠正，在每次检查到错误时，会产生相应的报错信号，报错信号中携带有ECC报错信息。ECC报错信息包括错误类型信息，具体可以包括可修复错误类型和不可修复错误类型。可以理解的是，ECC是通用的算法，报错信息反应真实发生错误的类型和错误程度，例如，具体可以分为：无错误、可修复单位错误类型、可修复多位错误类型以及不可修复错误类型。

举例来讲，某目标DRAM包括n个DRAM die，每个DRAM die分别对应设置ECC模块，进而，分别对每个DRAM die各自进行错误统计，就可以得到n个统计结果，这些统计结果各自反应了相应DRAM die的数据失效风险程度。

具体来讲，接收到ECC模块下发的报错信号时，可以从中解析出报错信息。在一种实施方式中，可以基于报错信息确定该ECC模块在相应存储区域中检测到的错误类型；若错误类型为可修复错误类型，则将该存储区域的累计错误数量增加第一预设个数；若错误类型为不可修复错误，则将该存储区域的累计错误数量增加第二预设个数。

其中，第二预设个数大于第一预设个数。第一预设个数和第二预设个数具体可以根据实际应用场景的需要设置。举例来讲，第一预设个数可以设置为1个，第二预设个数可以为a个，a为大于1的整数，可以根据需要进行外部配置，例如，a可以配置为2或4。此时，假设统计的累计错误数量为S，当接收到的报错信号的错误类型为可修复错误类型时，则累计错误数量S＝S+1，当接收到的报错信号的错误类型为不可修复错误类型时，则累计错误数量S＝S+a。

相比于可修复错误，出现不可修复错误时，数据失效风险越大，带来片内系统(SIP)工作的可靠性和稳定性风险越大。通过分错误类型进行不同程度的错误统计，使得统计结果不仅能够反映相应存储区域发生的错误次数，还能够反映所统计错误的错误程度，从而更可靠地反应风险程度，有利于提高本申请实施例提供的刷新调节机制的可靠性。

当然，在本申请其他实施例中，也可以不分错误是否可修复，仅统计检测到错误的次数；或者是将出现可修复错误的次数与出现不可修复错误的次数分别进行统计。

步骤S102，分别检测每个存储区域的累计错误数量是否达到预设阈值，将累计错误数量达到预设阈值的存储区域确定为目标存储区域。

将每个存储区域的累计错误数量与预设阈值进行比较，若每个存储区域的累计错误数量均未达到预设阈值，则各存储区域均保持默认刷新模式。默认刷新模式为预先设置的，为存储器正常工作时，采用的刷新模式。通常情况下，默认刷新模式下，各存储区域的刷新控制均为每接收到一个刷新指令，则控制存储区域执行一次刷新。若检测到任意一个或多个存储区域的累计错误数量达到预设阈值，则判定该存储区域存在数据失效风险，进入刷新调节模式，即针对该存储区域执行以下步骤S103进行刷新控制频率的调整。而对于其他累计错误数量达到预设阈值的存储区域，则仍然保持默认刷新模式，无需进行刷新控制频率的调整。

举例来讲，目标DRAM包括四个存储区域，分别为DRAM die0、DRAM die1、DRAM die2和DRAM die3，假设检测到DRAM die1的累计错误数量达到预设阈值，则表示DRAM die1存在数据失效风险，将DRAM die1作为目标存储区域，执行以下步骤S103。

预设阈值为预先根据目标DRAM的制造工艺、实际经验以及多次试验配置的，作为存储区域是否存在数据失效风险的衡量基准。在一种实施方式中，可以设置多个不同程度的风险等级，相应设置不同等级的阈值。例如，可以设置两种风险等级，针对风险等级1设置第一预设阈值，风险等级2设置第二预设阈值，等级2的风险高于等级1的风险，相应地，第二预设阈值大于第一预设阈值。此时，若存储区域的累计错误数量大于或等于第一预设阈值，且小于第二预设阈值，则表示该存储区域的数据失效风险达到风险等级1，若存储区域的累计错误数量大于或等于第二预设阈值，则表示该存储区域的数据失效风险达到风险等级2。需要说明的是，在本申请其他实施例中，也可以仅设置一级风险等级即设置一个阈值，或者是，也可以设置更多级的风险等级，此处不作限制。

步骤S103，将目标存储区域的刷新控制频率从默认频率调整为设定频率，并启动预设的计时器，并将所述目标存储区域对应的当前错误统计数量清零。

在DRAM系统中，内存控制器会周期性的向DRAM发送刷新指令。举例来讲，在正常温度下，刷新指令的时间间隔可以为7.8us，在高温下，刷新指令的时间间隔可以为3.9us。刷新控制频率为存储区域每接收到一个刷新指令时执行的刷新次数。默认频率为默认刷新模式下的刷新控制频率，如每接收到一个刷新指令，则控制存储区域执行一次刷新。

设定频率大于默认频率，具体根据实际需要以及多次试验设置。举例来讲，若默认频率为每接收到一个刷新指令时执行一次刷新操作，每次刷新一行，设定频率可以为，每接收到一个刷新指令时执行两次刷新操作，将内部刷新效率调整为原来的两倍；或者是，每接收到一个刷新指令时执行四次刷新操作，将内部刷新效率调整为原来的四倍。将目标存储区域的刷新控制频率从默认频率调整为设定频率，能够在外部刷新周期不变的情况下，减少目标存储区域完成对存储阵列的刷新需要的刷新时间，提高目标存储区域的内部刷新效率，针对性地降低目标存储区域的数据失效风险。

实际应用中，可以针对每个存储区域单独设置刷新控制模块，分别对各自的刷新控制频率进行控制，在接收到内存控制器下发的刷新指令时，按照各自的当前刷新控制频率对相应存储区域进行刷新操作。这样可以灵活控制目标DRAM中各存储区域的刷新操作，实现全局监测和灵活的局部风险区频率调节，更为精准，避免了除目标存储区域以外其他不存在数据失效风险的存储区域不必要的刷新消耗。并且，无需对CPU设计进行调整即可兼容。

在一种实施方式中，可以对应不同的风险等级设置不同程度的刷新调整模式。不同刷新调整模式下的设定频率不同。这样可以针对不同风险等级进行不同程度的刷新控制频率调整，有利于在解决DRAM存储阵列的retention问题的同时，节省功耗。

以上述的设置两种风险等级为例，将目标存储区域的刷新控制频率从默认频率调整为设定频率的过程可以包括：若目标存储区域的累计错误数量大于或等于第一预设阈值且小于第二预设阈值，则将目标存储区域的刷新控制频率从默认频率调整为第一设定频率；若目标存储区域的累计错误数量大于第二预设阈值，则将目标存储区域的刷新控制频率从默认频率调整为第二设定频率。其中，第二设定频率大于第一设定频率。

例如，在一种应用场景中，第一设定频率可以设置为默认频率的2倍，即将内部刷新效率调整为刷新模式1，第二设定频率可以设置为默认频率的4倍，即将内部刷新效率调整为刷新模式2。这样可以在存储区域的数据失效风险达到风险等级1时，将该存储区域的刷新模式调整为刷新模式1，将完成目标存储区域中所有存储单元刷新需要的刷新时间减少为原来的一半；在存储区域的数据失效风险达到风险等级2时，将该存储区域的刷新模式调整为刷新模式2，从而将完成目标存储区域中所有存储单元刷新需要的刷新时间减少为原来的四分之一。这样有利于及时完成数据刷新，降低目标存储区域的数据失效风险，避免数据失效影响片内系统工作的可靠性和稳定性。

需要说明的是，在启动刷新调整模式时，需要将目标存储区域对应的当前错误统计数量清零，以便开启对该目标存储区域的下一轮数据失效风险监测。

进一步地，为了节省功耗，可以对刷新调整模式的持续时间进行限制，在解除目标存储区域的数据失效风险后恢复默认刷新模式。在启动刷新调整模式，即将目标存储区域的刷新控制频率从默认频率调整为设定频率时，启动预设的内部计时器，对调整时间进行计时。

步骤S104，若计时时间达到预设时长，则将目标存储区域的刷新控制频率恢复为所述默认频率。

启动内部计时器后，将计时时长与预设时长进行比较，在计时时长未达到预设时长时，保持当前刷新调整模式，在计时时长达到预设时长时，说明已经完成了本次刷新效率调整，有效地保证了目标存储区域在这个阶段的数据保持，缓解了目标存储区域的数据失效风险，从而可以结束刷新调整模式，恢复到默认刷新模式，并清除计时器。

预设时长可以根据实际经验灵活设置，根据DRAM容量和DRAM类型会有区别。在一种实施方式中，可以将预设时长设置为动态随机存储器的预设刷新周期。其中，预设刷新周期为默认刷新模式下，对DRAM中所有存储单元恢复一次原状态的时间间隔，是根据DRAM的数据保持时间以及容量确定的。例如，在一种应用场景中，预设时长可以设置为32ms或64ms。

以上述刷新模式1为例，可以将预设刷新周期内的内部刷新效率提升为原来的两倍，在一个预设刷新周期内，完成对目标存储区域的两次刷新，能够在目标存储区域存在数据失效时，及时对数据进行恢复，从而降低目标存储区域的数据失效风险。

进一步地，在上述过程中，为了便于测试人员了解DRAM的风险分布情况，还可以对出现数据失效风险的目标存储区域进行报警。具体来讲，本申请实施例提供的存储器刷新调节方法还可以包括：对目标存储区域的物理层信息进行统计，并上报统计结果。目标存储区域的物理层信息包括目标存储区域在DRAM中的位置信息，例如，DRAM为3D封装，物理层信息可以包括目标存储区域在DRAM中层级位置。这样就可以得到DRAM中不同层die的刷新调整模式触发次数，从而用于评估分析内部各层die的特性差异，有利于协助3D封装工艺的分析和改进。例如，考虑到3D DRAM的高温特性，可以认为刷新调整模式触发次数越多的die，工作时温度越高，可以在封装时注意相应位置处的散热问题。

具体来讲，可以在每次启动刷新调整模式时，发送报警信号到预设的报警监控模块，报警信号中携带有目标存储区域即累计错误数量达到预设阈值的存储区域的物理层信息。由报警监控模块对接收到的报警信号中携带的物理层信息进行统计，得到统计结果。统计结果可以包括各个存储区域刷新调整模式触发次数。

统计结果的上报方式可以有多种。例如，可以将统计结果存储在预先设置的寄存器中，以便在需要时通过下发数据读取指令从该寄存器中读出统计结果。或者，也可以定时输出统计结果，以便测试人员分析。

综上所述，本申请实施例提供的存储器刷新调整方法，能够根据实际ECC模块在相应存储区域检测到的错误数量对存储区域进行数据失效风险判断，相比于根据片外温度或内部温度传感器反馈的温度，调整存储器整体刷新频率的方式，失效风险判断结果更为准确，能够较准确地对目标存储区域即存在数据失效风险的存储区域进行内部刷新频率调整，降低目标存储区域的数据失效风险，有利于改善DRAM存储区域的retention问题，提升片内系统工作的可靠性和稳定性。

另外，在动态随机存储器包括多个存储区域时，能够实现全局监测以及灵活的局部风险区刷新频率调节，相比于对动态随机存储器整体调整刷新时间间隔的方式，调整对象更为精准，避免其他存储区域不必要的刷新消耗，有利于节约刷新功耗，提高操作效率，且降低了引入峰值电流的风险。对于3D封装的DRAM来讲，有利于提高3D DRAM的高温特性。

第二方面，本申请实施例还提供了一种存储器刷新调节装置。如图2所示，该存储器刷新调节装置20包括：

统计模块201，用于分别获取每个存储区域的ECC模块输出的报错信息，并基于所述报错信息分别对每个所述存储区域中的数据存储错误进行统计；

调节模块202，用于分别检测每个所述存储区域的累计错误数量是否达到预设阈值，将累计错误数量达到预设阈值的存储区域确定为目标存储区域；将所述目标存储区域的刷新控制频率从默认频率调整为设定频率，并启动预设的计时器，并将所述目标存储区域对应的当前错误统计数量清零，其中，所述刷新控制频率为存储区域每接收到一个刷新指令时执行的刷新次数，所述设定频率大于所述默认频率；

恢复模块203，用于若计时时间达到预设时长，则将所述目标存储区域的刷新控制频率恢复为所述默认频率。具体实现时，预设时长可以为所述动态随机存储器的刷新周期。

具体实现时，上述统计模块201具体可以用于：

基于所述报错信息确定所述存储区域的ECC模块检测到的错误类型；

若所述错误类型为可修复错误类型，则将所述存储区域的累计错误数量增加第一预设个数；

若所述错误类型为不可修复错误，则将所述存储区域的累计错误数量增加第二预设个数，其中，所述第二预设个数大于所述第一预设个数。

具体实现时，上述调节模块202具体可以用于：

若所述目标存储区域的累计错误数量大于或等于第一预设阈值且小于第二预设阈值，则将所述目标存储区域的刷新控制频率从所述默认频率调整为第一设定频率；

若所述目标存储区域的累计错误数量大于第二预设阈值，则将所述目标存储区域的刷新控制频率从所述默认频率调整为第二设定频率，其中，所述第二预设阈值大于所述第一预设阈值，所述第二设定频率大于所述第一设定频率。

另外，上述存储器刷新调节装置20还可以包括：

报警模块，用于对所述目标存储区域的物理层信息进行统计，并上报统计结果。

需要说明的是，以上各模块可以是由软件代码实现，也可以由硬件例如集成电路芯片实现。

还需要说明的是，以上各模块实现各自功能的具体过程以及产生的技术效果，请参见上述第一方面提供的方法实施例中描述的具体内容，此处不再赘述。

第三方面，本申请实施例还提供了一种刷新调节电路，应用于目标DRAM。如图3所示，目标DRAM包括M个存储区域100(图3中仅示出了一个)。其中，M为大于或等于1的整数。每个存储区域100均包括DRAM阵列101，DRAM阵列包括多个呈阵列排布的DRAM存储单元。每个存储区域100分别对应设置有ECC模块102。该刷新调节电路30可以包括：错误统计模块301、仲裁模块302、刷新控制模块303以及计时器304。

其中，错误统计模块301，与存储区域100的ECC模块102连接。存储区域的ECC模块在对该存储区域进行错误检查与纠正过程中，产生报错信号，并发送给错误统计模块301。错误统计模块301用于分别接收每个存储区域100的ECC模块102输出的报错信号，并基于报错信号中携带的报错信息分别对每个存储区域中的数据存储错误进行统计。

仲裁模块302，分别与错误统计模块301、仲裁模块302、刷新控制模块303以及计时器304连接。仲裁模块302用于分别检测每个存储区域100的累计错误数量是否达到预设阈值，将累计错误数量达到预设阈值的存储区域确定为目标存储区域，发送频率调节信号到刷新控制模块303，控制错误统计模块301对所述目标存储区域的累计错误数量清零，并发送启动指令到所述计时器304。

刷新控制模块303，用于基于接收到的频率调节信号将目标存储区域的刷新控制频率从默认频率调整为设定频率，并在接收到外部刷新指令时，按照所述设定频率对所述目标存储区域进行刷新。其中，刷新控制频率为存储区域每接收到一个刷新指令时执行的刷新次数，所述设定频率大于所述默认频率。需要说明的是，每个存储区域的刷新频率控制是相互独立的，每个存储区域对应的刷新控制模块在接收到内存控制器下发的刷新指令时，按照各自的当前刷新控制频率对相应存储区域进行刷新操作。这样可以灵活控制目标DRAM中各存储区域的刷新操作，实现全局监测和灵活的局部风险区频率调节，更为精准，避免了其他不存在数据失效风险的存储区域不必要的刷新消耗。

计时器304，与刷新控制模块303连接，用于当接收到启动指令时开启计时，并在计时时间达到预设时长时，发送重置信号到刷新控制模块303，以将目标存储区域的刷新控制频率恢复为所述默认频率。

具体实现时，上述错误统计模块301具体可以用于：

基于所述报错信息确定所述存储区域的ECC模块检测到的错误类型；

若所述错误类型为可修复错误类型，则将所述存储区域的累计错误数量增加第一预设个数；

若所述错误类型为不可修复错误，则将所述存储区域的累计错误数量增加第二预设个数，其中，所述第二预设个数大于所述第一预设个数。

具体实现时，上述仲裁模块302具体可以用于：

若所述目标存储区域的累计错误数量大于或等于第一预设阈值且小于第二预设阈值，则将所述目标存储区域的刷新控制频率从所述默认频率调整为第一设定频率；

若所述目标存储区域的累计错误数量大于第二预设阈值，则将所述目标存储区域的刷新控制频率从所述默认频率调整为第二设定频率，其中，所述第二预设阈值大于所述第一预设阈值，所述第二设定频率大于所述第一设定频率。

另外，如图3所示，该刷新调节电路还可以包括：报警监控模块305。报警监控模块305与仲裁模块302连接。仲裁模块302还用于在检测到存储区域的累计错误数量达到预设阈值时，发送报警信号到报警监控模块305，其中，报警信号携带有累计错误数量达到预设阈值的存储区域的物理层信息。报警监控模块304用于对接收到的报警信号中携带的物理层信息进行统计，并上报统计结果。具体实施过程以及技术效果可以参照上述第一方面提供的方法实施例中相应内容。

需要说明的是，上述错误统计模块301、仲裁模块302、计时器303、刷新控制模块304、以及报警监控模块305均采用集成电路实现，具体电路实现此处不做详述。

具体实现时，该刷新调整电路30中可以针对每个存储区域分别设置相互独立的错误统计模块301、仲裁模块302以及刷新控制模块303，也就是说，可以设置M个错误统计模块301、M个仲裁模块302以及M个刷新控制模块303。

举例来讲，图4示出了本申请实施例的一种示例性实施架构示意图。如图4所示，假设将一个DRAM阵列die划分为一个存储区域，某目标DRAM包括四个存储区域，分别为DRAMdie0、DRAM die1、DRAM die2和DRAM die3，DRAM die0、DRAM die1、DRAM die2和DRAM die3中各自集成有ECC模块。

DRAM die0对应设置有错误统计模块301a、仲裁模块302a和刷新控制模块303a，DRAM die1对应设置有错误统计模块301b、仲裁模块302b和刷新控制模块303b，DRAM die2对应设置有错误统计模块301c、仲裁模块302c和刷新控制模块303c，DRAM die3对应设置有错误统计模块301d、仲裁模块302d和刷新控制模块303d。

下面以DRAM die0为例，对存储区域的一种示例性刷新调节过程进行说明。

DRAM die0中的ECC模块检查DRAM die0中的错误并对一些可修复错误进行纠正，同时发送ECC报错信号到错误统计模块301a。错误统计模块301a基于报错信号中携带的报错信息对DRAM die0中的数据存储错误进行统计。

仲裁模块302a将累计错误数量分别与第一预设阈值和第二预设阈值进行比较。若小于第一预设阈值，则DRAM die0保持默认刷新模式。若累计错误数量大于或等于第一预设阈值，则启动刷新调整模式，具体可以分为：若大于或等于第一预设阈值且小于第二预设阈值，则判定DRAM die0的数据失效风险达到风险等级1，发送第一频率调节信号到刷新控制模块303a，将DRAM die0的刷新模式调整为刷新模式1，即每接收到一个刷新指令时执行两次刷新操作。若大于或等于第二预设阈值，则判定DRAM die0的数据失效风险达到风险等级2，发送第二频率调节信号到刷新控制模块303a，将DRAM die0的刷新模式调整为刷新模式2，即每接收到一个刷新指令时执行四次刷新操作。

另外，当DRAM die0进入刷新调整模式时，仲裁模块302a需要发送清除信号到错误统计模块301a，对DRAM die0的累计错误数量清零，发送启动指令到内部计时器304开启计时，直至计时时长达到预设时长，再恢复到默认刷新模式。并且，还会发送报警信号到报警监控模块305，使得报警监控模块305记录DRAM die0的物理层信息，进而对各DRAM die的刷新调整模式触发次数进行统计并上报，以便测试人员进行性能分析。需要说明的是，图4中仲裁模块302a、仲裁模块302b、仲裁模块302c以及仲裁模块302d与报警监控模块305的连接关系用虚线表示。

假设DRAM die0的当前刷新模式为刷新模式1，则刷新控制模块303a每接收到一个刷新指令，则发送刷新控制信号DRAM die0，控制DRAM die0进行两次刷新操作。

图4中，其他DRAM die的刷新调节过程与DRAM die0的刷新调节过程类似，此处就不再详述。

需要说明的是，本申请实施例所提供的刷新调节电路30，其具体实现及产生的技术效果和前述第一方面提供的方法实施例相同，为简要描述，本实施例部分未提及之处，可参考前述第一方面提供的方法实施例中相应内容。

第四方面，本申请实施例还提供了一种动态随机存储器件，如图5所示，该动态随机存储器件50可以包括：

M个存储区域501(图5中仅示出了一个)，每个存储区域501分别对应设置有ECC模块，其中，M为大于或等于1的整数；以及

刷新调节电路502，刷新调节电路502分别与每个存储区域501对应的ECC模块连接。需要说明的是，刷新调节电路502的具体结构可以参照上述第三方面提供的实施例，此处不再赘述。

该动态随机存储器件50可以包括一个存储区域，也可以包括多个存储区域。具体实现时，存储区域可以按照实际需要划分，每个存储区域至少包括一个DRAM阵列，DRAM阵列包括多个呈阵列排布的存储单元。举例来讲，可以将一个DRAM存储阵列划分为一个存储区域，如具体实现时可以将3D封装的DRAM中的一个DRAM阵列die划分为一个存储区域。当然，在本申请其他实施例中，也可以采用其他划分方式。

具体实现时，该动态随机存储器件50可以是3D封装的动态随机存储器件，包括多个堆叠的DRAM阵列die。当然，也可以采用平面封装方式，此处不作限制。

需要说明的是，本申请实施例所提供的动态随机存储器件50，其产生的技术效果和前述第一方面提供的方法实施例相同，为简要描述，本实施例部分未提及之处，可参考前述第一方面提供的方法实施例中相应内容。

还需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。

本说明书是参照根据本申请实施例的方法、系统、设备以及计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的设备。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令设备的制造品，该指令设备实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。术语“多个”表示两个以上，包括两个或大于两个的情况。

尽管已描述了本说明书的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本说明书范围的所有变更和修改。

显然，本领域的技术人员可以对本说明书进行各种改动和变型而不脱离本说明书的精神和范围。这样，倘若本说明书的这些修改和变型属于本说明书权利要求及其等同技术的范围之内，则本说明书也意图包含这些改动和变型在内。

Claims (10)

1.一种存储器刷新调节方法，其特征在于，应用于动态随机存储器，所述动态随机存储器包括M个存储区域，M为大于或等于1的整数，且每个所述存储区域分别对应设置有ECC模块，所述方法包括：

分别获取每个存储区域的ECC模块输出的报错信息，并基于所述报错信息分别对每个所述存储区域中的数据存储错误进行统计；

分别检测每个所述存储区域的累计错误数量是否达到预设阈值，将累计错误数量达到预设阈值的存储区域确定为目标存储区域；

将所述目标存储区域的刷新控制频率从默认频率调整为设定频率，并启动预设的计时器，并将所述目标存储区域对应的当前错误统计数量清零，其中，所述刷新控制频率为存储区域每接收到一个刷新指令时执行的刷新次数，所述设定频率大于所述默认频率；

若计时时间达到预设时长，则将所述目标存储区域的刷新控制频率恢复为所述默认频率。

2.根据权利要求1所述的方法，其特征在于，所述基于所述报错信息分别对每个所述存储区域中的数据存储错误进行统计，包括：

基于所述报错信息确定所述存储区域的ECC模块检测到的错误类型；

若所述错误类型为可修复错误类型，则将所述存储区域的累计错误数量增加第一预设个数；

若所述错误类型为不可修复错误，则将所述存储区域的累计错误数量增加第二预设个数，其中，所述第二预设个数大于所述第一预设个数。

3.根据权利要求1所述的方法，其特征在于，所述将所述目标存储区域的刷新控制频率从默认频率调整为设定频率，包括：

若所述目标存储区域的累计错误数量大于或等于第一预设阈值且小于第二预设阈值，则将所述目标存储区域的刷新控制频率从所述默认频率调整为第一设定频率；

若所述目标存储区域的累计错误数量大于第二预设阈值，则将所述目标存储区域的刷新控制频率从所述默认频率调整为第二设定频率，其中，所述第二预设阈值大于所述第一预设阈值，所述第二设定频率大于所述第一设定频率。

4.根据权利要求1所述的方法，其特征在于，还包括：

对所述目标存储区域的物理层信息进行统计，并上报统计结果。

5.根据权利要求1所述的方法，其特征在于，所述预设时长为所述动态随机存储器的刷新周期。

6.根据权利要求1所述的方法，其特征在于，所述动态随机存储器为3D封装的动态随机存储器。

7.一种存储器刷新调节装置，其特征在于，应用于动态随机存储器，所述动态随机存储器包括M个存储区域，M为大于或等于1的整数，且每个所述存储区域分别对应设置有ECC模块，所述装置包括：

统计模块，用于分别获取每个存储区域的ECC模块输出的报错信息，并基于所述报错信息分别对每个所述存储区域中的数据存储错误进行统计；

调节模块，用于分别检测每个所述存储区域的累计错误数量是否达到预设阈值，将累计错误数量达到预设阈值的存储区域确定为目标存储区域；将所述目标存储区域的刷新控制频率从默认频率调整为设定频率，并启动预设的计时器，并将所述目标存储区域对应的当前错误统计数量清零，其中，所述刷新控制频率为存储区域每接收到一个刷新指令时执行的刷新次数，所述设定频率大于所述默认频率；

恢复模块，用于若计时时间达到预设时长，则将所述目标存储区域的刷新控制频率恢复为所述默认频率。

8.一种刷新调节电路，其特征在于，应用于动态随机存储器，所述动态随机存储器包括M个存储区域，M为大于或等于1的整数，每个所述存储区域分别对应设置有ECC模块，所述刷新调节电路包括：错误统计模块、仲裁模块、刷新控制模块以及计时器，其中：

所述错误统计模块，与所述存储区域的ECC模块连接，用于分别接收每个存储区域的ECC模块输出的报错信号，并基于所述报错信号中携带的报错信息分别对每个所述存储区域中的数据存储错误进行统计；

所述仲裁模块，与所述错误统计模块、所述刷新控制模块以及所述计时器连接，用于分别检测每个所述存储区域的累计错误数量是否达到预设阈值，将累计错误数量达到预设阈值的存储区域确定为目标存储区域，发送频率调节信号到所述刷新控制模块，发送启动指令到所述计时器，以及控制所述错误统计模块对所述目标存储区域的累计错误数量清零；

所述刷新控制模块，用于基于接收到的频率调节信号将所述目标存储区域的刷新控制频率从默认频率调整为设定频率，并在接收到外部刷新指令时，按照所述设定频率对所述目标存储区域进行刷新，其中，所述刷新控制频率为所述存储区域每接收到一个刷新指令时执行的刷新次数，所述设定频率大于所述默认频率；

所述计时器，与所述刷新控制模块连接，用于当接收到所述启动指令时开启计时，并在计时时间达到预设时长时，发送重置信号到所述刷新控制模块，以将所述目标存储区域的刷新控制频率恢复为所述默认频率。

9.根据权利要求8所述的刷新调节电路，其特征在于，还包括：报警监控模块，所述报警监控模块与所述仲裁模块连接，

所述仲裁模块还用于在检测到所述存储区域的累计错误数量达到预设阈值时，发送报警信号到所述报警监控模块，其中，所述报警信号携带有累计错误数量达到预设阈值的存储区域的物理层信息；

所述报警监控模块用于对接收到的报警信号中携带的物理层信息进行统计，并上报统计结果。

10.一种动态随机存储器件，其特征在于，包括：

M个存储区域，每个所述存储区域分别对应设置有ECC模块，其中，M为大于或等于1的整数；以及

权利要求8-9中任一项所述的刷新调节电路，所述刷新调节电路分别每个所述存储区域对应的ECC模块连接。