KR100714487B1 - 동적 메모리 장치 및 그 리프레쉬 주기 결정 방법 - Google Patents

동적 메모리 장치 및 그 리프레쉬 주기 결정 방법 Download PDF

Info

Publication number
KR100714487B1
KR100714487B1 KR1020050115006A KR20050115006A KR100714487B1 KR 100714487 B1 KR100714487 B1 KR 100714487B1 KR 1020050115006 A KR1020050115006 A KR 1020050115006A KR 20050115006 A KR20050115006 A KR 20050115006A KR 100714487 B1 KR100714487 B1 KR 100714487B1
Authority
KR
South Korea
Prior art keywords
monitoring
bit
error
bits
self refresh
Prior art date
Application number
KR1020050115006A
Other languages
English (en)
Inventor
강욱성
권기원
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050115006A priority Critical patent/KR100714487B1/ko
Priority to US11/604,708 priority patent/US7477563B2/en
Application granted granted Critical
Publication of KR100714487B1 publication Critical patent/KR100714487B1/ko
Priority to US12/329,880 priority patent/US7894282B2/en
Priority to US13/015,833 priority patent/US20110122716A1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/10—Aspects relating to interfaces of memory device to external buses
    • G11C2207/104—Embedded memory devices, e.g. memories with a processing device on the same die or ASIC memory designs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4061—Calibration or ate or cycle tuning

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

동적 메모리 장치가 제공된다. 동적 메모리 장치는 다수의 모니터링 어드레스를 저장하는 모니터링 어드레스 저장부, 모니터링 어드레스에 해당하는 모니터링 비트의 에러 여부를 검출하는 ECC 엔진, 및 모니터링 비트의 에러 여부에 따라 셀프 리프레쉬 주기를 조절하는 리프레쉬 주기 결정 회로를 포함한다.
셀프 리프레쉬, 전력 소모 방지, ECC

Description

동적 메모리 장치 및 그 리프레쉬 주기 결정 방법{Dynamic random access memory and a refresh cycle settlement method for the same}
도 1은 본 발명의 일 실시예에 따른 동적 메모리 장치를 설명하기 위한 블록도이다.
도 2는 도 1의 리프레쉬 주기 결정 회로와 ECC 엔진을 설명하기 위한 블록도이다.
도 3은 본 발명의 다른 실시예에 따른 동적 메모리 장치를 설명하기 위한 회로도이다.
도 4는 본 발명의 일 실시예에 따른 동적 메모리 장치의 리프레쉬 주기 결정 방법을 설명하기 위한 순서도이다.
도 5는 본 발명의 다른 실시예에 따른 동적 메모리 장치의 리프레쉬 주기 결정 방법을 설명하기 위한 순서도이다.
도 6은 포즈 시간에 대한 정규화된 누적에러비트수를 나타낸 포즈 리프레쉬 특성도이다.
(도면의 주요부분에 대한 부호의 설명)
1 : 동적 메모리 장치 10 : 메모리 어레이
12 : 로우 디코더 14 : 센스 앰프/기입 드라이버
16 : 컬럼 디코더 20 : ECC 엔진
30 : 모니터링 어드레스 저장부 40 : 리프레쉬 주기 결정 회로
50 : 리프레쉬 진입 감지 회로 60 : 내부 어드레스 발생기
본 발명은 출력 드라이버에 관한 것으로, 보다 상세하게는 전력 소모가 줄어든 동적 메모리 장치 및 그 리프레쉬 주기 결정 방법에 관한 것이다.
동적 메모리 장치의 메모리 셀은 스위치 역할을 하는 트랜지스터와 데이터를 저장하는 커패시터로 구성된다. 그런데, MOS 트랜지스터의 PN접합 등에서 누설 전류가 발생하여, 커패시터에 저장된 초기의 데이터가 소멸될 수 있다. 따라서, 동적 메모리 장치는 데이터가 소멸되기 전에 메모리 셀 내에 데이터를 재충전하는 리프레쉬(refresh) 동작이 요구된다.
이러한 리프레쉬 동작에는 오토 리프레쉬(auto refresh)와 셀프 리프레쉬(self refresh) 등이 있다. 특히, 셀프 리프레쉬(self refresh)는 리프레쉬 지시 신호에 응답하여 자체적으로 내부 어드레스를 순차적으로 변화시키면서 리프레쉬를 수행하는 것을 의미한다.
그런데, 셀프 리프레쉬는 내부에서 정한 주기에 따라 반복하게 되는데, 이와 같은 재충전 주기를 리프레쉬 주기(tREF)라 한다. 리프레쉬 주기는 데이터의 소멸 시간에 의해 결정되는데, 데이터 소멸 시간은 PVT(Process, Voltage, Temperature) 변화에 따라 일정하지 않다.
뿐만 아니라, 동적 메모리 장치는 리프레쉬 동작을 수행하기 때문에, SRAM(Static RAM)이나 플래시 메모리에 비해 대기전력 소모가 크다. 따라서, 대기전력 소모를 최소화하기 위한 방법이 강구되어 왔는데, 가장 효과적인 방법은 리프레쉬 주기를 가능한 길게 하는 것이다.
본 발명이 이루고자 하는 기술적 과제는, 전력 소모가 줄어든 동적 메모리 장치를 제공하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는, 전력 소모가 줄어든 동적 메모리 장치의 리프레쉬 주기 결정 방법을 제공하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 동적 메모리 장치는 다수의 모니터링 어드레스를 저장하는 모니터링 어드레스 저장부, 모니터링 어드레스에 해당하는 모니터링 비트의 에러 여부를 검출하는 ECC 엔진, 및 모니터링 비트의 에러 여부에 따라 셀프 리프레쉬 주기를 조절하는 리프레쉬 주기 결정 회로를 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 동적 메모 리 장치는 테일 비트 영역에 해당하는 다수의 모니터링 어드레스를 저장하는 모니터링 어드레스 저장부, 모니터링 어드레스에 해당하는 모니터링 비트의 에러 여부를 검출하는 ECC 엔진, 및 검출 결과가 제1 모니터링 비트는 에러가 발생하고 제2 모니터링 비트는 정상이 되도록 셀프 리프레쉬 주기를 조절하는 리프레쉬 주기 조절 결정 회로를 포함한다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 동적 메모리 장치의 리프레쉬 주기 결정 방법은 다수의 모니터링 비트를 선정하고, 모니터링 비트의 에러 여부를 검출하고, 모니터링 비트의 에러 여부에 따라 셀프 리프레쉬 주기를 조절하는 것을 포함한다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 동적 메모리 장치의 리프레쉬 주기 결정 방법은 테일 비트 영역에서 다수의 모니터링 비트를 선정하고, 모니터링 비트의 에러 여부를 검출하고, 검출 결과가 제1 모니터링 비트는 에러가 발생하고 제2 모니터링 비트는 정상이 되도록 셀프 리프레쉬 주기를 조절하는 것을 포함한다.
본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알 려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도 1은 본 발명의 일 실시예에 따른 동적 메모리 장치를 설명하기 위한 블록도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 동적 메모리 장치(1)는 메모리 어레이(10), ECC 엔진(Error Correction Code engine)(20), 모니터링 어드레스 저장부(30), 리프레쉬 주기 결정 회로(40)를 포함한다.
메모리 어레이(10)는 2차원적(예를 들어, 매트릭스 형태)으로 배열된 다수의 메모리 셀을 포함한다. 도 1의 메모리 어레이(10)는 하나의 메모리 뱅크만을 예를 들어 도시하였으나, 다수의 메모리 뱅크를 포함할 수 있다. 메모리 어레이(10)의 로우 방향의 메모리 셀은 워드 라인과 전기적으로 연결되고, 컬럼 방향의 메모리 셀은 비트 라인(또는 상보 비트 라인)과 전기적으로 연결된다.
또한, 로우 디코더(12)는 메모리 어레이(10)에 대응하여 배치되고, 로우 어드레스 신호의 디코딩 결과에 따라 메모리 어레이(10)의 워드 라인을 선택한다. 센스 앰프/기입 드라이버(sense amplifier and write driver)(14)는 독출 동작시에는 비트 라인쌍과 각각 연결된 데이터 라인쌍의 전위차를 증폭하여 메모리 셀에 저장된 데이터를 읽어내고, 기입 동작시에는 소정 데이터를 데이터 라인쌍 및 비트 라인쌍을 통해서 전달하여 메모리 셀에 저장시킨다. 컬럼 디코더(16)는 메모리 어레이(10)에 대응하여 배치되고, 컬럼 어드레스 신호의 디코딩 결과에 따라 독출되거나 기입될 메모리 셀을 선택한다.
그런데, 본 발명의 동적 메모리 장치(1)는 메모리 어레이(10) 내에 저장된 데이터에 발생된 에러를 검출(detection)하고, 이를 수정(correction)할 수 있다.
전술하였듯이, 동적 메모리 장치(1)는 리프레쉬 동작을 소정 시간 이상 하지 않을 경우, 메모리 셀의 커패시터에 저장된 데이터가 소멸될 수도 있다. 그럼에도 불구하고, 대기전력 소모를 감소시키기 위해서는 셀프 리프레쉬 주기(tREF)를 증가시켜야 한다. 따라서, 본 발명에서는 셀프 리프레쉬 주기(tREF) 동안 에러 검출 및 수정 스킴(error detection and correction scheme)을 이용하여, 대기전력 소모를 감소시키면서도 메모리 셀의 커패시터에 저장된 데이터를 손상시키지 않을 수 있다. 즉, 셀프 리프레쉬 주기(tREF)를 증가시켜 대기전력 소모를 감소시키고, 셀프 리프레쉬 주기(tREF)가 증가됨에 따라 발생될 수 있는 데이터의 손상은 에러 검출 및 수정 스킴을 이용하여 원상 복구시킨다.
한편, 에러를 검출하고 수정하기 위해서는 저장된 데이터에 대한 여분의 정보(extra information)이 필요하다. 즉, 메모리 어레이(10)에는 다수의 데이터 비트(bit)와, 데이터 비트에 대한 여분의 정보에 해당하는 ECC(Error Correction Code) 비트가 저장된다. 예를 들어, 메모리 어레이(10)에는 8비트의 데이터 비트마다, 1비트의 ECC 비트가 추가되어 저장될 수 있다.
이러한 ECC 비트는 특정한 형태의 코드로 한정되는 것은 아니다. 예를 들어, ECC 비트는 해밍 코드(hamming code), 허프만 코드(Huffman code), 패러티 코드(parity bit), 터보 코드(turbo code), 순회 코드(cyclic code), 저밀도 패러티 체크 코드(low-density parity-check code), 리드-뮐러 코드(Reed-Muller code), 리 드-솔로몬 에러 수정 코드(Reed-Solomon error correction code) 등 어떤 형태의 코딩 방식을 이용하여 생성된 것이라도 무관하다.
따라서, 본 발명의 일 실시예에서 ECC 엔진(20)은 메모리 어레이(10)가 셀프 리프레쉬 동작을 하기 전에, 메모리 어레이(10)에 저장된 데이터 비트를 이용하여 데이터 비트에 대응되는 ECC 비트를 생성하고, 메모리 어레이(10) 내의 소정 영역에 ECC 비트를 저장시킨다. 또한, ECC 엔진(20)은 셀프 리프레쉬 동작 동안에, 데이터 비트와, 데이터 비트에 대응하는 ECC 비트를 이용하여 데이터 비트에 에러가 발생되었는지 여부를 검출한다. 또한, ECC 엔진(20)은 셀프 리프레쉬 동작 동안 및/또는 셀프 리프레쉬 동작 종료시, 데이터 비트에 발생된 에러를 수정한다.
한편, 본 발명의 동적 메모리 장치(1)는 셀프 리프레쉬 모드 중에 메모리 어레이(10) 내에 저장된 데이터 비트와 ECC 비트를 이용하여, 셀프 리프레쉬 주기를 조절시킬 수 있다. 특히, 메모리 어레이(10) 내에 저장된 모든 데이터 비트에 에러가 발생되었는지 여부를 검출하지 않고, 일부의 데이터 비트에만 에러가 발생되었는지 여부를 검출하여 그 결과에 따라 셀프 리프레쉬 주기를 조절한다. 모든 데이터 비트에 에러가 발생되었는지 여부를 검출할 경우, 소모 전력이 크기 때문이다. 이하에서, 메모리 어레이(10) 내에서 선택된 데이터 비트 및 ECC 비트를 모니터링 비트(monitoring bit)라 명한다.
이러한 모니터링 비트는 미리 테스트(test)를 통해서 선정하여, 선정된 모니터링 비트의 어드레스를 모니터링 어드레스 저장부(30)에 저장해 놓는다. 모니터링 비트는 포즈 리프레쉬(pause refresh) 특성도(도 6 참조)에서의 테일 비트(tail- bits) 영역에서 선정될 수 있다. 도 6에서, x축은 포즈 시간(pause-time), y축은 정규화된 누적에러비트수를 의미한다. 테일 비트 영역은 예측되는 포즈 시간(도면 부호 a(점선) 참조)에 비해 먼저 에러가 발생하는 영역이다. 즉, 테일 비트 영역의 비트는 정상 비트(normal bits) 영역의 비트에 비해서, PVT(Process Voltage Temperature) 변화에 따라 누설 전류가 쉽게 발생된다. 따라서, 테일 비트 영역의 비트만을 모니터링함으로써, 전체 비트의 특성을 판단할 수 있다.
또한, 선별된 모니터링 비트는 테일 비트 영역 내에서 다수개 선정할 수 있으며, 예를 들어, 제1 모니터링 비트는 에러가 발생하고, 제2 모니터링 비트는 에러가 발생하지 않도록 셀프 리프레쉬 주기(tREF)를 조절할 수 있다. 본 발명에서와 같이 테일 비트 영역 내에서 별도의 모니터링을 하지 않을 경우에는, 테일 비트 영역 내의 비트는 에러가 나기 쉽기 때문에, 테일 비트 영역 내의 모든 비트들이 에러가 나지 않도록 셀프 리프레쉬 주기(tREF)를 충분히 크게 해야 한다. 하지만, 본 발명에서는 많은 전력을 소비하지 않는 범위 내에서 소정 개수의 데이터 비트는 ECC 비트를 이용하여 수정함으로써, 셀프 리프레쉬 주기(tREF)를 키울 수 있다.
특히 테일 비트 영역 내에서 가장 누설되기 쉬운 비트(most leaky bit)(bit(0))와, 가장 누설되지 않는 비트(least leaky bit)(bit(n))를 포함할 수 있다. 예를 들어, 가장 누설되기 쉬운 비트(bit(0))는 에러가 발생하도록 하고, 가장 누설되지 않는 비트(bit(n))는 에러가 발생되지 않도록 셀프 리프레쉬 주기(tREF)를 조절할 수 있다. 자세한 셀프 리프레쉬 주기(tREF) 조절 방법은 도 4, 도 5를 참조하여 후술한다.
본 발명의 일 실시예에 따른 동적 메모리 장치(1)는 이러한 모니터링 비트의 어드레스(MA)를 저장하기 위해 모니터링 어드레스 저장부(30)를 포함한다. 모니터링 어드레스 저장부(30)는 비휘발성 형태(nonvolatile type)로 저장될 수 있고, 예를 들어 퓨즈(fuse)를 이용하여 어드레스를 저장할 수 있다.
또한, 동적 메모리 장치(1)는 리프레쉬 주기 결정 회로(40)를 구비하여, ECC 엔진(20)이 검출한 모니터링 비트의 에러 여부를 이용하여 셀프 리프레쉬 주기(tREF)를 조절한다.
구체적으로 리프레쉬 주기 결정 회로(40)의 동작을 설명하면, 리프레쉬 주기 결정 회로(40)는 리프레쉬 진입 감지 회로(50)로부터 리프레쉬 지시 신호(PRFH)를 제공받아 인에이블될 수 있다. 즉, 리프레쉬 진입 감지 회로(50)는 셀프 리프레쉬 모드로의 진입을 감지하여, 리프레쉬 지시 신호(PRFH)를 발생한다. 다수의 제어 신호(/CS, /CAS, /RAS, /WE, CKE, CLK)의 조합에 의해 지정된 명령을 통해서 셀프 리프레쉬 진입을 감지하고, 하이 레벨의 리프레쉬 진입 지시 신호(PRFH)를 제공한다. 구체적으로 예를 들면, 칩 선택 신호(/CS), 칼럼 어드레스 스트로브 신호(/CAS), 및 로우 어드레스 스트로브 신호(/RAS), 클럭 인에이블 신호(CKE)가 로우 레벨이고 기입 인에이블 신호(/WE)가 하이 레벨이 되면, 리프레쉬 지시 신호(PRFH)가 하이 레벨이 된다. 한편, 클락 인에이블 신호(CKE)가 하이 레벨이 되면, 리프레쉬 지시 신호(PRFH)는 로우 레벨이 되어 셀프 리프레쉬가 종료됨을 나타낸다.
리프레쉬 주기 결정 회로(40)는 ECC 엔진(20)이 메모리 어레이(10) 내의 데이터 비트를 이용하여, 데이터 비트에 대응되는 ECC 비트를 생성하도록 한다.
리프레쉬 주기 결정 회로(40)는 초기 셀프 리프레쉬 주기(tREF)를 설정하고, 이에 대응하는 리프레쉬 주기 결정 신호(CRFH)를 내부 어드레스 발생기(60)에 제공한다. 내부 어드레스 발생기(60)는 셀프 리프레쉬 동작에서 일정 동작 주기마다 펄스를 발생하고, 그 펄스에 응답하여 순차적으로 증가하는 카운팅 어드레스를 발생한다. 그리고, 카운팅 어드레스의 조합은 지정되는 로우 어드레스(RA1~RAn)를 순차적으로 변화시킨다. 여기서, 상기 동작 주기는 리프레쉬 주기 결정 신호(CRFH)에 대응하여 변경될 수 있다.
또한, 리프레쉬 주기 결정 회로(40)는 소정 시간(△t)마다 타이밍 신호(TS)를 모니터링 어드레스 저장부(30)에 제공한다. 모니터링 어드레스 저장부(30)는 타이밍 신호(TS)에 응답하여 모니터링 어드레스(MA)를 로우 디코더(12) 및 컬럼 디코더(16)에 제공한다. 센스 앰프/기입 드라이버(14)는 모니터링 어드레스(MA)에 해당하는 모니터링 비트를 ECC 엔진(20)에 제공하고, ECC 엔진(20)은 모니터링 비트의 에러 발생 여부를 검출한다.
여기서, 리프레쉬 주기 결정 회로(40)는 ECC 엔진(20)의 검출 결과에 따라 조절된 리프레쉬 주기 결정 신호(CRFH)를 내부 어드레스 발생기(60)에 제공하여, 셀프 리프레쉬 주기(tREF)를 조절하게 된다. 상기 소정 시간(△t)마다 타이밍 신호(TS)가 모니터링 어드레스 저장부(30)에 제공되므로, 소정 시간(△t)마다 셀프 리프레쉬 주기(tREF)가 조절되게 된다.
도 2는 도 1의 리프레쉬 주기 결정 회로와 ECC 엔진을 설명하기 위한 블록도이다.
도 2를 참조하면, 리프레쉬 주기 결정 회로(40)는 ECC_연산부(42)와 타이머(44)를 포함하고, ECC 엔진(20)은 ECC_인코딩/디코딩부(22)와 ECC_수정부(24)를 포함한다.
ECC_연산부(42)는 리프레쉬 지시 신호(PRFH)를 제공받아, ECC_인코딩/디코딩부(22)이 메모리 어레이(10) 내의 데이터 비트를 이용하여, 데이터 비트에 대응되는 ECC 비트를 생성하도록 한다. 센스 앰프/기입 드라이버(14)는 생성된 ECC 비트를 메모리 어레이(10) 내에 기입한다.
이어서, ECC_연산부(42)는 초기 셀프 리프레쉬 주기(tREF)를 설정하고, 이에 대응하는 리프레쉬 주기 결정 신호(CRFH)를 내부 어드레스 발생기(60)에 제공한다.
또한, ECC_연산부(42)는 타이머(44)에 전타이밍 신호(PTS)를 타이머(44)에 제공한다. 타이머(44)는 전타이밍 신호(TS)에 응답하여 소정 시간(△t)마다 타이밍 신호(TS)를 모니터링 어드레스 저장부(30)에 제공한다. 여기서, 소정 시간(△t)은 일정하게 정해진 값은 아니며, 온도나 어플리케이션(application)에 따라 다를 수 있다.
따라서, 소정 시간(△t)마다 메모리 어레이(10) 내의 모니터링 비트가 센스 앰프/기입 드라이버(14)를 통해서 읽혀진다. ECC_인코딩/디코딩부(22)는 읽혀진 모니터링 비트에 에러가 발생되었는지 여부를 검출한다. ECC_연산부(42)는 ECC_인코딩/디코딩부(22)에서의 검출 결과를 분석하여 셀프 리프레쉬 주기(tREF)를 조절하는 리프레쉬 주기 결정 신호(CRFH)를 다시 내부 어드레스 발생기(60)에 제공한다.
한편, 셀프 리프레쉬 퇴장을 감지하면, ECC_연산부(42)는 ECC 엔진(20)으로 하여금 메모리 어레이(10)내에서 발생된 에러를 수정하게 한다. 따라서, ECC_인코딩/디코딩부(22)는 메모리 어레이(10) 내의 데이터 비트 및 ECC 비트를 읽어내어 에러 여부를 검출한다. ECC_수정부(24)는 ECC 비트를 이용하여 데이터 비트를 수정한다. 그 후, 센스 앰프/기입 드라이버(14)는 수정된 데이터 비트를 재기입한다.
도 3은 본 발명의 다른 실시예에 따른 동적 메모리 장치를 설명하기 위한 회로도이다. 도 1와 실질적으로 동일한 구성 요소에 대해서는 동일한 도면 부호를 사용하며, 해당 구성 요소에 대한 상세한 설명은 생략하기로 한다.
도 3를 참조하면, 본 발명의 다른 실시예에 따른 동적 메모리 장치(2)가 일 실시예와 다른 점은 모니터링 어드레스 저장부(32)로 ROM(Read Only Memory)을 이용했다는 점이다. 따라서, 리프레쉬 주기 결정 회로(40)는 소정 컨트롤 핀(71)을 통해서 타이밍 신호(TS)를 모니터링 어드레스 저장부(30)에 제공하고, 모니터링 어드레스 저장부(30)는 소정 어드레스 핀(72)을 통해서 모니터링 어드레스(MA)를 로우 디코더(12)와 컬럼 디코더(16)에 제공한다.
도 4는 본 발명의 일 실시예에 따른 동적 메모리 장치의 리프레쉬 주기 결정 방법을 설명하기 위한 순서도이다. 도 4는 선정된 모니터링 비트가 2개인 경우를 예를 들어 설명한다.
도 1 및 도 4를 참조하면, 우선, 모니터링 비트를 선정하여, 모니터링 어드레스(MA)를 모니터링 어드레스 저장부(30)에 저장한다(S105). 구체적으로, 모니터링 비트는 포즈 리프레쉬(pause refresh) 특성도에서의 테일 비트(tail-bits) 영역에서 선정될 수 있다. 본 발명의 일 실시예에서 선정된 모니터링 비트는 테일 비트 영역 내에서 가장 누설되기 쉬운 비트(most leaky bit)(bit(0))와, 가장 누설되지 않는 비트(least leaky bit)(bit(1))를 선정하였으나, 이에 제한되는 것은 아니다.
이어서, 셀프 리프레쉬 모드 진입 여부를 감지한다(S110). 구체적으로, 리프레쉬 진입 감지 회로(50)는 다수의 제어 신호(/CS, /CAS, /RAS, /WE, CKE, CLK)의 조합에 의해 지정된 명령을 통해서 셀프 리프레쉬 모드로의 진입을 감지하여, 리프레쉬 지시 신호(PRFH)를 리프레쉬 주기 결정 회로(40)에 제공한다.
이어서, 셀프 리프레쉬 모드에 진입하면, ECC(Error correction code) 비트를 생성한다(S120). 구체적으로, 리프레쉬 주기 결정 회로(40)는 ECC 엔진(20)이 메모리 어레이(10) 내의 데이터 비트를 이용하여, 데이터 비트에 대응되는 ECC 비트를 생성하도록 한다.
이어서, 초기 셀프 리프레쉬 주기(tREF)를 설정한다(S130). 구체적으로, 리프레쉬 주기 결정 회로(40)는 초기 셀프 리프레쉬 주기(tREF)를 설정하고, 이에 대응하는 리프레쉬 주기 결정 신호(CRFH)를 내부 어드레스 발생기(60)에 제공한다. 내부 어드레스 발생기(60)는 일정 동작 주기마다 로우 어드레스(RA1~RAn)를 순차적으로 변화시킴으로써, 셀프 리프레쉬가 진행된다.
이어서, 모니터링 비트 bit(1)이 정상인지 여부를 검토한다(S140). 구체적으로, bit(1)에 에러가 발생될 경우 셀프 리프레쉬 주기(tREF)를 감소시킨다(S142). bit(1)은 bit(0)에 비해 상대적으로 누설되지 않는 비트임에도 불구하고 에러가 발생하였으므로, 셀프 리프레쉬 주기(tREF)를 감소시킴으로써 에러 발생을 줄이도록 한다.
셀프 리프레쉬 주기(tREF)를 감소시킨 후 다시 모니터링 비트 bit(1)이 정상인지 여부를 검토하여 정상일 경우, 모니터링 비트 bit(0)이 정상인지 여부를 검토한다(S150). 구체적으로, bit(0)이 정상일 경우 셀프 리프레쉬 주기(tREF)를 증가시킨다(S154). bit(0)은 bit(1)에 비해 상대적으로 누설되기 쉬운 비트임에도 불구하고 정상이므로(즉, bit(0), bit(1)이 모두 정상이기 때문에), 셀프 리프레쉬 주기(tREF)가 너무 짧다고 판단되기 때문에 셀프 리프레쉬 주기(tREF)를 증가시킨다.
만약, 모니터링 비트 bit(0)에서 에러가 발생된 경우에는 셀프 리프레쉬 주기(tREF)를 고정시킨다(S156). 즉, 셀프 리프레쉬 주기(tREF)를 tREF(0)<tREF<tREF(1)로 결정한다. 여기서, tREF(1), tREF(0)은 각각 bit(1), bit(0)에서 에러가 발생될 정도의 셀프 리프레쉬 주기를 의미한다. 셀프 리프레쉬 주기(tREF)가 결정되면, 리프레쉬 주기 결정 회로(40)는 리프레쉬 결정 신호(CRFH)를 내부 어드레스 발생기(60)에 제공하여 결정된 셀프 리프레쉬 주기(tREF)에 맞추어 셀프 리프레쉬 동작을 진행한다.
이어서, 소정 시간(△t)을 대기한다(S160). 여기서, 소정 시간(△t)은 일정하게 정해진 값은 아니며, 온도나 어플리케이션(application)에 따라 다를 수 있다.
이어서, 셀프 리프레쉬 모드가 퇴장되는지 여부를 검토한다(S170). 구체적으로 예를 들면, 클락 인에이블 신호(CKE)가 하이 레벨이 되면, 리프레쉬 지시 신호(PRFH)는 로우 레벨이 되어 셀프 리프레쉬가 종료됨을 나타낸다.
이어서, 셀프 리프레쉬 모드 퇴장 전에 데이터를 수정한다(S180). 구체적으 로, ECC 엔진(20)은 메모리 어레이(10) 내의 ECC 비트를 이용하여 데이터 비트를 수정한다.
이와 같이, 소정 시간(△t)마다 미리 정해진 다수의 모니터링 비트의 에러 여부를 검토하여 셀프 리프레쉬 주기(tREF)를 조절함으로써, 셀프 리프레쉬 주기(tREF)가 PVT 변화에 능동적으로 변화될 수 있다. 또한, 셀프 리프레쉬 주기(tREF)를 최대한 길게 가져갈 수 있으므로, 동적 메모리 장치(1)의 대기전력 소모가 최소화된다.
도 5는 본 발명의 다른 실시예에 따른 동적 메모리 장치의 리프레쉬 주기 결정 방법을 설명하기 위한 순서도이다. 도 4와 실질적으로 동일한 구성 요소에 대해서는 동일한 도면 부호를 사용하며, 해당 구성 요소에 대한 상세한 설명은 생략하기로 한다.
도 1 및 도 5를 참조하면, 본 발명의 다른 실시예에 따른 동적 메모리 장치의 리프레쉬 주기 결정 방법은, 선정된 모니터링 비트가 다수 개인 경우를 설명한다.
우선 모니터링 비트를 선정하여, 모니터링 어드레스(MA)를 모니터링 어드레스 저장부(30)에 저장한다(S105). 여기서, 테일 비트 영역에서 다수의 모니터링 비트를 선정하고, 선정된 다수의 모니터링 비트를 누설되기 쉬운 순으로 bit(0), bit(1), …, bit(n)으로 명한다.
이어서, 셀프 리프레쉬 모드 진입 여부를 감지한다(S110), ECC 비트를 생성한다(S120). 초기 셀프 리프레쉬 주기(tREF)를 설정한다(S130).
이어서, 모니터링 비트 bit(n)이 정상인지 여부를 검토한다(S240). bit(n)에 에러가 발생될 경우, 셀프 리프레쉬 주기(tREF)를 감소시킨다(S242).
bit(n)이 정상일 경우, i=n-1을 대입한다(S244).
이어서, bit(i)가 정상인지(즉, bit(n-1)이 정상인지) 여부를 검토한다(S250). bit(n-1)이 정상일 경우, i=0인지 확인한다(S251). 즉, 더 이상 모니터링할 비트가 있는지 여부를 판단한다. 모니터링할 비트가 남아있는 경우에는 i=i-1을 수행하여(S252), bit(i)가 정상인지(즉, bit(n-2)가 정상인지) 여부를 검토한다(S250).
이와 같이 방식으로 검토할 때, 모든 모니터링 비트 bit(0), bit(1), …, bit(n) 가 정상일 경우에 셀프 리프레쉬 주기(tREF)를 증가시킨다(S254).
한편, 이와 같은 방식으로 검토하던 중, bit(i)에 에러가 발생할 경우 셀프 리프레쉬 주기(tREF)를 고정시킨다(S256). 즉, 셀프 리프레쉬 주기(tREF)를 tREF(i)<tREF<tREF(i+1)로 결정한다. 여기서, tREF(i+1), tREF(i)은 각각 bit(i+1), bit(i)에서 에러가 발생될 정도의 셀프 리프레쉬 주기를 의미한다.
이어서, 소정 시간(△t)을 대기한다(S160). 셀프 리프레쉬 모드가 퇴장되는지 여부를 검토한다(S170). 셀프 리프레쉬 모드 퇴장 전에 데이터를 수정한다(S180).
본 발명의 다른 실시예에서는 테일 비트 영역에서 선정된 다수의 모니터링 비트의 에러 발생 여부를 판단하되, 누설되지 않는 순으로 에러 발생 여부를 판단하였으나, 이에 제한되는 것은 아니다. 즉, 누설되기 쉬운 순으로 에러 발생 여부 를 판단할 수 있고, 랜덤하게 선택하여 에러 발생 여부를 판단할 수 있다. 또한, 누설되지 않는 순서와 누설되기 쉬운 순서를 이용하여 에러 발생 여부를 판단할 수도 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
상기한 바와 같은 동적 메모리 장치 및 그 리프레쉬 주기 결정 방법에 따르면 다음과 같은 효과가 하나 혹은 그 이상 있다.
첫째, 소정 시간마다 미리 정해진 다수의 모니터링 비트의 에러 여부를 검토하여 셀프 리프레쉬 주기를 조절함으로써, 셀프 리프레쉬 주기가 PVT 변화에 능동적으로 변화될 수 있다.
둘째, 셀프 리프레쉬 주기를 최대한 길게 가져갈 수 있으므로, 동적 메모리 장치의 대기전력 소모가 최소화된다.

Claims (24)

  1. 테일 비트(tail_bits) 영역에 해당하는 다수의 모니터링 어드레스를 저장하는 모니터링 어드레스 저장부;
    상기 모니터링 어드레스에 해당하는 모니터링 비트의 에러 여부를 검출하는 ECC 엔진; 및
    상기 모니터링 비트의 에러 여부에 따라 셀프 리프레쉬 주기를 조절하는 리프레쉬 주기 결정 회로를 포함하는 동적 메모리 장치.
  2. 제 1항에 있어서,
    상기 모니터링 비트는 소정의 데이터에 해당하는 데이터 비트와, 상기 데이터 비트의 에러 여부를 판별하거나 상기 데이터 비트의 에러를 수정하기 위한 ECC 비트를 포함하는 동적 메모리 장치.
  3. 삭제
  4. 제 1항에 있어서,
    상기 모니터링 비트는 가장 누설되기 쉬운 비트(most leaky bit)와, 가장 누설되지 않는 비트(least leaky bit)를 포함하는 동적 메모리 장치.
  5. 제 1항에 있어서,
    상기 모니터링 어드레스 저장부는 비휘발성 형태(nonvolatile type)로 저장된 동적 메모리 장치.
  6. 제 5항에 있어서,
    상기 모니터링 어드레스 저장부는 퓨즈 또는 ROM(Read Only Memory)를 포함하는 동적 메모리 장치.
  7. 제 1항에 있어서,
    상기 다수의 모니터링 비트는 제1 및 제2 모니터링 비트를 포함하고,
    상기 리프레쉬 주기 결정 회로는 제1 모니터링 비트는 에러가 발생하고 제2 모니터링 비트는 정상이 되도록 상기 셀프 리프레쉬 주기를 조절하는 동적 메모리 장치.
  8. 제 1항에 있어서,
    상기 리프레쉬 주기 결정 회로는 상기 모니터링 비트 중 가장 누설되기 쉬운 모니터링 비트가 정상일 경우에는 상기 셀프 리프레쉬 주기를 증가시키는 동적 메모리 장치.
  9. 제 1항에 있어서,
    상기 리프레쉬 주기 결정 회로는 상기 모니터링 비트 중 가장 누설되지 않는 모니터링 비트가 에러일 경우에는 상기 셀프 리프레쉬 주기를 감소시키는 동적 메모리 장치.
  10. 제 7항 내지 제 9항 중 어느 한 항에 있어서,
    상기 리프레쉬 주기 결정 회로는 상기 셀프 리프레쉬 주기를 조절하고 소정 시간 경과한 후에, 상기 모니터링 비트의 에러 여부를 따라 상기 셀프 리프레쉬 주기를 조절하는 것을 반복하는 동적 메모리 장치.
  11. 테일 비트 영역에 해당하는 다수의 모니터링 어드레스를 저장하는 모니터링 어드레스 저장부;
    상기 모니터링 어드레스에 해당하는 모니터링 비트의 에러 여부를 검출하는 ECC 엔진; 및
    상기 검출 결과가 상기 다수의 모니터링 비트 중 제1 모니터링 비트는 에러가 발생하고 제2 모니터링 비트는 정상이 되도록 셀프 리프레쉬 주기를 조절하는 리프레쉬 주기 조절 결정 회로를 포함하는 동적 메모리 장치.
  12. 제 11항에 있어서,
    상기 리프레쉬 주기 결정 회로는 상기 모니터링 비트 중 가장 누설되기 쉬운 모니터링 비트가 정상일 경우에는 상기 셀프 리프레쉬 주기를 증가시키는 동적 메 모리 장치.
  13. 제 11항에 있어서,
    상기 리프레쉬 주기 결정 회로는 상기 모니터링 비트 중 가장 누설되지 않는 모니터링 비트가 에러일 경우에는 상기 셀프 리프레쉬 주기를 감소시키는 동적 메모리 장치.
  14. 다수의 모니터링 비트를 선정하고,
    상기 모니터링 비트의 에러 여부를 검출하고,
    상기 모니터링 비트의 에러 여부에 따라 셀프 리프레쉬 주기를 조절하는 것을 포함하는 동적 메모리 장치의 리프레쉬 주기 결정 방법.
  15. 제 14항에 있어서,
    상기 모니터링 비트는 소정의 데이터에 해당하는 데이터 비트와, 상기 데이터 비트의 에러 여부를 판별하거나 상기 데이터 비트의 에러를 수정하기 위한 ECC 비트를 포함하는 동적 메모리 장치의 리프레쉬 주기 결정 방법.
  16. 제 14항에 있어서,
    상기 모니터링 비트는 테일 비트(tail_bits) 영역에서 선정된 동적 메모리 장치의 리프레쉬 주기 결정 방법.
  17. 제 16항에 있어서,
    상기 모니터링 비트는 가장 누설되기 쉬운 비트(most leaky bit)와, 가장 누설되지 않는 비트(least leaky bit)를 포함하는 동적 메모리 장치의 리프레쉬 주기 결정 방법.
  18. 제 14항에 있어서,
    다수의 모니터링 비트는 제1 및 제2 모니터링 비트를 포함하고,
    상기 리프레쉬 주기를 조절하는 것은 제1 모니터링 비트는 에러가 발생하고 제2 모니터링 비트는 정상이 되도록 상기 셀프 리프레쉬 주기를 조절하는 동적 메모리 장치의 리프레쉬 주기 결정 방법.
  19. 제 14항에 있어서,
    상기 리프레쉬 주기를 조절하는 것은 상기 선정된 모니터링 비트 중 가장 누설되기 쉬운 모니터링 비트가 정상일 경우에는 상기 셀프 리프레쉬 주기를 증가시키는 동적 메모리 장치의 리프레쉬 주기 결정 방법.
  20. 제 14항에 있어서,
    상기 리프레쉬 주기를 조절하는 것은 상기 선정된 모니터링 비트 중 가장 누설되지 않는 모니터링 비트가 에러일 경우에는 상기 셀프 리프레쉬 주기를 감소시키는 동적 메모리 장치의 리프레쉬 주기 결정 방법.
  21. 제 18항 내지 제 20항 중 어느 한 항에 있어서,
    상기 셀프 리프레쉬 주기를 조절하고 소정 시간 경과한 후에, 상기 모니터링 비트의 에러 여부를 따라 상기 셀프 리프레쉬 주기를 조절하는 것을 반복하는 동적 메모리 장치의 리프레쉬 주기 결정 방법.
  22. 테일 비트 영역에서 다수의 모니터링 비트를 선정하고,
    상기 다수의 모니터링 비트의 에러 여부를 검출하고,
    상기 검출 결과가 상기 다수의 모니터링 비트 중 제1 모니터링 비트는 에러가 발생하고 제2 모니터링 비트는 정상이 되도록 셀프 리프레쉬 주기를 조절하는 것을 포함하는 동적 메모리 장치의 리프레쉬 주기 결정 방법.
  23. 제 22항에 있어서,
    상기 리프레쉬 주기를 조절하는 것은 상기 선정된 모니터링 비트 중 가장 누설되기 쉬운 모니터링 비트가 정상일 경우에는 상기 셀프 리프레쉬 주기를 증가시키는 동적 메모리 장치의 리프레쉬 주기 결정 방법.
  24. 제 22항에 있어서,
    상기 리프레쉬 주기를 조절하는 것은 상기 선정된 모니터링 비트 중 가장 누설되지 않는 모니터링 비트가 에러일 경우에는 상기 셀프 리프레쉬 주기를 감소시 키는 동적 메모리 장치의 리프레쉬 주기 결정 방법.
KR1020050115006A 2005-11-29 2005-11-29 동적 메모리 장치 및 그 리프레쉬 주기 결정 방법 KR100714487B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020050115006A KR100714487B1 (ko) 2005-11-29 2005-11-29 동적 메모리 장치 및 그 리프레쉬 주기 결정 방법
US11/604,708 US7477563B2 (en) 2005-11-29 2006-11-28 Dynamic random access memory device and associated refresh cycle
US12/329,880 US7894282B2 (en) 2005-11-29 2008-12-08 Dynamic random access memory device and method of determining refresh cycle thereof
US13/015,833 US20110122716A1 (en) 2005-11-29 2011-01-28 Dynamic random access memory device and method of determining refresh cycle thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050115006A KR100714487B1 (ko) 2005-11-29 2005-11-29 동적 메모리 장치 및 그 리프레쉬 주기 결정 방법

Publications (1)

Publication Number Publication Date
KR100714487B1 true KR100714487B1 (ko) 2007-05-07

Family

ID=38139135

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050115006A KR100714487B1 (ko) 2005-11-29 2005-11-29 동적 메모리 장치 및 그 리프레쉬 주기 결정 방법

Country Status (2)

Country Link
US (1) US7477563B2 (ko)
KR (1) KR100714487B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101043013B1 (ko) 2007-07-18 2011-06-21 후지쯔 가부시끼가이샤 메모리 리프레시 장치 및 메모리 리프레시 방법

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7894282B2 (en) * 2005-11-29 2011-02-22 Samsung Electronics Co., Ltd. Dynamic random access memory device and method of determining refresh cycle thereof
CN101529396B (zh) * 2006-10-20 2011-07-13 富士通株式会社 存储器设备以及更新调整方法
US7975170B2 (en) * 2007-06-15 2011-07-05 Qimonda Ag Memory refresh system and method
US8276013B2 (en) * 2008-02-13 2012-09-25 Broadcom Corporation System and method for reducing a link failure detection delay using a link energy signal while in a low power idle mode
KR101653568B1 (ko) * 2009-07-03 2016-09-02 삼성전자주식회사 부분 셀프 리플레시 모드에서 전류 소모를 줄일 수 있는 반도체 메모리 장치
US8775725B2 (en) * 2010-12-06 2014-07-08 Intel Corporation Memory device refresh commands on the fly
US8621324B2 (en) * 2010-12-10 2013-12-31 Qualcomm Incorporated Embedded DRAM having low power self-correction capability
KR101882681B1 (ko) 2011-10-27 2018-07-31 삼성전자 주식회사 메모리 장치 및 그 구동 방법
US9323608B2 (en) 2012-06-07 2016-04-26 Micron Technology, Inc. Integrity of a data bus
US9009570B2 (en) 2012-06-07 2015-04-14 Micron Technology, Inc. Integrity of an address bus
WO2014113572A1 (en) * 2013-01-16 2014-07-24 Maxlinear, Inc. Dynamic random access memory for communications systems
CN103187091A (zh) * 2013-03-19 2013-07-03 西安华芯半导体有限公司 Dram自刷新方法
US9583219B2 (en) 2014-09-27 2017-02-28 Qualcomm Incorporated Method and apparatus for in-system repair of memory in burst refresh
CN104575585A (zh) * 2015-01-15 2015-04-29 西安华芯半导体有限公司 一种dram扩展结构及dram扩展方法
KR20210063561A (ko) 2019-11-25 2021-06-02 삼성전자주식회사 반도체 메모리 장치 및 반도체 메모리 장치의 동작 방법
DE102020133713A1 (de) * 2020-02-27 2021-09-02 Taiwan Semiconductor Manufacturing Co., Ltd. Speicheraktualisierung
CN111739568B (zh) * 2020-05-28 2022-02-11 东南大学 一种自适应工艺电压温度降低静态存储器sram漏电流的系统
US11907544B2 (en) * 2020-08-31 2024-02-20 Micron Technology, Inc. Automated error correction with memory refresh

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050078242A (ko) * 2004-01-30 2005-08-04 엘피다 메모리 가부시키가이샤 반도체 기억장치 및 그 리프레시 제어방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4707803B2 (ja) 2000-07-10 2011-06-22 エルピーダメモリ株式会社 エラーレート判定方法と半導体集積回路装置
JP2002056671A (ja) 2000-08-14 2002-02-22 Hitachi Ltd ダイナミック型ｒａｍのデータ保持方法と半導体集積回路装置
JP2003068076A (ja) * 2001-08-27 2003-03-07 Elpida Memory Inc 半導体記憶装置の電力制御方法及び半導体記憶装置
JP2003132677A (ja) 2001-10-29 2003-05-09 Mitsubishi Electric Corp 半導体記憶装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050078242A (ko) * 2004-01-30 2005-08-04 엘피다 메모리 가부시키가이샤 반도체 기억장치 및 그 리프레시 제어방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101043013B1 (ko) 2007-07-18 2011-06-21 후지쯔 가부시끼가이샤 메모리 리프레시 장치 및 메모리 리프레시 방법

Also Published As

Publication number Publication date
US20070133315A1 (en) 2007-06-14
US7477563B2 (en) 2009-01-13

Similar Documents

Publication Publication Date Title
KR100714487B1 (ko) 동적 메모리 장치 및 그 리프레쉬 주기 결정 방법
US7894282B2 (en) Dynamic random access memory device and method of determining refresh cycle thereof
JP5334138B2 (ja) 動的に調整可能な読み出しマージンを有する集積回路メモリ及びその方法
US6965537B1 (en) Memory system and method using ECC to achieve low power refresh
US9208024B2 (en) Memory ECC with hard and soft error detection and management
KR20190137281A (ko) 반도체 메모리 장치, 이를 포함하는 메모리 시스템 및 반도체 메모리 장치의 동작 방법
KR102002925B1 (ko) 메모리 모듈, 그것을 포함하는 메모리 시스템, 그것의 구동 방법
US7861138B2 (en) Error correction in memory devices
JP4478974B2 (ja) 半導体記憶装置及びそのリフレッシュ制御方法
US7810016B2 (en) Semiconductor storage device equipped with ECC function
US7793172B2 (en) Controlled reliability in an integrated circuit
US11269723B2 (en) Memory controller and memory system including the same
US20070162826A1 (en) Method for detecting error correction defects
CN107025948B (zh) 具有标志位指示数据长度的纠错功能的存储器和纠错方法
US10528270B2 (en) Memory system having nonvolatile memory and volatile memory and processor system
KR20220094489A (ko) 반도체 메모리 장치 및 반도체 메모리 장치의 동작 방법
KR20210088917A (ko) 반도체 메모리 장치 및 이를 포함하는 메모리 시스템 및 반도체 메모리 장치의 동작 방법
US7385849B2 (en) Semiconductor integrated circuit device
KR20170004322A (ko) 반도체 장치 및 그 동작 방법
JP4322694B2 (ja) 半導体記憶装置および半導体記憶装置のリフレッシュ方法
KR20220039432A (ko) 반도체 메모리 장치 및 반도체 메모리 장치의 동작 방법
US10229752B2 (en) Memory device correcting data error of weak cell
KR101578789B1 (ko) 동적 메모리 장치의 리프레쉬 주기 결정 방법 및 그 동작 메모리 장치
US20080016434A1 (en) Semiconductor integrated circuit device
JP2005293785A (ja) 半導体記憶装置及びそのセルフリフレッシュ制御方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment
FPAY Annual fee payment
LAPS Lapse due to unpaid annual fee