CN111739568B - 一种自适应工艺电压温度降低静态存储器sram漏电流的系统 - Google Patents

一种自适应工艺电压温度降低静态存储器sram漏电流的系统 Download PDF

Info

Publication number
CN111739568B
CN111739568B CN202010466933.5A CN202010466933A CN111739568B CN 111739568 B CN111739568 B CN 111739568B CN 202010466933 A CN202010466933 A CN 202010466933A CN 111739568 B CN111739568 B CN 111739568B
Authority
CN
China
Prior art keywords
voltage
switch
module
transistor
sram
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010466933.5A
Other languages
English (en)
Other versions
CN111739568A (zh
Inventor
刘新宁
邹为
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Southeast University
Original Assignee
Southeast University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Southeast University filed Critical Southeast University
Priority to CN202010466933.5A priority Critical patent/CN111739568B/zh
Publication of CN111739568A publication Critical patent/CN111739568A/zh
Application granted granted Critical
Publication of CN111739568B publication Critical patent/CN111739568B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
    • G11C11/4125—Cells incorporating circuit means for protecting against loss of information
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K13/00—Thermometers specially adapted for specific purposes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0084—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring voltage only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits

Abstract

本发明公开了一种自适应工艺电压温度降低静态存储器SRAM漏电流的系统，属于基本电气元件的技术领域。该系统包含工艺电压温度监测模块、电压调节模块、假负载模块、开关管模块、功率管模块、状态切换控制信号产生电路模块。上电后系统整体开始工作，工艺电压温度监测模块输出当前工艺、温度下的参考电压值，并能够抵抗一定的电源电压波动，在进入睡眠的切换过程中，假负载首先工作，稳定电压调节环路，预先调整功率管模块栅极电压，减小切换过程中SRAM供电电压下冲，然后假负载关闭，SRAM经过电压调节模块调整，供电电压接近工艺电压温度监测模块输出后彻底进入睡眠模式。本发明在不同的工艺电压温度情况下都会自适应调节SRAM供电电压至最优值，降低漏电流。

Description

一种自适应工艺电压温度降低静态存储器SRAM漏电流的系统
技术领域
本发明公开了一种自适应工艺电压温度降低静态存储器SRAM漏电流的系统，涉及存储器技术，属于基本电气元件的技术领域。
背景技术
在芯片的实际应用场景中，芯片可能工作在不同的模式，常见的模式有高性能模式、低性能模式以及保持模式等。在这些常见模式下芯片的漏电流消耗是不同的，为了延长电池工作时长，降低漏电流变得十分重要，漏电流的抑制效果直接影响到电池的寿命。通常系统处在睡眠或者保持模式下的时间远远大于系统动态工作的时间，因此，降低保持模式下漏电流对于整体漏电流的降低具有重要意义。
当工艺节点更新导致存储单元内部晶体管栅氧层厚度变薄时，会导致SRAM睡眠时保证高良率的最小数据保持电压随工艺和温度波动较大，工艺越快、温度越高，SRAM所需要的最小数据保持电压越低。传统的低漏电SRAM设计通过在SRAM内部采用MOS二极管的方式降低SRAM的实际供电电压，这种方式虽然能在一定程度上降低SRAM的漏电流，但是对工艺电压温度变化较为敏感，不能精确保证SRAM在不同工艺电压温度情况下睡眠时内部供电电压均为最优值。随着工艺变快、电源电压波动、温度上升，SRAM睡眠时供电电压升高，漏电流增大。申请号为201410003005的中国专利公开了静态随机存取存储器的自适应性数据保持电压调节系统，该系统通过设置监测阵列来监测工艺电压温度的变化，并在监测阵列中数据出错后给出警示信号，刷新SRAM 的供电电压并重置监测阵列内的存储数据。该系统可以较好地跟踪工艺电压温度的变化并改变SRAM睡眠时的供电电压，但是随着设计良率的提升，监测阵列会带来大量的面积和功耗开销。
发明内容
本发明的发明目的是针对上述背景技术的不足，提供了一种自适应工艺电压温度降低静态存储器SRAM漏电流的系统，通过面积开销较小的工艺电压温度监测模块拟合SRAM实际的最小数据保持电压，再配合电压调节模块、开关管模块、假负载模块组成的闭环减小了SRAM切换至睡眠状态时的电压下冲，解决了传统低漏电SRAM在不同工艺电压温度情况下不能自适应精确调整SRAM睡眠时供电电压的技术问题，同时保证较低的面积和功耗开销，并且可以降低SRAM由动态工作模式切换至睡眠模式时的供电电压下冲。
本发明为实现上述发明目的采用如下技术方案：
本发明提出一种自适应工艺电压温度降低静态存储器SRAM漏电流的系统，包括：工艺电压温度监测模块、电压调节模块、功率管、开关管模块、假负载模块、状态切换控制信号产生模块。工艺电压温度监测模块用于监测SRAM所处环境变化输出电压调节模块的参考电压，该参考电压值能够确保SRAM在当前工作环境下的数据保持良率；电压调节模块，其参考信号输入端接工艺电压温度监测模块输出的参考电压，其反馈信号输入端接功率管的电流输出端，用于根据工艺电压温度监测模块输出动态调整SRAM供电电压；功率管，其源极接电源，其栅极接电压调节模块的输出端，用于配合电压调节模块调整SRAM供电电压；开关管模块，包括接在电源和SRAM主体电路供电端口之间的第一开关、接在功率管电流输出端和SRAM主体电路供电端口之间的第二开关、由功率管输出电流供电的第三开关、接在电源和电压调节模块反相输入端之间的第四开关；假负载模块，通过第三开关接在功率管电流输出端和地之间，在第三开关短时开启时接入电压比较模块与功率管组成的闭环，用于配合功率管栅极电压的预先调整；状态切换控制信号产生模块用于切换过程中延时打开或关闭开关管模块，通过延时导通第一、第二开关，短时开启第三开关，第四开关与第三开关同步开启的方式促进电压调节模块对功率管栅极电压进行预调节，避免SRAM由动态工作切换到睡眠状态时带来的电压下冲过大，造成数据被破坏。
为了达到本发明的发明目的，上述系统的控制方法包括以下步骤：（1）上电后触发工艺电压温度监测模块自适应当前SRAM所处工艺条件和温度情况下输出对应的参考电压，同时抵抗电源电压的波动造成输出不稳定；（2）与电源相连接的第一开关管导通，SRAM处于正常工作模式；（3）外部输入的高电平切换信号经逻辑运算获得对应假负载短时开启的第三开关控制信号，第四开关与第三开关同步开启，假负载工作一个短脉冲时间，在这个短脉冲期间产生电流，为了让功率管满足第三开关打开引起的电流，电压调节模块调整功率管的栅极电压至较低值，随后第三开关关闭，第三开关关闭的同时，第四开关也会关闭，电压调节模块参考电压逐渐恢复到第四开关打开之前的正常水平，在第三开关和第四开关关闭的瞬间，此时第二开关打开，由于电压调节模块参考电压还未恢复到正常水平，电压调节模块正反相输入端的电压差较小，减小了功率管栅极电压的上冲，加速了切换瞬间功率管栅极电压的调整过程，可以迅速满足SRAM的电流需求，降低SRAM由工作模式切换至睡眠模式时的供电电压下冲，避免对保存的数据造成破坏，同时，在第三开关和第四开关关闭的瞬间切断SRAM与电源之间的第一开关管；（4）SRAM进入调节过程，经过电压调节模块的一段时间调整后SRAM供电电压值接近于当前工艺电压温度监测模块输出的参考电压，进入睡眠模式；（5）外部输入低电平切换信号后，SRAM恢复正常读写电压。
本发明采用上述技术方案，具有以下有益效果：
（1）本申请通过工艺电压温度监测模块实时监测当前工艺电压温度的变化，并自适应当前环境输出接近SRAM最小数据保持电压的最优参考电压值。其输出由两个部分组成：一是晶体管在温度为0K时的阈值电压，该阈值电压反映了全局工艺偏差的影响，二是在温度为0K时晶体管阈值电压的基础上增加的包含温度系数的项，两部分的和近似与先进工艺下SRAM实际所需要的数据保持电压随工艺和温度的变化趋势一致，同时，该电路还具有一定的抵抗电源电压波动的能力。
（2）本申请通过由五管差分对组成的电压调节模块可自适应的将SRAM的供电电压稳定在工艺电压温度监测模块的输出值附近，面积小，结构简单。
（3）为了解决无片外电容造成的SRAM在进入睡眠的切换过程中引起的SRAM供电电压下冲的问题，采用额外的状态切换控制信号产生模块配合四个开关和假负载模块，预先通过电压调节模块调整功率管的栅极电压，使切换过程中功率管P1迅速满足SRAM的电流需求，减缓下冲。
附图说明
图1为本发明中SRAM阵列基本组成单元的电路图。
图2为本发明中工艺电压温度监测模块的电路图。
图3为本发明中假负载模块的电路图。
图4为本发明中状态切换控制信号产生模块的电路图。
图5为本发明自适应工艺电压温度的低漏电静态存储器SRAM的整体系统框图。
图6为本发明状态切换控制信号时序图。
图中标号说明：100为电源线，101为字线，102为位线，103为互补位线，104为第一NMOS管，106为第二NMOS管，107为第一反相器，108为第二反相器，109为地线，net200为电源线，net201为地线，202~206、214为PMOS管，207~213为NMOS管，301为NMOS管，302为电阻，400为延时单元，401为第三反相器，402为异或门，403为与门，404为第四反相器，A为工艺电压温度监测模块，B为电压调节模块，C为SRAM模块，R0为假负载模块中的电阻，net500为电源线，net513为地线，net501~ net512为电路中的互连线，K1~ K4为第一至第四开关管，P1为功率管，SW1~SW4为第一至第四开关管的控制信号。
具体实施方式
下面结合附图对发明的技术方案进行详细说明。
图1为本发明中SRAM阵列基本组成单元，用于存储数据0和1。位线102与第一NMOS管104的漏极相连接，互补位线103与第二NMOS管106的源极相连接，第一NMOS管104的栅极和第二NMOS管106的栅极均连接到字线101上，第一NMOS管104的源极与第一反相器107的输入端以及第二反相器108的输出端输出端相连接，第二NMOS管106的漏极与第一反相器107的输出端以及第二反相器108的输入端相连接，第一反相器107和第二反相器108的供电电源为电源线100，第一反相器107和第二反相器108共同接地109，第一NMOS管104的源极和第二NMOS管106的漏极构成一对相反的存储节点。
图2为本发明中工艺电压温度监测模块。PMOS管202、203、204、205、206、214的源极连接到电源线net200，PMOS管202、203、204、205、206、214的栅极相互连接，PMOS管202的漏极接NMOS管207的漏极，PMOS管203的漏极与NMOS管207栅极、NMOS管208的漏极相连接，PMOS管204的漏极与NMOS管208栅极、NMOS管209的栅极及漏极相连接，NMOS管212的漏极与NMOS管209的源极和NMOS管207的源极相连接，NMOS管208的源极、NMOS管212的源极与地线net201相连接，PMOS管205的漏极与NMOS管210的栅极及漏极、NMOS管213的栅极相连接，NMOS管210的源极与NMOS管213的漏极相连接，NMOS管213的源极与地线net201连接，PMOS管206的漏极与NMOS管211的漏极相连接，NMOS管211的栅极与NMOS管211的漏极相连接，NMOS管211的源极与NMOS管213的漏极相连接，NMOS管211的漏极与VREF输出端口相连，VREF输出端口同时与NMOS管212的栅极连接，PMOS管214的漏极为偏置电流IBIAS输出端口。
图3为本发明中的假负载模块，用于在进入睡眠之前之前中产生电流，促进图5中功率管P1栅极电压的调节。其中，NMOS管301的漏极为假负载的正端，NMOS管301的栅极接脉冲控制信号SW3，NMOS管301的源极接电阻302的一端，电阻302的另一端为假负载的负端。
图4为本发明中的状态切换控制信号产生模块的电路图，用于电路中的脉冲时序控制。输入信号SW由外部配置，SW连接延时单元400输入端，延时单元400输出的信号即为SW1控制信号，SW1连接到第三反相器401的输入端，第三反相器401的输出端为SW2控制信号，SW1连接至异或门402的输入端，SW连接至异或门402的输入端，异或门402的输出端连接到与门403的输入端，SW连接到与门403的输入端，与门403的输出端为SW3控制信号，SW3连接到第四反相器404的输入端，第四反相器404的输出端为SW4控制信号。
图5为本发明自适应低漏电静态存储器SRAM整体系统框图。工艺电压温度监测模块A通过net501与电源线net500连接，工艺电压温度监测模块A通过net508与地线net513连接，工艺电压温度监测模块A的输出参考电压VREF与电压调节模块B的反相输入端相连接，工艺电压温度监测模块A的输出IBIAS输入到电压调节模块内部作为电压调节模块的电流偏置。第四开关管K4的源极与电源线net500连接，第四开关管K4的栅极与控制信号SW4连接，第四开关管K4的漏极与工艺电压温度监测模块的VREF输出端口连接，用于切换瞬间减小电压调节模块正反相输入端的电压差，降低功率管P1栅极电压的上冲，加速P1管栅极电压的调整。电压调节模块B的供电端口通过互连线net502与电源线net500连接，接地端口通过互连线net509与地线net513连接，输出端口通过互连线net505与功率管P1的栅极连接，功率管P1的漏极通过互连线net507连接至电压调节模块B的正相输入端并和第三开关管K3的漏极、第二开关管K2的源极连接，第三开关管K3的栅极与控制信号SW3相连，第三开关管K3的源极与电阻R0一端连接，电阻R0的另一端与地线net513连接，第二开关管K2的栅极与控制信号SW2连接，第二开关管K2的漏极通过互连线net511与SRAM模块C的电源端以及第一开关管K1的漏极连接，SRAM模块C通过互连线net512与地线net513连接，第一开关管K1的栅极与控制信号SW1连接，功率管P1的源极和第一开关管K1的源极通过互连线net503与电源线net500连接。
本发明目的是自适应工艺电压温度来降低静态存储器SRAM漏电流，具体实施方案如下：
（1）正常工作时，图4中SW输入信号为0，开关管K1栅极时输入的控制信号SW1为0，SW2为1，SW3为0，SW4为1，时序关系如图6中第
Figure DEST_PATH_IMAGE002
阶段所示，开关管K1导通，SRAM供电电压为电源线net500，此时开关管K2、K3、K4关闭，SRAM处于正常工作模式；
（2）图4中SW信号拉高，SW1为0，开关管K1仍导通，SW2为1，开关管K2仍关闭，SW3为1，开关管K3导通，SW4为0，开关管K4导通，时序关系如图6中第
Figure DEST_PATH_IMAGE004
阶段所示，参考电压VREF被拉高，但VREF的数值始终低于电源电压VDD，假负载开始工作，触发电压调节模块对功率管P1的栅极电压进行预调节；
（3）经过延时，SW1为1，SW2为0，SW3为0，SW4为1，开关管K1、开关管K3、开关管K4关闭，开关管K2导通，时序关系如图6中第
Figure DEST_PATH_IMAGE006
阶段所示，由于经过功率管P1的栅电压预调节，减小切换过程中功率管栅极电压的调整时间，进而减小切换过程中的电压下冲，避免对SRAM存储数据造成破坏；
（4）切换完毕后，电压调节模块根据工艺电压温度监测模块对当前环境的自适应输出结果，将SRAM供电电压稳定在参考电压附近；
（5）当SRAM睡眠一段时间后，需要恢复正常工作，图4中SW信号再切换到0，时序关系如图6中第④阶段所示SRAM恢复正常工作模式。

Claims (8)

1.一种自适应工艺电压温度降低静态存储器SRAM漏电流的系统，其特征在于，包括：
工艺电压温度监测模块，实时监测SRAM所处工艺条件下的温度变化，输出随实时工艺条件下温度动态变化的参考电压；
电压调节模块，其参考信号输入端接工艺电压温度监测模块输出的参考电压，其反馈信号输入端接功率管的电流输出端；
功率管，其供电端接电源，其控制端接电压调节模块的输出端；
开关管模块，包括：接在电源和SRAM供电端口之间的第一开关、接在功率管电流输出端和SRAM供电端口之间的第二开关、接在功率管电流输出端和假负载模块之间的第三开关、接在电源和电压调节模块参考信号输入端之间的第四开关；
假负载模块，其一端与第三开关的电流输出端连接，其另一端接地；及，
状态切换控制信号产生模块，在SRAM处于正常工作模式时仅使能第一开关开启，在SRAM由工作模式切换至睡眠模式的指令到来时使能第三开关和第四开关短时开启进行功率管栅极电压的预调节，在预调节后关闭第一、第三、第四开关并使能第二开关。
2.根据权利要求1所述一种自适应工艺电压温度降低静态存储器SRAM漏电流的系统，其特征在于，所述电压调节模块为电压比较器，其反相输入端接工艺电压温度监测模块输出的参考电压，其正相输入端接功率管的电流输出端，其供电端口接电源，其偏置电流由工艺电压温度监测模块提供，其接地端口接地。
3.根据权利要求1所述一种自适应工艺电压温度降低静态存储器SRAM漏电流的系统，其特征在于，所述工艺电压温度监测模块包括：
第一差分管对，由共漏连接的第一PMOS管和第一NMOS管组成，第一PMOS管的源极接电源线；
第二差分管对，由共漏连接的第二PMOS管和第二NMOS管组成，第二PMOS管的源极接电源线，第二PMOS管的漏极和第二NMOS管的漏极以及第一NMOS管的栅极连接；
第三差分管对，由共漏连接的第三PMOS管和第三NMOS管组成，第三PMOS管的源极接电源线，第三PMOS管的漏极、第三NMOS管的漏极及栅极、第二NMOS管的栅极相互连接；
第四差分管对，由共漏连接的第四PMOS管和第四NMOS管组成，第四PMOS管的源极接电源线；
第五差分管对，由共漏连接的第五PMOS管和第五NMOS管组成，第五PMOS管的源极接电源线，第一至第五PMOS管的栅极并接在一起；
阈值电压受温度影响的晶体管，其漏极与第五NMOS管的源极连接，其栅极与第五NMOS管的漏极及栅极相互连接；及，
续流管，其漏极与第一NMOS管源极、第三NMOS管源极相连，其源极与第二NMOS管源极、晶体管源极相连，其栅极与第五NMOS管的栅极及漏极并接后做为参考电压的输出端口。
4.根据权利要求3所述一种自适应工艺电压温度降低静态存储器SRAM漏电流的系统，其特征在于，所述工艺电压温度监测模块还包括提供偏置电流的第六PMOS管，第六PMOS管的源极与第一至第五PMOS管的源极并接，第六PMOS管的栅极与第一至第五PMOS管的栅极并接，第六PMOS管的漏极为偏置电流输出端口。
5.根据权利要求1所述一种自适应工艺电压温度降低静态存储器SRAM漏电流的系统，其特征在于，所述假负载模块为一端与第三开关的电流输出端连接另一端接地的电阻。
6.根据权利要求1所述一种自适应工艺电压温度降低静态存储器SRAM漏电流的系统，其特征在于，所述功率管、第一开关管、第二开关管、第四开关管均为PMOS管，第三开关管为NMOS管。
7.根据权利要求6所述一种自适应工艺电压温度降低静态存储器SRAM漏电流的系统，其特征在于，所述状态切换控制信号产生模块包括：
延时单元，其输入端接外部配置信号，对外部配置信号延时后输出第一开关的控制信号；
第一反相器，其输入端接延时单元的输出端，对第一开关控制信号信号反相处理后输出第二开关的控制信号；
异或门，其一输入端接延时单元的输出端，其另一输出端接外部配置信号；
与门，其一输入端接异或门的输出端，其另一输入端接外部配置信号，输出第三开关的控制信号；及，
第二反相器，其输入端接与门的输出端，对第三开关控制信号反相处理后输出第四开关的控制信号。
8.一种自适应工艺电压温度降低静态存储器SRAM漏电流的方法，其特征在于，通过权利要求1所述系统实现，具体包括如下步骤：
首先，给系统上电使能工艺电压温度监测模块输出随实时工艺条件下温度动态变化的参考电压，SRAM处于正常工作模式；
接着，在SRAM由工作模式切换至睡眠模式的指令到来时，使能第三开关和第四开关短时开启，进行功率管栅极电压的预调节；
然后，关闭第一、第三、第四开关并使能第二开关，进行SRAM供电电压跟随参考电压的调整；
最后，在SRAM供电电压值接近于当前工艺电压温度监测模块给出的参考电压时间完成睡眠模式切换，等待恢复工作模式指令的到来。
CN202010466933.5A 2020-05-28 2020-05-28 一种自适应工艺电压温度降低静态存储器sram漏电流的系统 Active CN111739568B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010466933.5A CN111739568B (zh) 2020-05-28 2020-05-28 一种自适应工艺电压温度降低静态存储器sram漏电流的系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010466933.5A CN111739568B (zh) 2020-05-28 2020-05-28 一种自适应工艺电压温度降低静态存储器sram漏电流的系统

Publications (2)

Publication Number Publication Date
CN111739568A CN111739568A (zh) 2020-10-02
CN111739568B true CN111739568B (zh) 2022-02-11

Family

ID=72647926

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010466933.5A Active CN111739568B (zh) 2020-05-28 2020-05-28 一种自适应工艺电压温度降低静态存储器sram漏电流的系统

Country Status (1)

Country Link
CN (1) CN111739568B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112634958A (zh) * 2020-12-30 2021-04-09 南京低功耗芯片技术研究院有限公司 一种降低sram睡眠状态漏电的电路
CN114036895B (zh) * 2021-11-08 2023-09-12 南方电网数字电网研究院有限公司 自适应调压SoC系统及控制方法
CN115035925A (zh) * 2022-06-30 2022-09-09 长鑫存储技术有限公司 灵敏放大器和半导体存储器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103023324A (zh) * 2012-11-21 2013-04-03 东南大学 一种具有高负载调整率的快速瞬态响应dc-dc开关变换器
CN104183269A (zh) * 2014-08-29 2014-12-03 东南大学 一种低电压单端读写sram存储单元及控制方法
CN104517638A (zh) * 2013-09-27 2015-04-15 邱沥毅 静态随机存取存储器的自适应性数据保持电压调节系统

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7307907B2 (en) * 2003-12-11 2007-12-11 Texas Instruments Incorporated SRAM device and a method of operating the same to reduce leakage current during a sleep mode
KR100714487B1 (ko) * 2005-11-29 2007-05-07 삼성전자주식회사 동적 메모리 장치 및 그 리프레쉬 주기 결정 방법
US10509426B2 (en) * 2018-05-02 2019-12-17 Analog Devices Global Unlimited Company Methods and circuits for controlling and/or reducing current leakage during a low-power or inactive mode

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103023324A (zh) * 2012-11-21 2013-04-03 东南大学 一种具有高负载调整率的快速瞬态响应dc-dc开关变换器
CN104517638A (zh) * 2013-09-27 2015-04-15 邱沥毅 静态随机存取存储器的自适应性数据保持电压调节系统
CN104183269A (zh) * 2014-08-29 2014-12-03 东南大学 一种低电压单端读写sram存储单元及控制方法

Also Published As

Publication number Publication date
CN111739568A (zh) 2020-10-02

Similar Documents

Publication Publication Date Title
CN111739568B (zh) 一种自适应工艺电压温度降低静态存储器sram漏电流的系统
US9236113B2 (en) Read assist for an SRAM using a word line suppression circuit
US7379354B2 (en) Methods and apparatus to provide voltage control for SRAM write assist circuits
US9378805B2 (en) Stable memory source bias over temperature and method
US8004924B2 (en) Voltage regulator for memory
JPH06295584A (ja) 半導体集積回路
KR101559908B1 (ko) 반도체 메모리 장치의 내부전압 발생회로
US11302389B2 (en) Circuit for reducing leakage current of SRAM memory array and control method for same
US7863878B2 (en) Voltage regulator for write/read assist circuit
US11361810B2 (en) Power mode wake-up for memory on different power domains
US7215594B2 (en) Address latch circuit of memory device
US9401192B2 (en) Ferroelectric memory device and timing circuit to control the boost level of a word line
US10056133B2 (en) Semiconductor memory device
US8018757B2 (en) Semiconductor memory device and trimming method thereof
US11315655B2 (en) Low power memory state retention regulator
US10971218B2 (en) Method and apparatus for memory noise-free wake-up protocol from power-down
KR102035612B1 (ko) 셀프 리프레쉬 제어 장치
US6307803B1 (en) Dynamic random access memory suitable for use as a compatible transistor of a static random access memory and the method for operating the same
US11262783B2 (en) Systems and methods for initializing bandgap circuits
CN117612585A (zh) 一种温度自适应的sram睡眠模式供电电压控制电路及控制方法
US11869603B2 (en) Voltage regulation
US11935581B2 (en) Circuit module with reliable margin configuration
US9299413B1 (en) Semiconductor systems
US20230253928A1 (en) Current tracking bulk voltage generator
US10847189B1 (en) Voltage regulator for generation of a voltage for a RAM cell

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant