KR102035612B1 - 셀프 리프레쉬 제어 장치 - Google Patents

셀프 리프레쉬 제어 장치 Download PDF

Info

Publication number
KR102035612B1
KR102035612B1 KR1020120150995A KR20120150995A KR102035612B1 KR 102035612 B1 KR102035612 B1 KR 102035612B1 KR 1020120150995 A KR1020120150995 A KR 1020120150995A KR 20120150995 A KR20120150995 A KR 20120150995A KR 102035612 B1 KR102035612 B1 KR 102035612B1
Authority
KR
South Korea
Prior art keywords
voltage
signal
refresh
self
bulk
Prior art date
Application number
KR1020120150995A
Other languages
English (en)
Other versions
KR20140081344A (ko
Inventor
장남규
최영근
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020120150995A priority Critical patent/KR102035612B1/ko
Priority to US13/846,845 priority patent/US9058895B2/en
Publication of KR20140081344A publication Critical patent/KR20140081344A/ko
Application granted granted Critical
Publication of KR102035612B1 publication Critical patent/KR102035612B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/402—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration individual to each memory cell, i.e. internal refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G11C5/146—Substrate bias generators

Abstract

본 발명은 셀프 리프레쉬 제어 장치에 관한 것으로, 반도체 장치에서 셀프 리프레쉬 동작시 전류를 줄일 수 있도록 하는 기술이다. 이러한 본 발명은 뱅크의 액티브 종료 상태를 나타내는 아이들신호와 셀프 리프레쉬 신호를 조합하여 벌크전압을 제어하기 위한 제어신호를 생성하는 벌크전압 제어부, 제어신호에 따라 벌크전압의 레벨을 변경하여 출력하는 벌크전압 구동부, 및 벌크전압을 벌크 바이어스 전압으로 입력받아 셀프 리프레쉬의 액티브 신호를 출력하는 리프레쉬 제어부를 포함한다.

Description

셀프 리프레쉬 제어 장치{Self refresh control device}
본 발명은 셀프 리프레쉬 제어 장치에 관한 것으로, 반도체 장치에서 셀프 리프레쉬 동작시 전류를 줄일 수 있도록 하는 기술이다.
일반적으로, 디램의 기억 단위는 한 개의 트랜지스터와 한 개의 정전용량체로 구성된 단위 셀들이 매트릭스 구조를 갖추어 이들은 복수의 로오와 복수의 컬럼으로 배열된다. 따라서, 이들 로오와 컬럼을 지정하는 어드레스가 존재하고 이들 어드레스와 더불어 개별 셀 단위에 읽기/쓰기 동작을 수행하는 명령이 필요하다.
디램의 셀은 전하의 형태로 데이터를 셀에 저장하기 때문에 셀을 제조하는 실리콘의 물질적 특성 때문에 저장된 데이터는 시간에 자유롭지 못하다. 즉, 한 번 저장된 셀 데이터는 주기적으로 재충전을 하지 않으면 기억된 데이터를 상실하는 특성을 갖는다.
디램 셀에 저장된 데이터는 누설 전류(Leakage Current)에 의해 소멸되므로 셀의 데이터를 감지 및 증폭한 후 셀에 다시 데이터를 기록(Rewrite)하게 되는데, 이러한 재충전 동작을 리프레쉬(Refresh) 라고 한다.
리프레쉬 동작은 디램셀의 데이터를 읽어내어 증폭한 다음 다시 재저장하는 과정에 있다. 이러한 역할을 수행하는 장치가 비트라인 센스앰프이고 이들은 메모리 셀 어레이의 근접한 영역에 배치된다.
리프레쉬 동작의 순서는 다음과 같다. 먼저, 리프레쉬 명령이 인가되면 그 명령이 인가될 당시에 활성화되는 로오 어드레스에 근거하여 단위 셀 어레이 내에 있는 복수의 로오 중에서 한 개를 선택한다.
선택된 로오는 워드선이 일정한 전위로 충전되면서 선택된 로오에 접속된 모든 셀들이 활성화되고 활성화된 셀을 통하여 데이터가 비트라인에 전달된다. 그리고, 비트라인 센스앰프의 동작으로 데이터가 증폭되어 다시 선택된 셀에 저장된다.
동기식 디램에서 가장 대표적인 리프레쉬 방법으로 오토 리프레쉬와 셀프 리프레쉬가 있다. 오토 리프레쉬는 리프레쉬 동작을 일정한 시간에 준하여 동기식 디램 칩의 외부 단자를 통하여 인가된다.
그러나, 셀프 리프레쉬 방법은 첫 번째 리프레쉬 할 때만 명령이 주어지면 이어지는 리프레쉬는 칩 내부에 구비된 타이머의 지시에 따라 자동으로 리프레쉬를 수행하도록 되어있다.
동기식 디램에서 셀프 리프레쉬 모드로 진입하는 방법은 클록에 대하여 동기하도록 규정되어 있다. 즉, 클록의 포지티브 에지에서 라스바 신호(RAS#), 카스바 신호(CAS#), 칼럼선택 신호(CS#), 클럭인에이블 신호(CKE) 등 외부에서 주어지는 신호에 의하여 진입 모드가 결정된다.
그러나, 셀프 리프레쉬 진행 모드 동안 일정한 내부 주기에 기준하여 개별 리프레쉬를 수행한 이후 혹은 개별 리프레쉬의 진행 중 언제든지 셀프 리프레쉬를 종료할 수 있는 조건을 갖추어야한다. 즉, 셀프 리프레쉬 모드 동안에는 칩 내부의 동작은 비동기적으로 동작하고 외부에서 인가되는 클록에 영향을 받지 않는다.
이러한 동작의 근거는 클록 인에이블신호(CKE)의 핀이 비활성화됨으로써 이루어진다. 따라서, 셀프 리프레쉬를 종료하는 동작도 비동기적으로 발생하게 된다.
구체적으로 셀프 리프레쉬 동작을 종료하는 방법은 클록 인에이블신호가 다시 활성화됨으로써 이루어진다. 즉, 클록 인에이블신호가 활성화되면서 다시 외부 클록 신호가 칩 내부에 전달되고 다시 칩의 동작에 영향을 미치게 되며 종료 이후 지연 시간을 거친 후 다른 동작으로 연결된다.
위에 기재된 상황에 근거하여 셀프 리프레쉬 모드의 동작 구간을 구분하면 다음과 같다. 먼저, 클록에 동기하여 셀프 리프레쉬 모드에 진입하는 동작 구간, 그리고 비동기적으로 내부의 개별적인 리프레쉬 동작을 수행하는 구간, 그리고 비동기적인 종료 동작 구간으로 나눌 수 있다.
핸드폰이나 노트북 등의 모바일 제품에서 가장 중요한 사항 중 하나는 주어진 배터리로 얼마나 오랫동안 연속해서 제품을 동작시킬 수 있느냐 하는 것이다. 따라서, 이러한 제품들에 탑재되는 모바일 디램에서는 디램의 대기 상태에서 발생하는 셀프 리프레쉬 전류를 줄이는 것이 매우 중요하다.
본 발명은 벌크 바이어스(Bulk Bias) 컨트롤 방식을 사용하여 셀프 리프레쉬 동작시 전류를 줄이되, 셀프 리프레쉬 액티브 동작의 종료를 알리는 신호를 제어하여 안정적인 셀프 리프레쉬 동작이 가능하도록 하는 특징을 갖는다.
본 발명의 실시예에 따른 셀프 리프레쉬 제어 장치는, 뱅크의 액티브 종료 상태를 나타내는 아이들신호와 셀프 리프레쉬 신호를 조합하여 벌크전압을 제어하기 위한 제어신호를 생성하는 벌크전압 제어부; 제어신호에 따라 벌크전압의 레벨을 변경하여 출력하는 벌크전압 구동부; 및 벌크전압을 벌크 바이어스 전압으로 입력받아 셀프 리프레쉬의 액티브 신호를 출력하는 리프레쉬 제어부를 포함하는 것을 특징으로 한다.
본 발명은 셀프 리프레쉬 액티브 동작의 불안정 요소를 없애고 셀프 리프레쉬 동작을 안정적으로 수행할 수 있도록 하는 효과를 제공한다.
아울러 본 발명의 실시예는 예시를 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
도 1은 본 발명의 실시예에 따른 셀프 리프레쉬 제어 장치의 구성도.
도 2는 도 1의 제어신호 생성부에 관한 상세 회로도.
도 3은 도 1의 벌크전압 제어부에 관한 상세 회로도.
도 4는 도 1의 벌크전압 구동부에 관한 상세 회로도.
도 5는 도 1의 리프레쉬 제어부에 관한 상세 회로도.
도 6은 본 발명의 실시예에 따른 셀프 리프레쉬 제어 장치의 동작 파형도.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.
도 1은 본 발명의 실시예에 따른 셀프 리프레쉬 제어 장치의 구성도이다.
본 발명의 실시예는 제어신호 생성부(10), 벌크전압 제어부(100), 벌크전압 구동부(200), 리프레쉬 제어부(300) 및 메모리 셀(400)을 포함한다.
제어신호 생성부(10)는 복수의 뱅크 어드레스 BA<0>~BA<7>를 조합하여 아이들신호 RASIDLE를 생성한다. 여기서, 아이들신호 RASIDLE는 각 뱅크의 액티브 동작이 모두 종료되었을 때 로우 레벨로 천이되어 각 뱅크의 액티브 종료를 나타내는 신호이다.
이러한 아이들신호 RASIDLE는 복수의 뱅크 어드레스 BA<0>~BA<7> 중 적어도 하나 이상의 뱅크 어드레스가 액티브 상태인 경우 하이 레벨을 유지하고, 모든 뱅크 어드레스 BA<0>~BA<7>의 액티브 동작이 종료되는 경우 로우 레벨로 천이하게 된다. 즉, 아이들신호 RASIDLE가 하이 레벨로 활성화되는 구간에서는 복수의 뱅크 어드레스 BA<0>~BA<7> 중 적어도 어느 하나의 뱅크가 활성화되었다는 것이고, 아이들신호 RASIDLE가 로우 레벨로 천이하면 모든 뱅크의 액티브 동작이 종료되었다는 것을 의미한다.
벌크전압 제어부(100)는 셀프 리프레쉬 신호 SREF와 아이들신호 RASIDLE에 따라 제어신호 AB를 출력한다. 벌크전압 구동부(200)는 셀프 리프레쉬 액티브 동작시 제어신호 AB에 따라 벌크전압 VBULK을 구동하여 출력한다.
이러한 벌크전압 제어부(100)는 셀프 리프레쉬 신호 SREF가 하이 레벨인 상태에서 셀프 리프레쉬 액티브 동작이 수행되는 도중에 아이들신호 RASIDLE가 활성화되면 제어신호 AB를 로우 레벨로 유지한다. 이에 따라, 벌크전압 구동부(200)는 벌크전압 VBULK의 레벨을 변화시키지 않고 그대로 유지하게 된다.
반면에, 벌크전압 제어부(100)는 셀프 리프레쉬 액티브 동작이 수행되는 도중에 모든 뱅크의 액티브 동작이 종료되어 아이들신호 RASIDLE가 비활성화 상태가 되면 제어신호 AB를 로우 레벨로 천이하여 출력한다. 이에 따라, 벌크전압 구동부(200)는 벌크전압 VBULK의 레벨을 상승시키도록 제어한다.
리프레쉬 제어부(300)는 벌크전압 VBULK을 벌크 바이어스 전압으로 인가받아 액티브 신호 ACT를 메모리 셀(400)에 출력한다. 액티브 신호 ACT가 활성화되면 각 메모리 셀(400)의 워드라인을 인에이블시켜 각 뱅크에 대해 셀프 리프레쉬 동작이 수행된다.
도 2는 도 1의 제어신호 생성부(10)에 관한 상세 회로도이다.
제어신호 생성부(10)는 복수의 노아게이트 NOR1~NOR5와, 복수의 낸드게이트 ND1, ND2 및 인버터 IV1를 포함한다.
여기서, 노아게이트 NOR1는 뱅크 어드레스 BA<0>, BA<1>를 노아연산하여 출력한다. 노아게이트 NOR2는 뱅크 어드레스 BA<2>, BA<3>를 노아연산하여 출력한다. 노아게이트 NOR3는 뱅크 어드레스 BA<4>, BA<5>를 노아연산하여 출력한다. 노아게이트 NOR4는 뱅크 어드레스 BA<6>, BA<7>를 노아연산하여 출력한다.
그리고, 낸드게이트 ND1는 노아게이트 NOR1, NOR2의 출력을 낸드연산한다. 낸드게이트 ND2는 노아게이트 NOR3, NOR4의 출력을 낸드연산한다. 노아게이트 NOR5는 낸드게이트 ND1, ND2의 출력을 노아연산하여 출력한다. 인버터 IV1는 노아게이트 NOR5의 출력을 반전 구동하여 아이들신호 RASIDLE를 출력한다.
이러한 제어신호 생성부(10)는 뱅크 어드레스 BA<0>~BA<7> 중 적어도 하나 이상의 뱅크 어드레스가 액티브 상태인 경우 아이들신호 RASIDLE를 하이 레벨로 출력하고, 액티브 동작이 종료되어 모든 뱅크 어드레스 BA<0>~BA<7>가 로우 레벨인 경우 아이들신호 RASIDLE를 로우 레벨로 천이시킨다.
도 3은 도 1의 벌크전압 제어부(100)에 관한 상세 회로도이다.
벌크전압 제어부(100)는 지연부(110), 낸드게이트 ND3, 노아게이트 NOR6 및 복수의 인버터 IV2~IV4를 포함한다. 여기서, 낸드게이트 ND3, 노아게이트 NOR6 및 복수의 인버터 IV2~IV4는 논리조합수단에 해당한다.
여기서, 지연부(110)는 셀프 리프레쉬 신호 SREF를 일정시간 지연하여 지연신호 PWDD를 출력한다. 낸드게이트 ND3는 아이들신호 RASIDLE와 제어신호 AB를 낸드연산하여 출력한다. 인버터 IV3는 낸드게이트 ND3의 출력을 반전하여 출력한다.
노아게이트 NOR6는 인버터 IV2에 의해 반전된 지연신호 PWDD와 인버터 IV3의 출력을 노아연산하여 제어신호 A를 출력한다. 인버터 IV4는 제어신호 A를 반전하여 제어신호 AB를 출력한다.
도 4는 도 1의 벌크전압 구동부(200)에 관한 상세 회로도이다.
벌크전압 구동부(200)는 제 1전압 공급부(210)와, 제 2전압 공급부(220)를 포함한다. 제 1전압 공급부(210)는 전원전압 VDD1을 벌크전압 VBULK으로 공급하고, 제 2전압 공급부(220)는 페리전압 VPERI을 벌크전압 VBULK으로 공급한다. 여기서, 페리전압 VPERI은 전원전압 VDD1 보다 낮은 전압 레벨을 갖으며, 외부에서 인가되는 전압을 나타낸다.
제 1전압 공급부(210)는 PMOS 트랜지스터 P1를 포함한다. PMOS 트랜지스터 P1는 전원전압 VDD1 인가단과 벌크전압 VBULK 출력단 사이에 연결되어 게이트 단자를 통해 제어신호 AB가 인가된다.
그리고, 제 2전압 공급부(220)는 PMOS 트랜지스터 P2를 포함한다. PMOS 트랜지스터 P2는 페리전압 VPERI 인가단과 벌크전압 VBULK 출력단 사이에 연결되어 게이트 단자를 통해 제어신호 A가 인가된다.
도 5는 도 1의 리프레쉬 제어부(300)에 관한 상세 회로도이다.
리프레쉬 제어부(300)는 복수의 전압 구동부를 포함한다. 복수의 전압 구동부는 복수의 PMOS 트랜지스터 P3~PN를 포함한다. 복수의 PMOS 트랜지스터 P3~PN는 페리전압 VPERI 인가단과 액티브 신호 ACT의 출력단 사이에 병렬 연결되어 벌크 단자를 통해 벌크전압 VBULK이 인가된다.
본 발명의 실시예에 따른 셀프 리프레쉬 제어 장치는 셀프 리프레쉬 전류(Self refresh current)를 줄이기 위해 PMOS 트랜지스터 P3~PN의 벌크 바이어스 제어 스킴(PMOS Bulk Bias Control Scheme)을 이용한다. 벌크 바이어스 제어 스킴을 이용하여 PMOS 트랜지스터 P3~PN의 오프 누설 전류를 줄이도록 한다.
서브 문턱 누설 전류(Sub-threshold leakage current)는 오프 상태의 트랜지스터에서 발생한다. 이때, 오프 누설 전류는 트랜지스터의 문턱전압(Vt)에 반비례하고, 드레인-소스전압(Vds)에 비례한다.
따라서, 셀프 리프레쉬 액티브 동작시에는 오프 누설 전류를 줄이기 위해서 PMOS 트랜지스터 P3~PN의 벌크 전압 레벨을 높여주게 된다. 즉, 셀프 리프레쉬 액티브 동작시에는 제 1전압 공급부(210)가 턴 온 되어 벌크전압 VBULK이 전원전압 VDD1 레벨로 높아지게 되고, 노말 모드에서는 제 2전압 공급부(220)가 턴 온 되어 벌크전압 VBULK이 페리전압 VPERI 전압 레벨로 낮아지게 된다.
이러한 구성을 갖는 본 발명의 실시예에 따른 셀프 리프레쉬 제어 장치의 동작 과정을 도 6의 동작 타이밍도를 참조하여 설명하면 다음과 같다.
셀프 리프레쉬 구간 동안에 벌크 바이어스(Bulk bias)를 제어하는 방식은 트랜지스터의 특성을 이용해서 오프 누설 전류(Off leakage current)를 줄이고자 할 때 사용된다. 즉, 벌크 바이어스(Bulk bias) 제어 방식은 트랜지스터의 벌크 바이어스에 소스 전압보다 높은 전압을 인가해서 소스 단자에서 드레인 단자로 흐르는 누설 전류를 단속하는 방식이다.
그런데, 벌크 바이어스 제어 방법을 사용하는 경우 잦은 리프레쉬가 수행된다. 이에 따라, 리프레쉬 진입(Entry) 또는 리프레쉬 종료(Exit) 간의 전력 소모를 줄이기 위해 셀프 리프레쉬 동작의 진입 후 일정 시간 동안 벌크 전압이 가변되지 않도록 한다. 즉, 셀프 리프레쉬 신호 SREF가 활성화되어 셀프 리프레쉬 모드로 진입(Entry)한 이후에 지연부(110)의 지연시간만큼 지연된 후 지연신호 PWDD가 하이 레벨로 천이하게 된다.
종래기술에서는 셀프 리프레쉬 모드로 진입(Entry)한 이후 일정 지연시간이 경과되면 벌크전압 VBULK이 상승하게 된다. 그런데, 셀프 리프레쉬 모드로 진입하면 내부적으로 셀프 리프레쉬를 진행하기 위한 제어신호를 생성하여 각 뱅크마다 셀프 리프레쉬 액티브 동작을 진행하게 된다.
즉, 벌크 바이어스의 인가에 따라 트랜지스터의 벌크전압 VBULK 레벨이 상승하고 있는 도중에 액티브 신호가 ACT가 활성화 상태가 될 수 있다. 벌크전압 VBULK이 가변되는 상태에서 액티브 동작이 수행되면 셀프 리프레쉬 동작을 수행하기 위한 트랜지스터의 게이트 단자가 하이 또는 로우 레벨로 천이하게 된다.
그러면, 벌크전압 VBULK이 불안정하게 되어 안정적인 셀프 리프레쉬 동작을 안정적으로 수행할 수 없게 된다. 이에 따라, 각 셀에 대한 셀프 리프레쉬 동작이 제대로 수행되지 않아 데이터 손실이 발생하게 된다.
본 발명의 실시예에서는 셀프 리프레쉬 동작시 뱅크가 액티브 되는 도중에 벌크전압 VBULK이 가변되지 않도록 제어한다. 즉, 셀프 리프레쉬 액티브 동작이 종료되었음을 알리는 신호를 제어하여 셀프 리프레쉬 동작을 안정화시킬 수 있도록 한다.
먼저, 셀프 리프레쉬 명령이 인가되면 셀프 리프레쉬 신호 SREF가 활성화된다. 셀프 리프레쉬 신호 SREF가 활성화되어 셀프 리프레쉬 모드로 진입(Entry)한 이후에 지연부(110)의 지연시간만큼 지연된 후 지연신호 PWDD가 하이 레벨로 천이된다. 셀프 리프레쉬 동작이 자주 수행되어 전력이 소모되는 것을 방지하기 위해 셀프 리프레쉬 진입(Entry)시 활성화되는 셀프 리프레쉬 신호 SREF를 일정시간 지연시켜 지연신호 PWDD를 생성하게 된다.
만약, 지연신호 PWDD와 아이들신호 RASIDLE가 모두 하이 레벨인 상태에서는 제어신호 A가 그대로 로우 레벨을 유지하게 된다. 이때, 제어신호 A가 로우 레벨인 경우 PMOS 트랜지스터 P2가 턴 온 되고 PMOS 트랜지스터 P1가 턴 오프 된다.
이에 따라, 벌크전압 VBULK이 페리전압 VPERI 레벨로 출력된다. 그러면, 복수의 PMOS 트랜지스터 P3~PN의 벌크 단자에 페리전압 VPERI이 인가된다. 따라서, PMOS 트랜지스터 P3~PN의 소스 단자와 벌크 단자에 동일한 전압이 인가된다.
즉, 지연신호 PWDD가 하이 레벨이 되어 벌크전압 VBULK을 상승시킬 시점이 되는데, 지연신호 PWDD가 하이 레벨인 상태에서 뱅크가 액티브 동작 중임을 알리는 아이들신호 RASIDLE가 하이 레벨로 천이하게 되면 벌크전압 VBULK을 상승시키지 않고 그대로 유지하도록 한다.
이후에, 제어신호 생성부(10)는 액티브 동작이 종료되어 모든 뱅크 어드레스 BA<0>~BA<7>가 로우 레벨인 경우 아이들신호 RASIDLE를 로우 레벨로 천이시킨다. 지연신호 PWDD가 하이 레벨인 상태에서 아이들신호 RASIDLE가 로우 레벨로 천이하는 경우 모든 뱅크의 액티브 동작이 종료되었음을 나타낸다. 이에 따라, 아이들신호 RASIDLE가 로우 레벨로 천이되는 시점에서 제어신호 A가 하이 레벨로 천이하고 제어신호 AB가 로우 레벨로 천이하게 된다.
그러면, PMOS 트랜지스터 P2가 턴 오프 되고, PMOS 트랜지스터 P1가 턴 온 된다. 이에 따라, 벌크전압 VBULK이 전원전압 VDD1 레벨로 출력된다. 그러면, 복수의 PMOS 트랜지스터 P3~PN의 벌크 단자에 전원전압 VDD1이 인가된다.
복수의 PMOS 트랜지스터 P3~PN의 소스 전압은 페리전압 VPERI이다. 따라서, PMOS 트랜지스터 P3~PN의 벌크 단자에 소스 단자보다 더 높은 레벨의 전원전압 VDD1이 인가되어 PMOS 트랜지스터 P3~PN의 소스 단자에서 드레인 단자로 흐르는 오프 누설 전류(Off leakage current)를 줄일 수 있게 된다.
이때, 제어신호 AB가 로우 레벨인 상태에서는 다음에 아이들신호 RASIDLE가 하이 레벨로 천이하는 경우에도 벌크전압 VBULK은 이전 상태를 유지하게 된다. 즉, 벌크전압 VBULK이 상승하고 있는 상태에서 다음 아이들신호 RASIDLE가 하이 레벨로 천이한다는 것은 액티브 동작을 수행한다는 의미이다.
벌크전압 VBULK이 상승하고 있는 액티브 동작 상태에서는 벌크전압 VBULK이 이미 전원전압 VDD1 레벨로 안정화된 상태인 것을 나타낸다. 따라서, 제어신호 AB가 로우 레벨인 상태에서 다음 아이들신호 RASIDLE가 하이 레벨로 천이하는 경우 벌크전압 VBULK의 레벨은 변화되지 않고, 셀프 리프레쉬 신호 SREF에 의해서만 변화된다.

Claims (14)

  1. 뱅크의 액티브 종료 상태를 나타내는 아이들신호와 셀프 리프레쉬 신호를 조합하여 벌크전압을 제어하기 위한 제어신호를 생성하는 벌크전압 제어부;
    상기 제어신호에 따라 상기 벌크전압의 레벨을 변경하여 출력하는 벌크전압 구동부; 및
    상기 벌크전압을 벌크 바이어스 전압으로 입력받아 셀프 리프레쉬의 액티브 신호를 출력하는 리프레쉬 제어부를 포함하는 것을 특징으로 하는 셀프 리프레쉬 제어 장치.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서, 뱅크 어드레스를 조합하여 상기 아이들신호를 생성하는 제어신호 생성부를 더 포함하는 것을 특징으로 하는 셀프 리프레쉬 제어 장치.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제 2항에 있어서, 상기 제어신호 생성부는 상기 뱅크 어드레스를 조합하여 모든 뱅크의 액티브 동작이 종료된 경우 상기 아이들신호를 로우 레벨로 천이시키는 것을 특징으로 하는 셀프 리프레쉬 제어 장치.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서, 상기 셀프 리프레쉬 신호가 하이 레벨인 상태에서 셀프 리프레쉬 액티브 동작이 수행되는 도중에 상기 아이들신호가 활성화되면 상기 벌크전압의 레벨을 그대로 유지시키는 것을 특징으로 하는 셀프 리프레쉬 제어 장치.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서, 상기 벌크전압 제어부는
    상기 셀프 리프레쉬 신호를 지연하여 지연신호를 출력하는 지연부; 및
    상기 지연신호와 상기 아이들신호를 논리조합하여 상기 제어신호와 상기 제어신호의 반전신호를 출력하는 논리조합수단을 포함하는 것을 특징으로 하는 셀프 리프레쉬 제어 장치.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제 5항에 있어서, 상기 벌크전압 제어부는
    상기 셀프 리프레쉬 신호에 따라 상기 지연신호가 하이 레벨로 활성화된 상태에서, 상기 아이들신호가 활성화 상태가 되면 상기 제어신호를 변화시키지 않고, 상기 아이들신호가 비활성화 상태가 되면 상기 제어신호를 천이시키는 것을 특징으로 하는 셀프 리프레쉬 제어 장치.
  7. 삭제
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서, 상기 벌크전압 구동부는
    상기 제어신호의 활성화시 상기 벌크전압의 레벨을 제 1전압 레벨로 출력하고, 상기 제어신호의 비활성화시 상기 벌크전압의 레벨을 상기 제 1전압보다 낮은 제 2전압 레벨로 출력하는 것을 특징으로 하는 셀프 리프레쉬 제어 장치.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제 8항에 있어서, 상기 제 1전압은 전원전압인 것을 특징으로 하는 셀프 리프레쉬 제어 장치.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제 8항에 있어서, 상기 제 2전압은 페리전압인 것을 특징으로 하는 셀프 리프레쉬 제어 장치.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서, 상기 벌크전압 구동부는
    상기 제어신호의 비활성화시 제 1전압을 상기 벌크전압으로 출력하는 제 1전압 공급부; 및
    상기 제어신호의 활성화시 상기 제 1전압보다 낮은 제 2전압을 상기 벌크전압으로 출력하는 제 2전압 공급부를 포함하는 것을 특징으로 하는 셀프 리프레쉬 제어 장치.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제 11항에 있어서, 상기 제 1전압은 전원전압인 것을 특징으로 하는 셀프 리프레쉬 제어 장치.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제 11항에 있어서, 상기 제 2전압은 페리전압인 것을 특징으로 하는 셀프 리프레쉬 제어 장치.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서, 상기 리프레쉬 제어부는 페리전압 인가단과 상기 액티브 신호의 출력단 사이에 연결되어 벌크 단자를 통해 상기 벌크전압이 인가되는 전압 구동부를 포함하는 것을 특징으로 하는 셀프 리프레쉬 제어 장치.
KR1020120150995A 2012-12-21 2012-12-21 셀프 리프레쉬 제어 장치 KR102035612B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120150995A KR102035612B1 (ko) 2012-12-21 2012-12-21 셀프 리프레쉬 제어 장치
US13/846,845 US9058895B2 (en) 2012-12-21 2013-03-18 Self-refresh control device and method for reducing a current requisite for self-refresh operation using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120150995A KR102035612B1 (ko) 2012-12-21 2012-12-21 셀프 리프레쉬 제어 장치

Publications (2)

Publication Number Publication Date
KR20140081344A KR20140081344A (ko) 2014-07-01
KR102035612B1 true KR102035612B1 (ko) 2019-10-24

Family

ID=50974507

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120150995A KR102035612B1 (ko) 2012-12-21 2012-12-21 셀프 리프레쉬 제어 장치

Country Status (2)

Country Link
US (1) US9058895B2 (ko)
KR (1) KR102035612B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160074210A (ko) * 2014-12-18 2016-06-28 에스케이하이닉스 주식회사 멀티 채널 셀프 리프레쉬 장치
CN110797061B (zh) * 2018-08-03 2021-03-23 华邦电子股份有限公司 存储器装置及其控制方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5315557A (en) 1991-11-25 1994-05-24 Samsung Electronics Co., Ltd. Semiconductor memory device having self-refresh and back-bias circuitry
US20070153611A1 (en) 2005-12-29 2007-07-05 Hynix Semiconductor Inc. Substrate bias voltage generator and method of generating substrate bias voltage

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4017248B2 (ja) * 1998-04-10 2007-12-05 株式会社日立製作所 半導体装置
KR100381966B1 (ko) 1998-12-28 2004-03-22 주식회사 하이닉스반도체 반도체메모리장치및그구동방법
JP2002216471A (ja) * 2001-01-17 2002-08-02 Mitsubishi Electric Corp 半導体記憶装置
JP5041631B2 (ja) * 2001-06-15 2012-10-03 ルネサスエレクトロニクス株式会社 半導体記憶装置
KR100700331B1 (ko) * 2005-08-17 2007-03-29 주식회사 하이닉스반도체 셀프 리프레쉬 전류 제어 장치
US7330391B2 (en) * 2005-10-17 2008-02-12 Infineon Technologies Ag Memory having directed auto-refresh
KR20070081030A (ko) 2006-02-09 2007-08-14 삼성전자주식회사 피모스 벌크 바이어스 콘트롤 스킴을 이용하는 반도체메모리 장치
KR20110047892A (ko) 2009-10-30 2011-05-09 주식회사 하이닉스반도체 집적회로 및 그 구동방법
US8284615B2 (en) * 2010-12-28 2012-10-09 Hynix Semiconductor Inc. Refresh control circuit and method for semiconductor memory device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5315557A (en) 1991-11-25 1994-05-24 Samsung Electronics Co., Ltd. Semiconductor memory device having self-refresh and back-bias circuitry
US20070153611A1 (en) 2005-12-29 2007-07-05 Hynix Semiconductor Inc. Substrate bias voltage generator and method of generating substrate bias voltage

Also Published As

Publication number Publication date
US9058895B2 (en) 2015-06-16
US20140177360A1 (en) 2014-06-26
KR20140081344A (ko) 2014-07-01

Similar Documents

Publication Publication Date Title
US7317648B2 (en) Memory logic for controlling refresh operations
US7548468B2 (en) Semiconductor memory and operation method for same
US8769194B2 (en) Information processing system including semiconductor device having self-refresh mode
KR100753048B1 (ko) 반도체 메모리 장치의 주변영역 전압 발생 장치
US8779800B2 (en) Control signal generation circuit and sense amplifier circuit using the same
US6236605B1 (en) Semiconductor integrated circuit and semiconductor memory device including overdriving sense amplifier
KR100502659B1 (ko) 저전력 셀프 리프레쉬 장치를 구비한 반도체 메모리 장치
US7952939B2 (en) Circuit and method for VDD-tracking CVDD voltage supply
US6542426B2 (en) Cell data protection circuit in semiconductor memory device and method of driving refresh mode
KR100649973B1 (ko) 내부 전압 발생 장치
KR20150080261A (ko) 액티브 제어 장치 및 이를 포함하는 반도체 장치
JP5980229B2 (ja) 半導体記憶装置
KR100700331B1 (ko) 셀프 리프레쉬 전류 제어 장치
US20030214870A1 (en) Refresh control circuit and method for semiconductor memory device
KR102035612B1 (ko) 셀프 리프레쉬 제어 장치
JP6287043B2 (ja) 半導体記憶装置
US10878876B2 (en) Apparatuses and methods for providing power for memory refresh operations
KR100845774B1 (ko) 반도체 메모리 장치 및 이를 이용한 전압 제어 방법
TWI582580B (zh) 記憶體儲存裝置及其操作方法
KR100816729B1 (ko) 코어전압 생성 장치 및 그를 포함하는 반도체 메모리 장치
US7876617B2 (en) Apparatus and method for providing power in semiconductor memory device
KR100695512B1 (ko) 반도체 메모리 장치
KR100792364B1 (ko) 고전압 발생 장치 및 이를 포함하는 반도체 메모리 장치
KR20030047023A (ko) 반도체 장치
KR100781854B1 (ko) 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right