KR100792364B1 - 고전압 발생 장치 및 이를 포함하는 반도체 메모리 장치 - Google Patents

고전압 발생 장치 및 이를 포함하는 반도체 메모리 장치 Download PDF

Info

Publication number
KR100792364B1
KR100792364B1 KR1020060029651A KR20060029651A KR100792364B1 KR 100792364 B1 KR100792364 B1 KR 100792364B1 KR 1020060029651 A KR1020060029651 A KR 1020060029651A KR 20060029651 A KR20060029651 A KR 20060029651A KR 100792364 B1 KR100792364 B1 KR 100792364B1
Authority
KR
South Korea
Prior art keywords
refresh
signal
auto
pumping
voltage
Prior art date
Application number
KR1020060029651A
Other languages
English (en)
Other versions
KR20070036601A (ko
Inventor
김경환
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to US11/528,531 priority Critical patent/US7573771B2/en
Publication of KR20070036601A publication Critical patent/KR20070036601A/ko
Application granted granted Critical
Publication of KR100792364B1 publication Critical patent/KR100792364B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4065—Low level details of refresh operations

Abstract

본 발명은 고전압 발생 장치 및 이를 포함하는 반도체 메모리 장치에 관한 것으로서, 특히, 오토-리프레쉬 동작시 낮은 공급 전압이 제공되는 조건에서 펌핑전압의 구동 능력을 향상시키고 고전압에서 과다한 전력 소모를 방지할 수 있도록 하는 기술을 개시한다. 이러한 본 발명은 펌핑전압 레벨을 검출하여 펌핑 인에이블 신호를 출력하는 펌핑전압 검출기와, 오토-리프레쉬 동작 모드시 펌핑 인에이블 신호의 활성화 상태에서 전원전압의 레벨이 특정 레벨 이하일 경우 활성화되는 검출신호가 활성화될 경우 오토-리프레쉬 펌핑 인에이블 신호를 활성화시켜 출력하는 오토-리프레쉬 제어부, 및 오토-리프레쉬 펌핑 인에이블 신호의 활성화시 특정 뱅크의 활성화 여부와 상관없이 펌핑 동작을 수행하는 펌핑전압 발생기를 포함한다.
고전압, 펌핑전압, 액티브, 오토 리프레쉬, 뱅크

Description

고전압 발생 장치 및 이를 포함하는 반도체 메모리 장치{Device for generating pumping voltage and semiconductor memory device with the same}
도 1은 종래의 고전압 발생 장치에 관한 구성도.
도 2는 도 1의 펌핑전압에 관한 그래프.
도 3은 본 발명에 따른 고전압 발생 장치에 관한 구성도.
도 4a 및 도 4b는 도 3의 전원전압 검출기에 관한 회로도 및 기준전압 파형도.
도 5a 및 도 5b는 도 3의 오토-리프레쉬 신호 발생기에 관한 회로도 및 신호 파형도.
본 발명은 고전압 발생 장치 및 이를 포함하는 반도체 메모리 장치에 관한 것으로서, 특히, 오토-리프레쉬 동작시 낮은 공급 전압이 제공되는 조건에서 펌핑전압의 구동 능력을 향상시키고 고전압에서 과다한 전력 소모를 방지할 수 있도록 하는 기술이다.
일반적으로 반도체 메모리 장치는 크게 동적 메모리 장치(DRAM)와 정적 메모리 장치(SRAM)로 분류된다. 그 중에서 SRAM은 래치를 형성하는 4개의 트랜지스터로 기본 셀을 구현하기 때문에 전원이 제거되지 않는 한, 저장된 데이터는 손상없이 보존된다. 따라서, 데이터를 재충전시키는 리프레쉬 동작은 요구되지 않는다.
그러나, DRAM은 1개의 트랜지스터와 1개의 커패시터로 기본 셀을 구성하고, 커패시터에 데이터를 저장한다. 그런데, 커패시터 소자의 특성상 저장된 데이터를 나타내는 커패시터의 전하는 시간이 지나감에 따라 감소한다. 이에 따라, 디램 장치에서는 디램에 저장된 데이터를 계속 유지하기 위하여 반드시 일정 주기마다 메모리 셀 내의 데이터를 재충전하는 리프레쉬 동작이 요구된다.
이러한 리프레쉬 동작은 다음과 같은 일련의 과정을 통해 수행된다. 일정 시간마다 순차적으로 행번지를 바꿔가면서 메모리 셀의 워드라인이 선택된다. 그리고, 이 워드라인에 대응하는 커패시터에 저장된 전하는 감지 증폭수단에 의하여 증폭되어 다시 커패시터에 저장된다. 이러한 일련의 리프레쉬 과정을 통하여 저장된 데이터가 손상없이 보존된다.
이전에는 리프레쉬에 필요한 명령어 및 어드레스 등을 외부에 입력하는 방식으로 리프레쉬를 진행하였으나, 근래에 들어서는 제어의 간편화, 칩의 고속화 등을 이유로 내부에서 리프레쉬에 필요한 명령어 및 어드레스 등을 생성하여 리프레쉬를 진행하고 있다.
내부적으로 리프레위 어드레스를 생성하여 리프레쉬를 진행하는 방법으로는 오토(Auto) 리프레쉬와 셀프(Self) 리프레쉬 등이 있다.
먼저, 현재 디램에서는 저전력 소비를 구현하기 위해서 셀프 리프레쉬 모드를 채용하고 있다. 셀프 리프레쉬 동작은 리프레쉬 동기신호로 사용되는 라스 /RAS 신호마저도 메모리 장치 내부장치에서 발생시키고, 라스 /RAS 신호보다 카스 /CAS 신호가 먼저 발생한 후, 일정한 조건이 되면 자체적으로 리프레쉬를 진행하는 방법이다.
셀프 리프레쉬 모드로 진입하면 셀프 리프레쉬 모드의 자체 카운터에 의해 일정한 주기마다 한 사이클씩 리프레쉬를 수행하게 된다. 이때, 워드라인을 인에이블시켜 리프레쉬를 수행하는 순서는 일반적인 리프레쉬 모드에서와 마찬가지로 카운터에서 발생되는 어드레스를 정보를 입력받아 로오 어드레스를 발생시킴으로써 전체 리프레쉬 사이클만큼 수행한다.
반면에, 오토 리프레쉬 장치에서는 외부로부터 리프레쉬 어드레스를 입력받는대신 메모리 장치 칩에 내장된 리프레쉬 어드레스 카운터가 로오 어드레스를 발생시켜 리프레쉬를 수행하는 방식으로, 일명 카스 비포 라스 리프레쉬(CAS-Before-Ras Refresh;CBR)라고 한다. 이는 라스 /RAS 신호보다 카스 /CAS 신호가 먼저 발생할 때, 외부에서 입력되는 어드레스를 무시하고 내부에서 발생된 어드레스를 이용하여 리프레쉬를 진행하는 방법이다. CBR 진입 후 일정한 시간이 지나면 셀프 리프레쉬 모드로 진입하게 된다.
한편, 고전압 발생 장치는 외부 시스템으로부터 전원을 공급받아 칩 내부적으로 이보다 더 높은 고전압을 공급하는 것으로, 디램에서 필수적으로 사용되는 전 원 장치이다. 이러한 고전압 발생 장치는 공급 전원보다 더 높은 전원을 형성해야 하므로 공급 능력을 확보하는 것이 무엇보다도 중요하다.
도 1은 이러한 종래의 고전압 발생 장치에 관한 구성도이다.
일반적으로 디램에 필요한 고전압 발생 장치는, 펌핑전압(VPP) 검출기(10)와, 액티브 VPP 발생기(20~23) 및 스탠바이 VPP 발생기(30)를 포함한다.
여기서, 펌핑전압(VPP) 검출기(10)는 펌핑전압(VPP)이 원하는 목표 레벨에 도달했는지 여부를 판단하여, 펌핑 인에이블 신호 VPP_EN(S)를 출력한다. 그리고, 스탠바이 VPP 발생기(30)는 펌핑 인에이블 신호 VPP_EN(S)의 활성화 여부에 따라 동작한다. 즉, 스탠바이 VPP 발생기(30)는 특정 뱅크 B0~B3의 활성화 여부와 상관없이 펌핑전압 VPP이 목표치 레벨에 도달하지 못할 경우 펌핑 인에이블 신호 VPP_EN(S)에 따라 동작하게 된다.
반면에, 액티브 VPP 발생기(20~23)는 펌핑전압(VPP)이 원하는 목표 레벨에 도달했는지의 여부를 판단하는 펌핑전압 검출기(10)의 출력과, 뱅크활성화정보에 따라 특정 뱅크 B0~B3의 활성화 여부를 나타내는 신호가 결합된 펌핑 인에이블 신호 VPP_EN0~VPP_EN3에 따라 동작한다.
일반적으로 종래의 반도체 메모리 장치는 도 1에서와 같이, 하나의 뱅크당 하나 또는 여러 개의 액티브 VPP 발생기(20~23)를 할당하여 제어하게 된다. 그리고, 디램의 동작에 있어서, 펌핑전압 VPP을 가장 많이 사용하는 경우는 IDD5 상황으로 오토-리프레쉬 동작을 수행할 경우이다. 여기서, IDD5는 오토-리프레쉬 동작을 수행하면서 소모되는 전류를 의미한다.
즉, 디램의 동작 모드 중 오토-리프레쉬 동작시에는 모든 뱅크 B0~B3가 활성화되므로 펌핑전압 VPP의 소모량이 가장 많다. 그런데, 이러한 펌핑전압 VPP은 결국 외부에서 공급되는 전원전압 VDD에 의해 생성되므로, 오토-리프레쉬 동작시에는 사용되는 전류가 급격히 증가하여 칩 내부적으로 공급 전원의 전위가 떨어진 상태가 된다. 이러한 현상은 공급 전원이 낮은 조건에서 매우 두드러지게 나타난다.
이렇게 칩 내부적으로 공급 전원의 전위가 떨어지게 되면 전원전압에 따라 생성되는 펌핑전압이 원하는 레벨로 생성되는 것이 어려운 문제점이 있다. 즉, 펌핑전압 VPP의 사용량이 증가하게 되면, 칩 내부적으로 전원전압 VDD가 전압 강하하게 되고, 이로 인해 생성되는 펌핑전압 VPP의 형성이 어려워지게 되는 악순환이 이어진다.
도 2는 일반적인 IDD5 전류를 소모하는 동작 상태와 스탠바이 모드 상태에서의 펌핑전압 VPP을 나타낸 변화 그래프이다. 도 2를 보면, IDD5 전류를 소모하는 상태, 즉, 오토-리프레쉬 동작 시에는 낮은 공급전원 조건에서 펌핑전압의 전위가 목표치(B)에 비해 많이 떨어져 있는 상태(A)가 된다.
만약, 이러한 현상을 개선하기 위해 낮은 공급 전원 조건에서 펌핑전압 VPP의 목표치까지 펌핑전압 VPP의 펌핑 용량을 상승시킬 경우, 뱅크 B0~B3별로 액티브 펌핑 용량이 할당되어 있기 때문에 칩 면적이 커지게 된다. 또한, 높은 공급 전원 조건에서는 과도한 펌핑전압 VPP을 제공하여 과도한 전력소모가 발생하게 되는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 창출된 것으로, 특히, 오토-리프레쉬 동작시 공급 전원의 범위를 감지하여 공급 전원이 낮을 경우 특정 뱅크의 활성화 여부와 상관없이 고전압 발생기를 활성화 상태로 제어하여 오토-리프레쉬 동작시 펌핑전압의 구동 능력을 향상시키고 고전압에서 과다한 전력 소모를 방지할 수 있도록 하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명의 고전압 발생 장치는, 펌핑전압 레벨을 검출하여 펌핑 인에이블 신호를 출력하는 펌핑전압 검출기와, 오토-리프레쉬 동작 모드시 펌핑 인에이블 신호의 활성화 상태에서 전원전압의 레벨이 특정 레벨 이하일 경우 활성화되는 검출신호가 활성화될 경우 오토-리프레쉬 펌핑 인에이블 신호를 활성화시켜 출력하는 오토-리프레쉬 제어부, 및 오토-리프레쉬 펌핑 인에이블 신호의 활성화시 특정 뱅크의 활성화 여부와 상관없이 펌핑 동작을 수행하는 펌핑전압 발생기를 포함하는 것을 특징으로 한다.
또한, 본 발명의 고전압 발생 장치를 포함하는 반도체 메모리 장치는, 펌핑전압 레벨을 검출하여 펌핑 인에이블 신호를 출력하는 펌핑전압 검출기와, 오토-리프레쉬 동작 모드시 펌핑 인에이블 신호의 활성화 상태에서 전원전압의 레벨이 특정 레벨 이하일 경우 활성화되는 검출신호가 활성화될 경우 오토-리프레쉬 펌핑 인에이블 신호를 활성화시켜 출력하는 오토-리프레쉬 제어부와, 오토-리프레쉬 펌핑 인에이블 신호의 활성화시 특정 뱅크의 활성화 여부와 상관없이 펌핑 동작을 수행하는 펌핑전압 발생기, 및 복수개의 메모리 셀 어레이를 각각 포함하며, 펌핑전압 발생기의 출력에 따라 해당하는 메모리 셀 어레이에 펌핑전압을 공급하는 복수개의 뱅크를 포함하는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.
도 3은 본 발명에 따른 고전압 발생 장치에 관한 구성도이다.
본 발명은 펌핑전압(VPP) 검출기(100)와, 액티브 VPP 발생기(200~230), 스탠바이 VPP 발생기(300), 오토-리프레쉬 제어부(400) 및 펌핑전압 발생기(500)를 포함한다.
여기서, 펌핑전압(VPP) 검출기(100)는 펌핑전압(VPP)이 원하는 목표 레벨에 도달했는지 여부를 판단하여, 펌핑 인에이블 신호 VPP_EN(S)를 출력한다. 그리고, 스탠바이 VPP 발생기(300)는 펌핑 인에이블 신호 VPP_EN(S)의 활성화 여부에 따라 동작한다. 즉, 스탠바이 VPP 발생기(300)는 특정 뱅크 B0~B3의 활성화 여부와 상관없이 펌핑전압 VPP이 목표치 레벨에 도달하지 못할 경우 펌핑 인에이블 신호 VPP_EN(S)에 따라 동작하게 된다.
반면에, 액티브 VPP 발생기(200~230)는 펌핑전압(VPP)이 원하는 목표 레벨에 도달했는지의 여부를 판단하는 펌핑전압 검출기(100)의 출력과, 뱅크활성화정보에 따라 특정 뱅크 B0~B3의 활성화 여부를 나타내는 신호가 결합된 펌핑 인에이블 신호 VPP_EN0~VPP_EN3에 따라 동작한다.
그리고, 하나의 뱅크 B당 하나 또는 여러 개의 액티브 VPP 발생기(200~230)를 할당하여 제어하게 된다. 복수개의 뱅크 B0~B2 각각은 복수개의 메모리 셀 어레이를 포함하며, 펌핑 인에이블 신호 VPP_EN0~VPP_EN3에 따라 해당하는 뱅크의 메모리 셀 어레이에 펌핑전압을 공급한다.
또한, 오토-리프레쉬 제어부(400)는 전원전압(VDD) 검출기(410)와, 오토-리프레쉬 신호 발생기(420) 및 인에이블 신호 발생부(430)를 포함한다.
여기서, 전원전압 검출기(410)는 전원전압 VDD의 레벨과 기설정된 기준전압 VREF을 비교하여 검출신호 VDD_LOW를 출력한다. 오토-리프레쉬 신호 발생기(420)는 뱅크 액티브 신호 S1와 리프레쉬 명령신호 S2에 따라 오토-리프레쉬 신호 aref_en를 발생한다.
그리고, 인에이블 신호 발생부(430)는 펌핑전압 검출기(100)로부터 인가되는 펌핑 인에이블 신호 VPP_EN와, 검출신호 VDD_LOW 및 오토-리프레쉬 신호 aref_en를 앤드연산하여 오토-리프레쉬 펌핑 인에이블 신호 VDD_EN(IDD5)를 생성하는 앤드게이트 AND를 포함한다.
또한, 펌핑전압 발생기(500)는 오토-리프레쉬 동작시 오토-리프레쉬 펌핑 인에이블 신호 VDD_EN(IDD5)에 따라 특정 뱅크 B의 활성화 여부와 상관없이 펌핑 동작을 수행하게 된다.
도 4a 및 도 4b는 도 3의 전원전압 검출기(410)에 관한 회로도 및 기준전압 파형도이다.
전원전압 검출기(410)는 저항 R1,R2와, PMOS트랜지스터 P1,P2와, NMOS트랜지 스터 N1~N3 및 인버터 IV1를 구비하여 차동 증폭기 구조로 형성된다. 저항 R1,R2는 전원전압 VDD 인가단과 접지전압단 사이에 직렬 연결된다.
그리고, PMOS트랜지스터 P1,P2는 전원전압 VDD 인가단과 노드 (D),(E) 사이에 각각 연결되어 게이트 단자가 노드 (C)와 공통 연결된다. NMOS트랜지스터 N1,N2는 노드 (D),(E)와 NMOS트랜지스터 N3 사이에 각각 연결되고, NMOS트랜지스터 N1는 노드 (C)와 연결되고, NMOS트랜지스터 N2는 게이트 단자를 통해 기준전압 VREF가 인가된다.
또한, NMOS트랜지스터 N3는 NMOS트랜지스터 N1,N2와 접지전압단 사이에 연결되어 게이트 단자를 통해 바이어스 신호 VBIAS가 인가된다. 인버터 IV1는 노드 (E)의 신호를 반전하여 검출신호 VDD_LOW를 출력한다.
여기서, 기준전압 VREF는 도 4b에서 보는 바와 같이, 전원전압 VDD의 레벨 변화와 무관하게 거의 일정한 전압 레벨을 갖게 된다.
도 5a 및 도 5b는 도 3의 오토-리프레쉬 신호 발생기(420)에 관한 회로도 및 신호 파형도이다.
오토-리프레쉬 신호 발생기(420)는 노아게이트 NOR1~NOR3와, 복수개의 인버터 IV2~IV5 및 지연부(421)를 구비한다.
여기서, 노아게이트 NOR1는 뱅크 액티브 신호 S1와 노아게이트 NOR2의 출력을 노아연산한다. 그리고, 노아게이트 NOR2는 리프레쉬 명령신호 S2와 노아게이트 NOR1의 출력을 노아연산한다.
여기서, 노아게이트 NOR1,NOR2는 노아 플립플롭으로 구성된다. 그리고, 도 5b에 도시된 바와 같이, 뱅크 액티브 신호 S1는 오토-리프레쉬 명령을 입력받아 생성된 모든 뱅크 액티브 신호와 관련된 펄스 신호이다. 그리고, 리프레쉬 명령신호 S2는 오토-리프레쉬 명령의 입력 이후에 최소한의 tRAS(RAS 액티브 시간) 스펙에 의해 일정 지연시간 이후에 발생되는 신호이다.
그리고, 인버터 IV2는 노아게이트 NOR1의 출력을 반전하여 리프레쉬 신호 aref_en_pre를 출력한다. 인버터 IV3,IV4는 리프레쉬 신호 aref_en_pre를 비반전 지연하여 출력한다. 지연부(421)는 인버터 IV4의 출력을 일정시간 지연하여 출력한다. 노아게이트 NOR3는 인버터 IV4의 출력과 지연부(421)의 출력을 노아연산한다. 인버터 IV5는 노아게이트 NOR3의 출력을 반전하여 오토-리프레쉬 신호 aref_en를 출력한다.
이러한 구성을 갖는 본 발명의 동작 과정을 설명하면 다음과 같다.
먼저, 펌핑전압 검출기(100)는 펌핑전압(VPP)이 원하는 목표 레벨에 도달했는지 여부를 판단하여, 펌핑전압 VPP이 목표치에 도달하지 못할 경우 펌핑 인에이블 신호 VPP_EN(S)를 활성화시킨다.
그리고, 액티브 VPP 발생기(200~230)는 펌핑 인에이블 신호 VPP_EN(S)와 더불어 특정 뱅크 B의 활성화 여부를 나타내는 신호가 결합되어 그 동작 여부가 결정된다. 즉, 펌핑전압 VPP가 목표치에 도달하지 못하여 펌핑 인에이블 신호 VPP_EN(S)가 활성화된 경우에도, 뱅크 B0가 활성화 상태가 아니면 펌핑 인에이블 신호 VPP_EN0가 로우가 되어 액티브 VPP 발생기(200)는 동작하지 않게 된다.
또한, 전원전압 검출기(410)는 전원전압 VDD의 레벨과 기설정된 기준전압 VREF을 비교하여 검출신호 VDD_LOW를 출력한다.
전원전압 검출기(410)의 동작을 제어하는 바이어스 신호 VBIAS가 활성화되면, NMOS트랜지스터 N3가 턴온된다. 이에 따라, 저항 R1,R2의 저항 분배에 의해 전원전압 VDD가 분배된 C 노드의 전압과 기준전압 VREF를 비교하여, C 노드의 전압이 기준전압 VREF 이하가 될 경우 검출신호 VDD_LOW를 하이 레벨로 출력한다.
즉, 노드 (C)의 전압은 전원전압 VDD가 목표치 영역에 있을 경우 기준전압 VREF 보다 높은 값을 갖게 된다. 이에 따라, 노드 (E)는 하이가 되어 검출신호 VDD_LOW가 로우가 된다. 반면에, 전원전압 VDD가 외부적 요인 또는 전류 소모량의 증가로 인하여 낮아질 경우 저항 분배된 노드 (C)의 전압도 동시에 낮아지게 되어, 검출신호 VDD_LOW가 하이가 된다. 여기서, 검출신호 VDD_LOW의 값이 변하게 되는 전원전압 VDD의 값은 저항 R1,R2의 저항분배 값을 조절하여 충분히 조절할 수 있다.
이후에, 오토-리프레쉬 신호 발생기(420)는 뱅크 액티브 신호 S1와 리프레쉬 명령신호 S2에 따라 오토 리프레쉬 동작일 경우에만 오토-리프레쉬 신호 aref_en를 하이 레벨로 출력한다.
이때, 도 5b에서와 같이, 리프레쉬 신호 aref_en_pre는 뱅크 액티브 신호 S1의 라이징 에지에 동기하여 활성화되고, 리프레쉬 명령신호 S2의 라이징 에지에 동기하여 비활성화된다. 그리고, 오토-리프레쉬 신호 aref_en는 뱅크 액티브 신호 S1의 라이징 에지에 동기하여 활성화된다. 또한, 오토-리프레쉬 신호 aref_en는 동작 마진을 확보하기 위해 리프레쉬 명령신호 S2의 라이징 에지로부터 지연 부(421)의 지연시간 만큼 지연된 이후에 비활성화된다.
이후에, 인에이블 신호 발생부(430)는 펌핑전압 검출기(100)로부터 인가되는 펌핑 인에이블 신호 VPP_EN와, 검출신호 VDD_LOW 및 오토-리프레쉬 신호 aref_en가 모두 활성화될 경우 오토-리프레쉬 펌핑 인에이블 신호 VDD_EN(IDD5)를 활성화시키게 된다.
또한, 펌핑전압 발생기(500)는 오토-리프레쉬 동작시 오토-리프레쉬 펌핑 인에이블 신호 VDD_EN(IDD5)가 활성화되면, 특정 뱅크 B의 활성화 여부와 상관없이 펌핑 동작을 수행하게 된다.
결국, 본 발명의 오토-리프레쉬용 펌핑전압 발생기(500)는 다음과 같은 조건에서 동작하게 된다.
첫째, 오토-리프레쉬 동작일 경우 하이로 활성화되는 오토-리프레쉬 신호 aref_en에 의해 펌핑전압 발생기(500)는 오토-리프레쉬 동작일 경우에만 활성화된다.
둘째, 전원전압 VDD의 레벨이 특정 전위값 이하일 경우 하이로 활성화되는 검출신호 VDD_LOW에 의해 전원전압 VDD가 특정 레벨 이하가 될 경우에만 동작하도록 한다. 즉, 전원전압 VDD이 높을 때 펌핑전압 발생기(500)가 동작하게 되면, 펌핑전압 VPP의 공급이 과다하게 이루어져 펌핑전압 VPP의 레벨이 상승하게 되고, 불필요한 전력 모소가 발생하게 된다.
즉, 오토-리프레쉬용 펌핑전압 발생기(500)는 오토-리프레쉬 동작이면서 전원전압 VDD가 특정 레벨 이하이고, 펌핑전압 VPP의 레벨이 목표치에 미달되는 조건 에서 동작하게 됨을 알 수 있다.
이상에서 설명한 바와 같이, 본 발명은 오토-리프레쉬 동작시 공급 전원의 범위를 감지하여 공급 전원이 낮을 경우 특정 뱅크의 활성화 여부와 상관없이 고전압 발생기를 활성화 상태로 제어하여 오토-리프레쉬 동작시 펌핑전압의 구동 능력을 향상시키고 고전압에서 과다한 전력 소모를 방지할 수 있으며 전체적인 펌핑전압 발생 장치의 면적을 줄일 수 있도록 하는 효과를 제공한다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (26)

  1. 펌핑전압 레벨을 검출하여 펌핑 인에이블 신호를 출력하는 펌핑전압 검출기;
    오토-리프레쉬 동작 모드시 상기 펌핑 인에이블 신호의 활성화 상태에서 전원전압의 레벨이 특정 레벨 이하일 경우 활성화되는 검출신호가 활성화될 경우 오토-리프레쉬 펌핑 인에이블 신호를 활성화시켜 출력하는 오토-리프레쉬 제어부; 및
    상기 오토-리프레쉬 펌핑 인에이블 신호의 활성화시 특정 뱅크의 활성화 여부와 상관없이 펌핑 동작을 수행하는 펌핑전압 발생기를 포함하는 것을 특징으로 하는 고전압 발생 장치.
  2. 제 1항에 있어서, 상기 오토-리프레쉬 제어부는
    상기 전원전원과 상기 특정 레벨의 기준전압을 비교하여 그 비교 결과에 따라 상기 검출신호를 출력하는 전원전압 검출기;
    뱅크 액티브 신호와 리프레쉬 명령신호에 따라 오토-리프레쉬 신호를 발생하는 오토-리프레쉬 신호 발생기; 및
    상기 펌핑 인에이블 신호와, 상기 검출신호 및 상기 오토-리프레쉬 신호를 논리연산하여 오토-리프레쉬 펌핑 인에이블 신호를 출력하는 인에이블 신호 발생부를 포함하는 것을 특징으로 하는 고전압 발생 장치.
  3. 제 2항에 있어서, 상기 전원전압 검출기는
    상기 전원전압을 저항 분배하는 저항 분배수단; 및
    상기 저항 분배수단의 출력과 상기 기준전압을 비교하는 비교수단을 포함하는 것을 특징으로 하는 고전압 발생 장치.
  4. 제 3항에 있어서, 상기 저항 분배수단은 상기 전원전압의 인가단과 접지전압단 사이에 직렬 연결된 복수개의 저항을 포함하는 것을 특징으로 하는 고전압 발생 장치.
  5. 제 3항에 있어서, 상기 비교수단은
    바이어스 신호의 활성화시 상기 저항 분배수단의 출력과 상기 기준전압을 비교하는 차동증폭기; 및
    상기 차동증폭기의 출력을 반전하여 상기 검출신호를 출력하는 반전수단을 포함하는 것을 특징으로 하는 고전압 발생 장치.
  6. 제 2항에 있어서, 상기 오토-리프레쉬 신호 발생기는
    상기 오토-리프레쉬 신호는 상기 뱅크 액티브 신호의 라이징 에지에 동기하여 활성화되고, 상기 리프레쉬 명령신호의 라이징 에지로부터 일정 지연시간만큼 지연된 이후에 비활성화됨을 특징으로 하는 고전압 발생 장치.
  7. 제 2항 또는 제 6항에 있어서, 상기 오토-리프레쉬 신호 발생기는
    상기 뱅크 액티브 신호와 상기 리프레쉬 명령신호를 플립플롭시키는 플립플롭;
    상기 플립플롭의 출력을 반전하여 리프레쉬 신호를 출력하는 제 1인버터;
    상기 리프레쉬 신호를 비반전 지연하는 제 1인버터부;
    상기 제 1인버터부의 출력을 일정시간 지연하는 지연부;
    상기 제 1인버터부의 출력과 상기 지연부의 출력을 노아연산하는 제 1노아게이트; 및
    상기 제 1노아게이트의 출력을 반전하여 상기 오토-리프레쉬 신호를 발생하는 제 2인버터를 포함하는 것을 특징으로 하는 고전압 발생 장치.
  8. 제 7항에 있어서, 상기 리프레쉬 신호는 상기 뱅크 액티브 신호의 라이징 에지에 동기하여 활성화되고, 상기 리프레쉬 명령신호의 라이징 에지에 동기하여 비활성화됨을 특징으로 하는 고전압 발생 장치.
  9. 제 7항에 있어서, 상기 플립플롭은 노아 플립플롭 임을 특징으로 하는 고전압 발생 장치.
  10. 제 2항에 있어서, 상기 뱅크 액티브 신호는 오토-리프레쉬 명령을 입력받아 생성된 모든 뱅크 액티브 신호임을 특징으로 하는 고전압 발생 장치.
  11. 제 2항에 있어서, 상기 리프레쉬 명령신호는 오토-리프레쉬 명령의 입력 이후에 최소한의 라스 액티브 시간(tRAS) 만큼 지연된 신호임을 특징으로 하는 고전압 발생 장치.
  12. 제 2항에 있어서, 상기 인에이블 신호 발생부는 상기 펌핑 인에이블 신호와, 상기 검출신호 및 상기 오토-리프레쉬 신호를 앤드연산하여 오토-리프레쉬 펌핑 인에이블 신호를 출력하는 앤드게이트를 포함하는 것을 특징으로 하는 고전압 발생 장치.
  13. 펌핑전압 레벨을 검출하여 펌핑 인에이블 신호를 출력하는 펌핑전압 검출기;
    오토-리프레쉬 동작 모드시 상기 펌핑 인에이블 신호의 활성화 상태에서 전원전압의 레벨이 특정 레벨 이하일 경우 활성화되는 검출신호가 활성화될 경우 오토-리프레쉬 펌핑 인에이블 신호를 활성화시켜 출력하는 오토-리프레쉬 제어부;
    상기 오토-리프레쉬 펌핑 인에이블 신호의 활성화시 특정 뱅크의 활성화 여부와 상관없이 펌핑 동작을 수행하는 펌핑전압 발생기; 및
    복수개의 메모리 셀 어레이를 각각 포함하며, 상기 펌핑전압 발생기의 출력에 따라 해당하는 메모리 셀 어레이에 펌핑전압을 공급하는 복수개의 뱅크를 포함하는 것을 특징으로 하는 고전압 발생 장치를 포함하는 반도체 메모리 장치를 포함하는 반도체 메모리 장치.
  14. 제 13항에 있어서, 상기 오토-리프레쉬 제어부는
    상기 전원전원과 상기 특정 레벨의 기준전압을 비교하여 그 비교 결과에 따라 상기 검출신호를 출력하는 전원전압 검출기;
    뱅크 액티브 신호와 리프레쉬 명령신호에 따라 오토-리프레쉬 신호를 발생하는 오토-리프레쉬 신호 발생기; 및
    상기 펌핑 인에이블 신호와, 상기 검출신호 및 상기 오토-리프레쉬 신호를 논리연산하여 오토-리프레쉬 펌핑 인에이블 신호를 출력하는 인에이블 신호 발생부를 포함하는 것을 특징으로 하는 고전압 발생 장치를 포함하는 반도체 메모리 장 치.
  15. 제 14항에 있어서, 상기 전원전압 검출기는
    상기 전원전압을 저항 분배하는 저항 분배수단; 및
    상기 저항 분배수단의 출력과 상기 기준전압을 비교하는 비교수단을 포함하는 것을 특징으로 하는 고전압 발생 장치를 포함하는 반도체 메모리 장치.
  16. 제 15항에 있어서, 상기 저항 분배수단은 상기 전원전압의 인가단과 접지전압단 사이에 직렬 연결된 복수개의 저항을 포함하는 것을 특징으로 하는 고전압 발생 장치를 포함하는 반도체 메모리 장치.
  17. 제 15항에 있어서, 상기 비교수단은
    바이어스 신호의 활성화시 상기 저항 분배수단의 출력과 상기 기준전압을 비교하는 차동증폭기; 및
    상기 차동증폭기의 출력을 반전하여 상기 검출신호를 출력하는 반전수단을 포함하는 것을 특징으로 하는 고전압 발생 장치를 포함하는 반도체 메모리 장치.
  18. 제 17항에 있어서, 상기 오토-리프레쉬 신호 발생기는
    상기 오토-리프레쉬 신호는 상기 뱅크 액티브 신호의 라이징 에지에 동기하여 활성화되고, 상기 리프레쉬 명령신호의 라이징 에지로부터 일정 지연시간만큼 지연된 이후에 비활성화됨을 특징으로 하는 고전압 발생 장치를 포함하는 반도체 메모리 장치.
  19. 제 14항 또는 제 18항에 있어서, 상기 오토-리프레쉬 신호 발생기는
    상기 뱅크 액티브 신호와 상기 리프레쉬 명령신호를 플립플롭시키는 플립플롭;
    상기 플립플롭의 출력을 반전하여 리프레쉬 신호를 출력하는 제 1인버터;
    상기 리프레쉬 신호를 비반전 지연하는 제 1인버터부;
    상기 제 1인버터부의 출력을 일정시간 지연하는 지연부;
    상기 제 1인버터부의 출력과 상기 지연부의 출력을 노아연산하는 제 1노아게이트; 및
    상기 제 1노아게이트의 출력을 반전하여 상기 오토-리프레쉬 신호를 발생하는 제 2인버터를 포함하는 것을 특징으로 하는 고전압 발생 장치를 포함하는 반도체 메모리 장치.
  20. 제 19항에 있어서, 상기 리프레쉬 신호는 상기 뱅크 액티브 신호의 라이징 에지에 동기하여 활성화되고, 상기 리프레쉬 명령신호의 라이징 에지에 동기하여 비활성화됨을 특징으로 하는 고전압 발생 장치를 포함하는 반도체 메모리 장치.
  21. 제 19항에 있어서, 상기 플립플롭은 노아 플립플롭 임을 특징으로 하는 고전압 발생 장치를 포함하는 반도체 메모리 장치.
  22. 제 14항에 있어서, 상기 뱅크 액티브 신호는 오토-리프레쉬 명령을 입력받아 생성된 모든 뱅크 액티브 신호임을 특징으로 하는 고전압 발생 장치를 포함하는 반도체 메모리 장치
  23. 제 14항에 있어서, 상기 리프레쉬 명령신호는 오토-리프레쉬 명령의 입력 이후에 최소한의 라스 액티브 시간(tRAS) 만큼 지연된 신호임을 특징으로 하는 고전압 발생 장치를 포함하는 반도체 메모리 장치.
  24. 제 14항에 있어서, 상기 인에이블 신호 발생부는 상기 펌핑 인에이블 신호와, 상기 검출신호 및 상기 오토-리프레쉬 신호를 앤드연산하여 오토-리프레쉬 펌핑 인에이블 신호를 출력하는 앤드게이트를 포함하는 것을 특징으로 하는 고전압 발생 장치를 포함하는 반도체 메모리 장치.
  25. 제 13항에 있어서,
    상기 펌핑 인에이블 신호에 따라 펌핑동작을 수행하는 스탠바이 펌핑전압 발생기; 및
    상기 펌핑 인에이블 신호와 상기 복수개의 뱅크로부터 인가되는 뱅크 활성화 정보에 따라 펌핑동작을 수행하는 복수개의 액티브 펌핑전압 발생기를 더 포함하는 것을 특징으로 하는 고전압 발생 장치를 포함하는 반도체 메모리 장치.
  26. 제 25항에 있어서, 상기 복수개의 뱅크 각각은 하나의 뱅크당 하나 또는 그 이상의 상기 액티브 펌핑전압 발생기가 할당됨을 특징으로 하는 고전압 발생 장치를 포함하는 반도체 메모리 장치.
KR1020060029651A 2005-09-29 2006-03-31 고전압 발생 장치 및 이를 포함하는 반도체 메모리 장치 KR100792364B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US11/528,531 US7573771B2 (en) 2005-09-29 2006-09-28 High voltage generator and semiconductor memory device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050091672 2005-09-29
KR20050091672 2005-09-29

Publications (2)

Publication Number Publication Date
KR20070036601A KR20070036601A (ko) 2007-04-03
KR100792364B1 true KR100792364B1 (ko) 2008-01-09

Family

ID=38158738

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060029651A KR100792364B1 (ko) 2005-09-29 2006-03-31 고전압 발생 장치 및 이를 포함하는 반도체 메모리 장치

Country Status (1)

Country Link
KR (1) KR100792364B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102611634B1 (ko) * 2018-01-22 2023-12-08 삼성전자주식회사 스토리지 장치, 스토리지 시스템 및 스토리지 장치의 동작 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050049631A (ko) * 2003-11-22 2005-05-27 주식회사 하이닉스반도체 오토리프레쉬 동작 시에 안정적인 고전압을 제공하는반도체 메모리 소자 및 그를 위한 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050049631A (ko) * 2003-11-22 2005-05-27 주식회사 하이닉스반도체 오토리프레쉬 동작 시에 안정적인 고전압을 제공하는반도체 메모리 소자 및 그를 위한 방법

Also Published As

Publication number Publication date
KR20070036601A (ko) 2007-04-03

Similar Documents

Publication Publication Date Title
US6426908B1 (en) Semiconductor memory device with reduced current consumption in data hold mode
KR940008147B1 (ko) 저전력 데이타 리텐션 기능을 가지는 반도체 메모리장치
KR100234365B1 (ko) 반도체 메모리장치의 리프레쉬 방법 및 회로
JP4036536B2 (ja) セルフ−リフレッシュモードを備えたｄｒａｍ装置
US6813210B2 (en) Semiconductor memory device requiring refresh operation
US9176553B2 (en) Semiconductor device employing DVFS function
US7251170B2 (en) Peripheral voltage generator
US6912169B2 (en) Synchronous semiconductor memory device
US11031066B2 (en) Methods for adjusting memory device refresh operations based on memory device temperature, and related memory devices and systems
US6236605B1 (en) Semiconductor integrated circuit and semiconductor memory device including overdriving sense amplifier
US6219292B1 (en) Semiconductor memory device having reduced power requirements during refresh operation by performing refresh operation in a burst method
KR100655288B1 (ko) 셀프-리프레쉬 동작을 제어하는 로직 엠베디드 메모리 및그것을 포함하는 메모리 시스템
KR100502659B1 (ko) 저전력 셀프 리프레쉬 장치를 구비한 반도체 메모리 장치
US6542426B2 (en) Cell data protection circuit in semiconductor memory device and method of driving refresh mode
US6100768A (en) Ring oscillator generating pulse signal at constant pulse period under unstable power voltage
US6853591B2 (en) Circuit and method for decreasing the required refresh rate of DRAM devices
US20100020623A1 (en) Circuit and method of generating voltage of semiconductor memory apparatus
CN112489706B (zh) 用于基于存储器装置温度来调节存储器装置刷新操作的方法以及相关存储器装置和系统
JP2022144926A (ja) 半導体メモリ装置
KR20080066249A (ko) 반도체 메모리 장치의 리프레시 주파수 제어회로
KR100438237B1 (ko) 테스트 회로를 갖는 반도체 집적 회로
KR100792364B1 (ko) 고전압 발생 장치 및 이를 포함하는 반도체 메모리 장치
US7599240B2 (en) Internal voltage generator of semiconductor memory device
KR100802074B1 (ko) 리프레쉬명령 생성회로를 포함하는 메모리장치 및리프레쉬명령 생성방법.
KR101102051B1 (ko) 자동 부분 어레이 셀프 리프레쉬 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20111221

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20121224

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee