KR20110047892A - 집적회로 및 그 구동방법 - Google Patents

집적회로 및 그 구동방법 Download PDF

Info

Publication number
KR20110047892A
KR20110047892A KR1020090104689A KR20090104689A KR20110047892A KR 20110047892 A KR20110047892 A KR 20110047892A KR 1020090104689 A KR1020090104689 A KR 1020090104689A KR 20090104689 A KR20090104689 A KR 20090104689A KR 20110047892 A KR20110047892 A KR 20110047892A
Authority
KR
South Korea
Prior art keywords
voltage
substrate bias
signal
mode
power
Prior art date
Application number
KR1020090104689A
Other languages
English (en)
Inventor
김경훈
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090104689A priority Critical patent/KR20110047892A/ko
Publication of KR20110047892A publication Critical patent/KR20110047892A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/205—Substrate bias-voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G11C5/146—Substrate bias generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/10—Aspects relating to interfaces of memory device to external buses
    • G11C2207/105—Aspects related to pads, pins or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Dram (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명은 MOS 트랜지스터의 누설전류(Leakage Current)를 감소시키는 기술에 관한 것으로, 파워절약모드에서 내부회로를 구성하고 있는 MOS 트랜지스터의 누설전류(Leakage Current)를 감소시킬 수 있는 집적회로를 제공하는 것을 그 목적으로 한다. 본 발명에서는 파워절약모드(Power Save Mode)에서 MOS 트랜지스터의 누설전류를 감소시키기 위해서 PMOS 트랜지스터에는 더 높은 기판 바이어스 전압 - 비파워절약모드(Non Power Save Mode)에서의 기판 바이어스 전압보다 높음 - 을 인가하고, NMOS 트랜지스터에는 더 낮은 기판 바이어스 전압 - 비파워절약모드에서의 기판 바이어스 전압보다 낮음 - 을 인가하여 누설전류를 감소시켰다. 여기에서 파워절약모드에서 사용되는 기판 바이어스 전압은 외부에서 패드를 통해서 직접 인가받거나, 내부에서 생성한 전압을 사용할 수 있다.
누설전류, PMOS 트랜지스터, NMOS 트랜지스터, 기판 바이어스 전압, 저전력

Description

집적회로 및 그 구동방법{INTEGRATED CIRCUIT AND ITS DRIVING METHOD}
본 발명은 반도체 설계기술에 관한 것으로서, MOS 트랜지스터의 누설전류(Leakage Current)를 감소시키는 기술에 관한 것이다.
도 1은 MOS 트랜지스터로 구성되는 종래기술의 집적회로이다.
도 1을 참조하면, 종래기술의 집적회로는 전원전압단(VDD)과 출력단(N0) 사이에 접속되어 입력 데이터(DATA_IN)를 인가받는 PMOS 트랜지스터(MP1), 출력단(N0)과 접지전압단(VSS) 사이에 접속되어 입력 데이터(DATA_IN)를 인가받는 NMOS 트랜지스터(MN1)를 구비한다. 여기에서 PMOS 트랜지스터(MP1)는 기판 바이어스 전압(VP_BIAS)으로 전원전압(VDD)을 인가받으며, NMOS 트랜지스터(MN1)는 기판 바이어스 전압(VN_BIAS)으로 접지전압(VSS)을 인가받는다. 참고적으로 기판 바이어스 전압을 백 바이어스 전압(Back Bias Voltage), 벌크 전압(Bulk Voltage)이라고 기술하기도 한다.
상기의 집적회로와 같이 MOS 트랜지스터에 기판 바이어스 전압을 인가하는 이유에 대해서 살펴보면 다음과 같다.
MOS 트랜지스터에 인가되는 기판 바이어스 전압은 MOS 트랜지스터 내부의 PN 접합(PN JUNCTION)이 부분적으로 포워드 바이어스(Forward Bias) 상태가 되는 것을 방지하여, 누설전류(Leakage Current)와 래치업(Latch Up) 등을 방지한다. 또한, MOS 트랜지스터의 임계전압(Threshold Voltage, Vth)의 변동폭을 감소시킬 수 있어서 소자의 신뢰성을 향상시킬 수 있다. 또한, 기판 바이어스 전압레벨을 조절하여 MOS 트랜지스터의 임계전압(Threshold Voltage, Vth)을 조절할 수 있는데, 이를 통하여 MOS 트랜지스터의 동작 안정성을 확보할 수 있다.
한편, PMOS 트랜지스터와 NMOS 트랜지스터로 구성되는 내부회로를 포함하는 기존의 집적회로 및 반도체 메모리 장치는 데이터 처리속도를 빠르게 하기 위해 구동전압과 구동전류를 증가시켰다. 이로 인해서 MOS 트랜지스터의 누설전류(Leakage Current)도 증가함에 따라 전력소모 측면에서는 불리한 상황이 유발되었다. 이러한 누설전류(Leakage Current)를 감소시키기 위해서 제어 트랜지스터를 사용하여 누설전류를 감소시키는 방식을 사용하기도 하지만, 이러한 방식은 데이터 처리속도를 느리게 하는 단점이 있다. 따라서 데이터 처리속도에 영향을 주지 않으면서 적절하게 누설전류(Leakage Current)를 제어할 수 있는 방법이 요구되고 있다.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 제안된 것으로, 파워절약모드(Power Save Mode)에서 내부회로를 구성하고 있는 MOS 트랜지스터의 누설전류(Leakage Current)를 감소시킬 수 있는 집적회로를 제공하는 것을 그 목적으로 한다.
상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 파워절약모드 신호에 응답하여 비파워절약모드(Non Power Save Mode)에서 제1 전압을 선택하고 파워절약모드에서 상기 제1 전압보다 높은 레벨의 제2 전압을 선택하여 출력하기 위한 제1 기판 바이어스 전압 선택부; 및 상기 제1 기판 바이어스 전압 선택부로부터 출력된 전압을 기판 바이어스 전압으로 인가받는 PMOS 트랜지스터를 구비하는 집적회로가 제공된다.
또한, 본 발명의 다른 측면에 따르면, 비파워절약모드(Non Power Save Mode)에서 제1 전압을 PMOS 트랜지스터의 기판 바이어스로 인가하는 단계; 및 파워절약모드(Power Save Mode)에서 상기 제1 전압보다 높은 레벨의 제2 전압을 상기 PMOS 트랜지스터의 기판 바이어스로 인가하는 단계를 포함하는 집적회로의 구동방법이 제공된다.
또한, 본 발명의 또 다른 측면에 따르면, 파워절약모드 신호에 응답하여 비 파워절약모드(Non Power Save Mode)에서 접지전압을 선택하고 파워절약모드(Power Save Mode)에서 상기 접지전압보다 낮은 레벨의 네거티브 전압을 선택하여 출력하기 위한 기판 바이어스 전압 선택부; 및 상기 기판 바이어스 전압 선택부로부터 출력된 전압을 기판 바이어스 전압으로 인가받는 NMOS 트랜지스터를 구비하는 집적회로가 제공된다.
또한, 본 발명의 또 다른 측면에 따르면, 비파워절약모드(Non Power Save Mode)에서 접지전압을 NMOS 트랜지스터의 기판 바이어스로 인가하는 단계; 및 파워절약모드(Power Save Mode)에서 상기 접지전압보다 낮은 레벨의 네거티브 전압을 상기 NMOS 트랜지스터의 기판 바이어스로 인가하는 단계를 포함하는 집적회로의 구동방법이 제공된다.
또한, 본 발명의 또 다른 측면에 따르면 비파워절약모드(Non Power Save Mode)에서 외부 전원전압을 PMOS 트랜지스터의 기판 바이어스로 인가하는 단계; 딥파워다운모드 또는 셀프 리프레시 모드에서 외부로부터 인가된 제1 승압전압 - 상기 외부 전원전압보다 높은 레벨임 - 을 PMOS 트랜지스터의 기판 바이어스로 인가하는 단계; 및 파워다운모드에서 상기 외부 전원전압을 이용하여 내부적으로 생성된 제2 승압전압을 상기 PMOS 트랜지스터의 기판 바이어스로 인가하는 단계를 포함하는 집적회로의 구동방법이 제공된다.
또한, 본 발명의 또 다른 측면에 따르면 비파워절약모드(Non Power Save Mode)에서 접지전압을 NMOS 트랜지스터의 기판 바이어스로 인가하는 단계; 딥파워다운모드 또는 셀프 리프레시 모드에서 외부로부터 인가된 제1 네거티브 전압 - 상 기 접지전압보다 낮은 레벨임 - 을 NMOS 트랜지스터의 기판 바이어스로 인가하는 단계; 및 파워다운모드에서 상기 접지전압을 이용하여 내부적으로 생성된 제2 네거티브 전압을 상기 NMOS 트랜지스터의 기판 바이어스로 인가하는 단계를 포함하는 집적회로의 구동방법이 제공된다.
본 발명에서는 파워절약모드(Power Save Mode)에서 MOS 트랜지스터의 누설전류를 감소시키기 위해서 PMOS 트랜지스터에는 더 높은 기판 바이어스 전압 - 비파워절약모드(Non Power Save Mode)에서의 기판 바이어스 전압보다 높음 - 을 인가하고, NMOS 트랜지스터에는 더 낮은 기판 바이어스 전압 - 비파워절약모드에서의 기판 바이어스 전압보다 낮음 - 을 인가하여 누설전류를 감소시켰다. 여기에서 파워절약모드에서 사용되는 기판 바이어스 전압은 외부에서 패드를 통해서 직접 인가받거나, 내부에서 생성한 전압을 사용할 수 있다.
본 발명을 적용한 집적회로는 파워절약모드(Power Save Mode)에서 내부회로를 구성하고 있는 MOS 트랜지스터의 누설전류를 감소시킬 수 있으며, 비파워절약모드(Non Power Save Mode)에서도 동작속도가 저해되지 않으므로 소비전력과 동작속도가 모두 중요시 되는 회로에 사용될 수 있을 것이다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 설명하기로 한다. 참고적으로, 도면 및 상세한 설명에서 소자, 블록 등을 지칭할 때 사용하는 기호 및 부호등은 필요에 따라 세부단위별로 표기할 수도 있으므로, 동일한 기호 및 부호가 전체회로에서 동일한 소자를 지칭하지 않을 수도 있음에 유의하자.
일반적으로 회로의 논리신호는 전압레벨에 대응하여 하이레벨(HIGH LEVEL, H) 또는 로우레벨(LOW LEVEL, L)로 구분하며, 각각 '1' 과 '0' 등으로 표현하기도 한다. 또한, 필요에 따라 추가적으로 하이임피던스(High Impedance, Hi-Z) 상태 등을 가질 수 있다고 정의하고 기술한다. 또한, 본 실시예에서 사용하는 용어인 PMOS(P-channel Metal Oxide Semiconductor)와 NMOS(N-channel Metal Oxide Semiconductor)는 MOSFET(Metal Oxide Semiconductor Field-Effect Transistor)의 한 종류임을 미리 밝혀둔다. 참고적으로, 본 발명에서 기술하고 있는 '기판 바이어스 전압'을 백 바이어스 전압(Back Bias Voltage), 벌크 전압(Bulk Voltage)이라고 기술하기도 한다. 또한, 파워절약모드(Power Save Mode)는 파워다운모드(Power Down Mode), 셀프 리프레시 모드(Self Refresh Mode), 딥파워다운모드(Deep Power Down Mode) 등과 같은 모드를 지칭하는 것이며, 비파워절약모드(Non Power Save Mode)는 일반적으로 노멀동작모드(Normal Operation Mode)를 지칭한다.
도 2는 본 발명의 일 실시예에 따른 집적회로의 구성도이다.
도 2를 참조하면, 집적회로는 파워절약모드 신호(P_SAVE)에 응답하여 비파워절약모드(Non Power Save Mode)에서 전원전압(VDD)을 선택하고 파워절약모드(Power Save Mode)에서 전원전압(VDD)보다 높은 레벨의 승압전압(VPP)을 선택하여 출력하기 위한 기판 바이어스 전압 선택부(220), 기판 바이어스 전압 선택부(220)로부터 출력된 전압을 기판 바이어스 전압(VP_BIAS)으로 인가받는 PMOS 트랜지스터(230)를 구비한다. 또한, 참고적으로 본 실시예와 같이 파워절약모드 신호(P_SAVE)를 생성하기 위한 신호생성부(210)를 더 포함하여 구성될 수도 있다.
상기와 같이 구성되는 집적회로의 세부구성과 주요동작을 살펴보면 다음과 같다.
우선, 신호생성부(210)는 파워절약모드 신호(P_SAVE)를 생성하게 되는데, 신호생성부(210)는 파워다운신호(PD), 셀프 리프레시 신호(SEF), 딥파워다운신호(DPD)를 입력으로 하는 부정논리합 수단(NOR), 부정논리합 수단(NOR)에서 출력되는 신호를 반전시키기 위한 인버터(INV1)로 구성된다. 여기에서 부정논리합 수단(NOR)은 노어 게이트(NOR GATE)를 이용하였다. 집적회로가 파워절약모드(Power Save Mode)로 진입하면, 파워다운신호(PD), 셀프 리프레시 신호(SEF), 딥파워다운신호(DPD) 중 어느 하나의 신호가 하이레벨로 활성화 된다. 따라서 파워절약모드(Power Save Mode)에서 신호생성부(210)는 하이레벨의 신호를 출력한다. 또한, 집적회로가 비파워절약모드(Non Power Save Mode)로 진입하면, 파워다운신호(PD), 셀프 리프레시 신호(SEF), 딥파워다운신호(DPD)가 모두 로우레벨로 비활성화 된다. 따라서 파워절약모드(Power Save Mode)에서 신호생성부(210)는 로우레벨의 신호를 출력한다. 참고적으로 파워절약모드 신호(P_SAVE)는 모드 레지스터셋 코드(Mode Register Set Code, MRS Code)를 이용하여 생성될 수도 있다.
또한, 기판 바이어스 전압 선택부(220)는 파워절약모드 신호(P_SAVE)를 반전시키기 위한 인버터(INV2), 파워절약모드 신호(P_SAVE)에 응답하여 전원전압단(VDD)의 전압을 출력하기 위한 제1 스위치(MP1), 인버터(INV2)에서 출력되는 신호에 응답하여 승압전압단(VPP)의 전압을 출력하기 위한 제2 스위치(MP2)로 구성된다. 여기에서 제1 스위치(MP1)와 제2 스위치(MP2)는 PMOS 트랜지스터로 구성되었다. 참고적으로 스위치는 트랜스미션 게이트(TRANSMISSION GATE)를 이용해서 구성될 수도 있을 것이다. 파워절약모드(Power Save Mode)에서는 파워절약모드 신호(P_SAVE)가 하이레벨로 활성화 되므로 제2 스위치(MP2)가 턴온(TURN ON) 되어 승압전압(VPP)을 PMOS 트랜지스터(230)의 기판 바이어스 전압(VP_BIAS)으로 이용하게 된다. 또한, 비파워절약모드(Non Power Save Mode)에서는 파워절약모드 신호(P_SAVE)가 로우레벨로 비활성화 되므로 제1 스위치(MP1)가 턴온(TURN ON) 되어 전원전압(VDD))을 PMOS 트랜지스터(230)의 기판 바이어스 전압(VP_BIAS)으로 이용하게 된다.
상기의 집적회로의 PMOS 트랜지스터(230)는 비파워절약모드(Non Power Save Mode)에서는 전원전압(VDD)을 기판 바이어스 전압(VP_BIAS)으로 인가받지만, 파워절약모드(Power Save Mode)에서는 전원전압(VDD)보다 높은 승압전압(VPP)을 기판 바이어스 전압(VP_BIAS)으로 인가받게 된다. 즉, 파워절약모드(Power Save Mode)에서는 더 높은 전압레벨의 기판 바이어스 전압(VP_BIAS)을 인가받기 때문에 PMOS 트랜지스터(230)의 내부에 공핍층이 증가하게 되고 이로 인하여 채널이 형성되기 힘들어지므로 임계전압(Threshold Voltage, Vth)이 높아지게 된다. 따라서 PMOS 트랜 지스터(230)의 누설전류(Leakage Current)도 감소하게 되므로 파워절약모드(Power Save Mode)에서의 집적회로의 전체적인 소모전력이 감소한다. 또한, 비파워절약모드(Non Power Save Mode)에서는 전원전압(VDD)을 기판 바이어스 전압(VP_BIAS)으로 인가받기 때문에 임계전압(Threshold Voltage, Vth)의 변화로 인한 PMOS 트랜지스터(230)의 특성변화가 발생하지 않으므로 동작속도 등에 영향을 주지 않게 된다. 여기에서 승압전압(VPP)은 내부전압 생성회로에서 생성된 전압을 이용할 수 있지만, 승압전압(VPP)을 생성하기 위한 효율이 낮고 면적 측면에서 불리하다. 따라서 외부에서 생성되어 패드(PAD)를 통해서 인가되는 전압을 이용하는 것이 가장 바람직할 것이다. 또한, 외부에서 인가되는 전압을 이용할 경우에는 내부전압 생성회로가 턴오프(TURN OFF)되는 셀프 리프레시 모드와 딥파워다운모드와 같은 파워절약모드에서 상기와 같은 방식으로 누설전류를 감소시킬 수 있을 것이다.
상술한 바와 같이 집적회로는 비파워절약모드(Non Power Save Mode)에서 전원전압(VDD)을 PMOS 트랜지스터(230)의 기판 바이어스로 인가하는 단계, 파워절약모드(Power Save Mode)에서 전원전압(VDD)보다 높은 레벨의 승압전압(VPP)을 PMOS 트랜지스터의 기판 바이어스로 인가하는 단계를 통해서 구동된다.
도 3은 본 발명의 다른 실시예에 따른 집적회로의 구성도이다.
도 3을 참조하면, 집적회로는 파워절약모드 신호(P_SAVE)에 응답하여 비파워절약모드(Non Power Save Mode)에서 접지전압(VSS)을 선택하고 파워절약모드(Power Save Mode)에서 접지전압(VSS)보다 낮은 레벨의 네거티브 전압(VBB)을 선택하여 출력하기 위한 기판 바이어스 전압 선택부(320), 기판 바이어스 전압 선택부(320)로 부터 출력된 전압을 기판 바이어스 전압(VN_BIAS)으로 인가받는 NMOS 트랜지스터(330)를 구비한다. 또한, 참고적으로 본 실시예와 같이 파워절약모드 신호(P_SAVE)를 생성하기 위한 신호생성부(310)를 더 포함하여 구성될 수도 있다.
상기와 같이 구성되는 집적회로의 세부구성과 주요동작을 살펴보면 다음과 같다.
우선, 신호생성부(310)는 파워절약모드 신호(P_SAVE)를 생성하게 되는데, 신호생성부(310)는 파워다운신호(PD), 셀프 리프레시 신호(SEF), 딥파워다운신호(DPD)를 입력으로 하는 부정논리합 수단(NOR), 부정논리합 수단(NOR)에서 출력되는 신호를 반전시키기 위한 인버터(INV1)로 구성된다. 여기에서 부정논리합 수단(NOR)은 노어 게이트(NOR GATE)를 이용하였다. 집적회로가 파워절약모드(Power Save Mode)로 진입하면, 파워다운신호(PD), 셀프 리프레시 신호(SEF), 딥파워다운신호(DPD) 중 어느 하나의 신호가 하이레벨로 활성화 된다. 따라서 파워절약모드(Power Save Mode)에서 신호생성부(310)는 하이레벨의 신호를 출력한다. 또한, 집적회로가 비파워절약모드(Non Power Save Mode)로 진입하면, 파워다운신호(PD), 셀프 리프레시 신호(SEF), 딥파워다운신호(DPD)가 모두 로우레벨로 비활성화 된다. 따라서 파워절약모드(Power Save Mode)에서 신호생성부(310)는 로우레벨의 신호를 출력한다. 참고적으로 파워절약모드 신호(P_SAVE)는 모드 레지스터셋 코드(Mode Register Set Code, MRS Code)를 이용하여 생성할 수도 있다.
또한, 기판 바이어스 전압 선택부(320)는 파워절약모드 신호(P_SAVE)를 반전시키기 위한 인버터(INV2), 인버터(INV2)에서 출력되는 신호에 응답하여 접지전 압(VSS)을 출력하기 위한 제1 스위치(MN1), 파워절약모드 신호(P_SAVE)에 응답하여 네거티브 전압(VBB)을 출력하기 위한 제2 스위치(MN2)로 구성된다. 여기에서 제1 스위치(MN1)와 제2 스위치(MN2)는 NMOS 트랜지스터로 구성되었다. 참고적으로 스위치는 트랜스미션 게이트(TRANSMISSION GATE)를 이용해서 구성할 수도 있을 것이다. 파워절약모드(Power Save Mode)에서는 파워절약모드 신호(P_SAVE)가 하이레벨로 활성화 되므로 제2 스위치(MN2)가 턴온(TURN ON) 되어 네거티브 전압(VBB)을 NMOS 트랜지스터(330)의 기판 바이어스 전압(VN_BIAS)으로 이용하게 된다. 또한, 비파워절약모드(Non Power Save Mode)에서는 파워절약모드 신호(P_SAVE)가 로우레벨로 비활성화 되므로 제1 스위치(MN1)가 턴온(TURN ON) 되어 접지전압(VSS)을 NMOS 트랜지스터(330)의 기판 바이어스 전압(VN_BIAS)으로 이용하게 된다.
상기의 집적회로의 NMOS 트랜지스터(330)는 비파워절약모드(Non Power Save Mode)에서는 접지전압(VSS)을 기판 바이어스 전압(VN_BIAS)으로 인가받지만, 파워절약모드(Power Save Mode)에서는 접지전압(VSS)보다 낮은 네거티브 전압(VBB)을 기판 바이어스 전압(VN_BIAS)으로 인가받게 된다. 즉, 파워절약모드(Power Save Mode)에서는 더 낮은 전압레벨의 기판 바이어스 전압(VN_BIAS)을 인가받기 때문에 NMOS 트랜지스터(330)의 내부에 공핍층이 증가하게 되고 이로 인하여 채널이 형성되기 힘들어지므로 임계전압(Threshold Voltage, Vth)이 높아지게 된다. 따라서 NMOS 트랜지스터(330)의 누설전류(Leakage Current)도 감소하게 되므로 파워절약모드(Power Save Mode)에서의 집적회로의 전체적인 소모전력이 감소한다. 또한, 비파워절약모드(Non Power Save Mode)에서는 접지전압(VSS)을 기판 바이어스 전 압(VN_BIAS)으로 인가받기 때문에 임계전압(Threshold Voltage, Vth)의 변화로 인한 NMOS 트랜지스터(330)의 특성변화가 발생하지 않으므로 동작속도 등에 영향을 주지 않게 된다. 여기에서 네거티브 전압(VBB)은 내부전압 생성회로에서 생성된 전압을 이용할 수 있지만, 네거티브 전압(VBB)을 생성하기 위한 효율이 낮고 면적 측면에서 불리하다. 따라서 외부에서 생성되어 패드를 통해서 인가되는 전압을 이용하는 것이 가장 바람직할 것이다. 또한, 외부에서 인가되는 전압을 이용할 경우에는 내부전압 생성회로가 턴오프(TURN OFF)되는 셀프 리프레시 모드와 딥파워다운모드와 같은 파워절약모드에서도 상기와 같은 방식으로 누설전류를 감소시킬 수 있을 것이다.
상술한 바와 같이 집적회로는 비파워절약모드(Non Power Save Mode)에서 접지전압(VSS)을 NMOS 트랜지스터(330)의 기판 바이어스로 인가하는 단계, 파워절약모드(Power Save Mode)에서 접지전압(VSS)보다 낮은 레벨의 네거티브 전압(VBB)을 NMOS 트랜지스터(330)의 기판 바이어스로 인가하는 단계를 통해서 구동된다.
참고적으로 도 2의 실시예를 통해서 집적회로에 구비된 PMOS 트랜지스터의 기판 바이어스 전압을 조절하는 방식을 설명하였으며, 도 3의 실시예를 통해서 집적회로에 구비된 NMOS 트랜지스터의 기판 바이어스 전압을 조절하는 방식을 설명하였다. 따라서 상기와 같은 방식을 통해서 집적회로에 구비된 PMOS 트랜지스터와 NMOS 트랜지스터 각각의 기판 바이어스 전압을 파워절약모드(Power Save Mode)와 비파워절약모드(Non Power Save Mode)에 따라 제어할 수 있을 것이다. 이에 대한 자세한 설명은 중복된 설명을 피해기 위해 생략하기로 한다.
도 4는 본 발명의 또 다른 실시예에 따른 집적회로의 구성도이다.
도 4를 참조하면 집적회로는 파워다운신호(PD), 셀프 리프레시 신호(SEF), 딥파워다운신호(DPD)에 응답하여 다수의 선택신호(SEL1,SEL2,SEL3)를 생성하기 위한 선택신호 생성부(410), 전원전압(VDD), 전원전압(VDD)보다 높은 레벨의 제1 승압전압(VPP), 전원전압(VDD)을 이용하여 내부적으로 생성된 제2 승압전압(VPP1) 중에서 다수의 선택신호(SEL1,SEL2,SEL3)에 대응하는 해당 전압을 선택하여 출력하기 위한 기판 바이어스 전압 선택부(420), 기판 바이어스 전압 선택부(420)로부터 출력된 전압을 기판 바이어스 전압(VP_BIAS)으로 인가받는 PMOS 트랜지스터(430)를 구비한다.
상기와 같이 구성되는 집적회로의 동작은 다음과 같이 이루어진다.
비파워절약모드(Non Power Save Mode)에서 선택신호 생성부(410)로 인가되는 파워다운신호(PD), 셀프 리프레시 신호(SEF), 딥파워다운신호(DPD)는 모두 로우레벨로 비활성화 되므로 제1 선택신호(SEL1)가 로우레벨로 활성화 되어 출력되고, 제2 선택신호(SEL2)와 제3 선택신호(SEL3)는 모두 하이레벨로 비활성화 되어 출력된다.
또한, 딥파워다운모드 또는 셀프 리프레시 모드에서 선택신호 생성부(410)로 인가되는 딥파워다운신호(DPD)와 셀프 리프레시 신호(SEF)는 어느 하나가 하이레벨로 활성화 되고, 파워다운신호(PD)는 로우레벨로 비활성화 되므로 제2 선택신호(SEL2)가 로우레벨로 활성화 되어 출력되고, 제1 선택신호(SEL1)와 제3 선택신호(SEL3)는 모두 하이레벨로 비활성화 되어 출력된다.
또한, 파워다운모드에서 선택신호 생성부(410)로 인가되는 파워다운신호(PD)는 하이레벨로 활성화 되고, 딥파워다운신호(DPD)와 셀프 리프레시 신호(SEF)는 모두 로우레벨로 비활성화 되므로 제3 선택신호(SEL3)가 로우레벨로 활성화 되어 출력되고, 제1 선택신호(SEL1)와 제2 선택신호(SEL2)가 모두 하이레벨로 비활성화 되어 출력된다.
따라서 비파워절약모드(Non Power Save Mode)에서 제1 선택신호(SEL1)가 활성화 되므로 기판 바이어스 전압 선택부(420)는 전원전압(VDD)을 PMOS 트랜지스터(430)의 기판 바이어스 전압(VP_BIAS)으로 출력한다.
또한, 딥파워다운모드 또는 셀프 리프레시 모드에서 제2 선택신호(SEL2)가 활성화 되므로 기판 바이어스 전압 선택부(420)는 제1 승압전압(VPP)을 PMOS 트랜지스터(430)의 기판 바이어스 전압(VP_BIAS)으로 출력한다.
또한, 파워다운모드에서 제3 선택신호(SEL3)가 활성화 되므로 기판 바이어스 전압 선택부(420)는 제2 승압전압(VPP1)을 PMOS 트랜지스터(430)의 기판 바이어스 전압(VP_BIAS)으로 출력한다.
상기의 집적회로의 PMOS 트랜지스터(430)는 비파워절약모드(Non Power Save Mode)에서는 전원전압(VDD)을 기판 바이어스 전압(VP_BIAS)으로 인가받지만, 딥파워다운모드 또는 셀프 리프레시 모드에서는 전원전압(VDD)보다 높은 레벨의 제1 승압전압(VPP)을 기판 바이어스 전압(VP_BIAS)으로 인가받게 되며, 파워다운모드에서는 전원전압(VDD)을 이용하여 내부적으로 생성된 제2 승압전압(VPP1)을 기판 바이어스 전압(VP_BIAS)으로 인가받게 된다.
즉, 딥파워다운모드, 셀프 리프레시 모드, 파워다운모드에서는 더 높은 전압레벨의 기판 바이어스 전압(VP_BIAS)을 인가받기 때문에 PMOS 트랜지스터(430)의 내부에 공핍층이 증가하게 되고 이로 인하여 채널이 형성되기 힘들어지므로 임계전압(Threshold Voltage, Vth)이 높아지게 된다. 따라서 PMOS 트랜지스터(430)의 누설전류(Leakage Current)도 감소하게 되므로 딥파워다운모드, 셀프 리프레시 모드, 파워다운모드에서의 집적회로의 전체적인 소모전력이 감소한다. 또한, 비파워절약모드(Non Power Save Mode)에서는 전원전압(VDD)을 기판 바이어스 전압(VP_BIAS)으로 인가받기 때문에 임계전압(Threshold Voltage, Vth)의 변화로 인한 PMOS 트랜지스터(430)의 특성변화가 발생하지 않으므로 동작속도 등에 영향을 주지 않게 된다. 여기에서 제1 승압전압(VPP)은 외부에서 생성되어 패드(PAD)를 통해서 인가되는 전압이므로 내부전압 생성회로가 턴오프(TURN OFF)되는 셀프 리프레시 모드와 딥파워다운모드와 같은 파워절약모드에서 상기와 같은 방식으로 누설전류를 감소시킬 수 있다. 또한, 제2 승압전압(VPP1)은 전원전압(VDD)을 이용하여 내부전압 생성회로에서 생성된 전압이므로 내부전압 생성회로가 턴오프(TURN OFF)되지 않는 파워다운모드에서 상기와 같은 방식으로 누설전류를 감소시킬 수 있다. 제2 승압전압(VPP1)의 전압레벨은 전원전압(VDD) 보다 높은 레벨로 필요에 따라 조절될 수 있다.
상술한 바와 같이 집적회로는 비파워절약모드(Non Power Save Mode)에서 외부 전원전압(VDD)을 PMOS 트랜지스터(430)의 기판 바이어스로 인가하는 단계, 딥파워다운모드 또는 셀프 리프레시 모드에서 외부로부터 인가된 제1 승압전압(VPP) - 외부 전원전압(VDD)보다 높은 레벨임 - 을 PMOS 트랜지스터(430)의 기판 바이어스 로 인가하는 단계, 파워다운모드에서 외부 전원전압(VDD)을 이용하여 내부적으로 생성된 제2 승압전압(VPP1)을 PMOS 트랜지스터(430)의 기판 바이어스로 인가하는 단계를 통해서 구동된다.
도 5는 본 발명의 또 다른 실시예에 따른 집적회로의 구성도이다.
도 5를 참조하면 집적회로는 파워다운신호(PD), 셀프 리프레시 신호(SEF), 딥파워다운신호(DPD)에 응답하여 다수의 선택신호(SEL1,SEL2,SEL3)를 생성하기 위한 선택신호 생성부(510), 접지전압(VSS), 접지전압(VSS)보다 낮은 레벨의 제1 네거티브 전압(VBB), 접지전압(VSS)을 이용하여 내부적으로 생성된 제2 네거티브 전압(VBB1) 중에서 다수의 선택신호(SEL1,SEL2,SEL3)에 대응하는 해당 전압을 선택하여 출력하기 위한 기판 바이어스 전압 선택부(520), 기판 바이어스 전압 선택부(520)로부터 출력된 전압을 기판 바이어스 전압(VN_BIAS)으로 인가받는 NMOS 트랜지스터(530)를 구비한다.
상기와 같이 구성되는 집적회로의 동작은 다음과 같이 이루어진다.
비파워절약모드(Non Power Save Mode)에서 선택신호 생성부(510)로 인가되는 파워다운신호(PD), 셀프 리프레시 신호(SEF), 딥파워다운신호(DPD)는 모두 로우레벨로 비활성화 되므로 제1 선택신호(SEL1)가 하이레벨로 활성화 되어 출력되고, 제2 선택신호(SEL2)와 제3 선택신호(SEL3)는 모두 로우레벨로 비활성화 되어 출력된다.
또한, 딥파워다운모드 또는 셀프 리프레시 모드에서 선택신호 생성부(510)로 인가되는 딥파워다운신호(DPD)와 셀프 리프레시 신호(SEF)는 어느 하나가 하이레벨 로 활성화 되고, 파워다운신호(PD)는 로우레벨로 비활성화 되므로 제2 선택신호(SEL2)가 하이레벨로 활성화 되어 출력되고, 제1 선택신호(SEL1)와 제3 선택신호(SEL3)는 모두 로우레벨로 비활성화 되어 출력된다.
또한, 파워다운모드에서 선택신호 생성부(510)로 인가되는 파워다운신호(PD)는 하이레벨로 활성화 되고, 딥파워다운신호(DPD)와 셀프 리프레시 신호(SEF)는 모두 로우레벨로 비활성화 되므로 제3 선택신호(SEL3)가 하이레벨로 활성화 되어 출력되고, 제1 선택신호(SEL1)와 제2 선택신호(SEL2)가 모두 로우레벨로 비활성화 되어 출력된다.
따라서 비파워절약모드(Non Power Save Mode)에서 제1 선택신호(SEL1)가 활성화 되므로 기판 바이어스 전압 선택부(520)는 접지전압(VSS)을 NMOS 트랜지스터(530)의 기판 바이어스 전압(VN_BIAS)으로 출력한다.
또한, 딥파워다운모드 또는 셀프 리프레시 모드에서 제2 선택신호(SEL2)가 활성화 되므로 기판 바이어스 전압 선택부(520)는 제1 네거티브 전압(VBB)을 NMOS 트랜지스터(530)의 기판 바이어스 전압(VN_BIAS)으로 출력한다.
또한, 파워다운모드에서 제3 선택신호(SEL3)가 활성화 되므로 기판 바이어스 전압 선택부(520)는 제2 네거티브 전압(VBB1)을 NMOS 트랜지스터(530)의 기판 바이어스 전압(VN_BIAS)으로 출력한다.
상기의 집적회로의 NMOS 트랜지스터(530)는 비파워절약모드(Non Power Save Mode)에서는 접지전압(VSS)을 기판 바이어스 전압(VN_BIAS)으로 인가받지만, 딥파워다운모드 또는 셀프 리프레시 모드에서는 접지전압(VSS)보다 낮은 레벨의 제1 네 거티브 전압(VBB)을 기판 바이어스 전압(VN_BIAS)으로 인가받게 되며 파워다운모드에서는 접지전압(VSS)을 이용하여 내부적으로 생성된 제2 네거티브 전압(VBB1)을 기판 바이어스 전압(VN_BIAS)으로 인가받게 된다.
즉, 딥파워다운모드, 셀프 리프레시 모드, 파워다운모드에서는 더 낮은 레벨의 기판 바이어스 전압(VN_BIAS)을 인가받기 때문에 NMOS 트랜지스터(530)의 내부에 공핍층이 증가하게 되고 이로 인하여 채널이 형성되기 힘들어지므로 임계전압(Threshold Voltage, Vth)이 높아지게 된다. 따라서 NMOS 트랜지스터(530)의 누설전류(Leakage Current)도 감소하게 되므로 딥파워다운모드, 셀프 리프레시 모드, 파워다운모드에서의 집적회로의 전체적인 소모전력이 감소한다. 또한, 비파워절약모드(Non Power Save Mode)에서는 접지전압(VSS)을 기판 바이어스 전압(VN_BIAS)으로 인가받기 때문에 임계전압(Threshold Voltage, Vth)의 변화로 인한 NMOS 트랜지스터(530)의 특성변화가 발생하지 않으므로 동작속도 등에 영향을 주지 않게 된다. 여기에서 제1 네거티브 전압(VBB)은 외부에서 생성되어 패드(PAD)를 통해서 인가되는 전압이므로 내부전압 생성회로가 턴오프(TURN OFF)되는 셀프 리프레시 모드와 딥파워다운모드와 같은 파워절약모드에서 상기와 같은 방식으로 누설전류를 감소시킬 수 있다. 또한, 제2 네거티브 전압(VBB1)은 접지전압(VSS)을 이용하여 내부전압 생성회로에서 생성된 전압이므로 내부전압 생성회로가 턴오프(TURN OFF)되지 않는 파워다운모드에서 상기와 같은 방식으로 누설전류를 감소시킬 수 있다. 제2 네거티브 전압(VBB1)의 전압레벨은 접지전압(VSS)보다 낮은 레벨로 필요에 따라 조절될 수 있다.
상술한 바와 같이 집적회로는 비파워절약모드(Non Power Save Mode)에서 접지전압(VSS)을 NMOS 트랜지스터(530)의 기판 바이어스로 인가하는 단계, 딥파워다운모드 또는 셀프 리프레시 모드에서 외부로부터 인가된 제1 네거티브 전압(VBB) - 접지전압(VSS)보다 낮은 레벨임 - 을 NMOS 트랜지스터(530)의 기판 바이어스로 인가하는 단계, 파워다운모드에서 접지전압(VSS)을 이용하여 내부적으로 생성된 제2 네거티브 전압(VBB1)을 NMOS 트랜지스터(530)의 기판 바이어스로 인가하는 단계를 통해서 구동된다.
참고적으로 도 4의 실시예를 통해서 집적회로에 구비된 PMOS 트랜지스터의 기판 바이어스 전압을 조절하는 방식을 설명하였으며, 도 5의 실시예를 통해서 집적회로에 구비된 NMOS 트랜지스터의 기판 바이어스 전압을 조절하는 방식을 설명하였다. 따라서 상기와 같은 방식을 통해서 집적회로에 구비된 PMOS 트랜지스터와 NMOS 트랜지스터 각각의 기판 바이어스 전압을 비파워절약모드(Non Power Save Mode), 딥파워다운모드 및 셀프 리프레시 모드, 파워다운모드에 따라 제어할 수 있을 것이다. 이에 대한 자세한 설명은 중복된 설명을 피해기 위해 생략하기로 한다.
이상, 본 발명의 실시예에 따라 구체적인 설명을 하였다. 본 발명의 기술적 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
예컨대, 신호 및 회로의 활성화 상태를 나타내기 위한 액티브 하이(Active High) 또는 액티브 로우(Active Low)의 구성은 실시예에 따라 달라질 수 있다. 또한, 동일한 기능을 구현하기 위해 필요에 따라 트랜지스터의 구성은 변경될 수 있다. 즉, PMOS 트랜지스터와 NMOS 트랜지스터의 구성은 서로 대체될 수 있을 것이며, 필요에 따라 다양한 트랜지스터를 이용하여 구현될 수 있다. 또한, 동일한 기능을 구현하기 위해 필요에 따라 로직 게이트(LOGIC GATE)의 구성은 변경될 수 있다. 즉 부정논리곱 수단, 부정논리합 수단 등은 난드 게이트(NAND GATE), 노어 게이트(NOR GATE), 인버터(INVERTER) 등의 다양한 조합을 통해서 구성될 수 있을 것이다. 또한, 본 실시예에서는 발명의 원리를 명확하게 설명하기 위해서 하나의 PMOS 트랜지스터 또는 NMOS 트랜지스터를 구비한 집적회로를 설명하였으나, 본 발명은 MOS 트랜지스터의 개수에 제한을 받지 않는다. 이러한 회로의 변경은 너무 경우의 수가 많고, 이에 대한 변경은 통상의 전문가라면 누구나 쉽게 유추할 수 있기에 그에 대한 열거는 생략하기로 한다.
도 1은 MOS 트랜지스터로 구성되는 종래기술의 집적회로이다.
도 2는 본 발명의 일 실시예에 따른 집적회로의 구성도이다.
도 3은 본 발명의 다른 실시예에 따른 집적회로의 구성도이다.
도 4는 본 발명의 또 다른 실시예에 따른 집적회로의 구성도이다.
도 5는 본 발명의 또 다른 실시예에 따른 집적회로의 구성도이다.
*도면의 주요 부분에 대한 부호의 설명
210, 310 : 신호생성부
410, 510 : 선택신호 생성부
220, 320, 420, 520 : 기판 바이어스 전압 선택부
도면에서 PMOS 트랜지스터와 NMOS 트랜지스터는 각각 MPi, MNi (i=0,1,2, … ) 으로 표시함.

Claims (30)

  1. 파워절약모드 신호에 응답하여 비파워절약모드(Non Power Save Mode)에서 제1 전압을 선택하고 파워절약모드(Power Save Mode)에서 상기 제1 전압보다 높은 레벨의 제2 전압을 선택하여 출력하기 위한 제1 기판 바이어스 전압 선택부; 및
    상기 제1 기판 바이어스 전압 선택부로부터 출력된 전압을 기판 바이어스 전압으로 인가받는 PMOS 트랜지스터
    를 구비하는 집적회로.
  2. 제1항에 있어서,
    상기 파워절약모드 신호에 응답하여 상기 비파워절약모드(Non Power Save Mode)에서 접지전압을 선택하고 상기 파워절약모드(Power Save Mode)에서 상기 접지전압보다 낮은 레벨의 네거티브 전압을 선택하여 출력하기 위한 제2 기판 바이어스 전압 선택부; 및
    상기 제2 기판 바이어스 전압 선택부로부터 출력된 전압을 기판 바이어스 전압으로 인가받는 NMOS 트랜지스터를 더 포함하는 것을 특징으로 하는 집적회로.
  3. 제1항에 있어서,
    상기 제2 전압은 외부에서 생성되어 패드를 통해서 인가되는 것을 특징으로 하는 집적회로.
  4. 제2항에 있어서,
    상기 네거티브 전압은 외부에서 생성되어 패드를 통해서 인가되는 것을 특징으로 하는 집적회로.
  5. 제1항 또는 제2항에 있어서,
    상기 파워절약모드 신호는 모드 레지스터셋 코드를 이용하여 생성된 것임을 특징으로 하는 집적회로.
  6. 제1항 또는 제2항에 있어서,
    상기 파워절약모드 신호를 생성하기 위한 신호생성부를 더 포함하는 것을 특징으로 하는 집적회로.
  7. 제6항에 있어서,
    상기 신호생성부는,
    파워다운신호, 셀프 리프레시 신호, 딥파워다운(Deep Power Down)신호를 입력으로 하는 부정논리합 수단; 및
    상기 부정논리합 수단에서 출력되는 신호를 반전시키기 위한 인버터를 포함하는 것을 특징으로 하는 집적회로.
  8. 제1항에 있어서,
    상기 제1 기판 바이어스 전압 선택부는,
    상기 파워절약모드 신호를 반전시키기 위한 인버터;
    상기 파워절약모드 신호에 응답하여 상기 제1 전압을 출력하기 위한 제1 스위치; 및
    상기 인버터에서 출력되는 신호에 응답하여 상기 제2 전압을 출력하기 위한 제2 스위치를 포함하는 것을 특징으로 하는 집적회로.
  9. 제8항에 있어서,
    상기 제1, 2 스위치는 PMOS 트랜지스터인 것을 특징으로 하는 집적회로.
  10. 제8항에 있어서,
    상기 제1, 제2 스위치는 트랜스미션 게이트인 것을 특징으로 하는 집적회로.
  11. 제2항에 있어서,
    상기 제2 기판 바이어스 전압 선택부는,
    상기 파워절약모드 신호를 반전시키기 위한 인버터;
    상기 인버터에서 출력되는 신호에 응답하여 상기 접지전압을 출력하기 위한 제1 스위치; 및
    상기 파워절약모드 신호에 응답하여 상기 네거티브 전압을 출력하기 위한 제2 스위치를 포함하는 것을 특징으로 하는 집적회로.
  12. 제11항에 있어서,
    상기 제1, 2 스위치는 NMOS 트랜지스터인 것을 특징으로 하는 집적회로.
  13. 제11항에 있어서,
    상기 제1, 제2 스위치는 트랜스미션 게이트인 것을 특징으로 하는 집적회로.
  14. 비파워절약모드(Non Power Save Mode)에서 제1 전압을 PMOS 트랜지스터의 기판 바이어스로 인가하는 단계; 및
    파워절약모드(Power Save Mode)에서 상기 제1 전압보다 높은 레벨의 제2 전압을 상기 PMOS 트랜지스터의 기판 바이어스로 인가하는 단계
    를 포함하는 집적회로의 구동방법.
  15. 제14항에 있어서,
    상기 비파워절약모드(Non Power Save Mode)에서 접지전압을 NMOS 트랜지스터의 기판 바이어스로 인가하는 단계; 및
    상기 파워절약모드(Power Save Mode)에서 상기 접지전압보다 낮은 레벨의 네거티브 전압을 상기 NMOS 트랜지스터의 기판 바이어스로 인가하는 단계를 더 포함하는 것을 특징으로 하는 집적회로의 구동방법.
  16. 제14항에 있어서,
    상기 제2 전압은 외부에서 생성되어 패드를 통해서 인가되는 것을 특징으로 하는 집적회로의 구동방법.
  17. 제15항에 있어서,
    상기 네거티브 전압은 외부에서 생성되어 패드를 통해서 인가되는 것을 특징으로 하는 집적회로의 구동방법.
  18. 파워절약모드 신호에 응답하여 비파워절약모드(Non Power Save Mode)에서 접지전압을 선택하고 파워절약모드(Power Save Mode)에서 상기 접지전압보다 낮은 레벨의 네거티브 전압을 선택하여 출력하기 위한 기판 바이어스 전압 선택부; 및
    상기 기판 바이어스 전압 선택부로부터 출력된 전압을 기판 바이어스 전압으로 인가받는 NMOS 트랜지스터
    를 구비하는 집적회로.
  19. 제18항에 있어서,
    상기 네거티브 전압은 외부에서 생성되어 패드를 통해서 인가되는 것을 특징으로 하는 집적회로.
  20. 제18항에 있어서,
    상기 파워절약모드 신호는 모드 레지스터셋 코드를 이용하여 생성된 것임을 특징으로 하는 집적회로.
  21. 제18항에 있어서,
    상기 파워절약모드 신호를 생성하기 위한 신호생성부를 더 포함하는 것을 특징으로 하는 집적회로.
  22. 제21항에 있어서,
    상기 신호생성부는,
    파워다운신호, 셀프 리프레시 신호, 딥파워다운(Deep Power Down)신호를 입력으로 하는 부정논리합 수단; 및
    상기 부정논리합 수단에서 출력되는 신호를 반전시키기 위한 인버터를 포함하는 것을 특징으로 하는 집적회로.
  23. 제18항에 있어서,
    상기 기판 바이어스 전압 선택부는,
    상기 파워절약모드 신호를 반전시키기 위한 인버터;
    상기 인버터에서 출력되는 신호에 응답하여 상기 접지전압을 출력하기 위한 제1 스위치; 및
    상기 파워절약모드 신호에 응답하여 상기 네거티브 전압을 출력하기 위한 제2 스위치를 포함하는 것을 특징으로 하는 집적회로.
  24. 제23항에 있어서,
    상기 제1, 2 스위치는 NMOS 트랜지스터인 것을 특징으로 하는 집적회로.
  25. 제23항에 있어서,
    상기 제1, 제2 스위치는 트랜스미션 게이트인 것을 특징으로 하는 집적회로.
  26. 비파워절약모드(Non Power Save Mode)에서 접지전압을 NMOS 트랜지스터의 기판 바이어스로 인가하는 단계; 및
    파워절약모드(Power Save Mode)에서 상기 접지전압보다 낮은 레벨의 네거티브 전압을 상기 NMOS 트랜지스터의 기판 바이어스로 인가하는 단계
    를 포함하는 집적회로의 구동방법.
  27. 제26항에 있어서,
    상기 네거티브 전압은 외부에서 생성되어 패드를 통해서 인가되는 것을 특징으로 하는 집적회로의 구동방법.
  28. 비파워절약모드(Non Power Save Mode)에서 외부 전원전압을 PMOS 트랜지스터의 기판 바이어스로 인가하는 단계;
    딥파워다운모드 또는 셀프 리프레시 모드에서 외부로부터 인가된 제1 승압전압 - 상기 외부 전원전압보다 높은 레벨임 - 을 PMOS 트랜지스터의 기판 바이어스로 인가하는 단계; 및
    파워다운모드에서 상기 외부 전원전압을 이용하여 내부적으로 생성된 제2 승압전압을 상기 PMOS 트랜지스터의 기판 바이어스로 인가하는 단계
    를 포함하는 집적회로의 구동방법.
  29. 제28항에 있어서,
    상기 비파워절약모드(Non Power Save Mode)에서 접지전압을 NMOS 트랜지스터의 기판 바이어스로 인가하는 단계;
    상기 딥파워다운모드 또는 상기 셀프 리프레시 모드에서 외부로부터 인가된 제1 네거티브 전압 - 상기 접지전압보다 낮은 레벨임 - 을 NMOS 트랜지스터의 기판 바이어스로 인가하는 단계; 및
    상기 파워다운모드에서 상기 접지전압을 이용하여 내부적으로 생성된 제2 네거티브 전압을 상기 NMOS 트랜지스터의 기판 바이어스로 인가하는 단계를 더 포함하는 것을 특징으로 하는 집적회로의 구동방법.
  30. 비파워절약모드(Non Power Save Mode)에서 접지전압을 NMOS 트랜지스터의 기판 바이어스로 인가하는 단계;
    딥파워다운모드 또는 셀프 리프레시 모드에서 외부로부터 인가된 제1 네거티브 전압 - 상기 접지전압보다 낮은 레벨임 - 을 NMOS 트랜지스터의 기판 바이어스로 인가하는 단계; 및
    파워다운모드에서 상기 접지전압을 이용하여 내부적으로 생성된 제2 네거티브 전압을 상기 NMOS 트랜지스터의 기판 바이어스로 인가하는 단계
    를 포함하는 집적회로의 구동방법.
KR1020090104689A 2009-10-30 2009-10-30 집적회로 및 그 구동방법 KR20110047892A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090104689A KR20110047892A (ko) 2009-10-30 2009-10-30 집적회로 및 그 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090104689A KR20110047892A (ko) 2009-10-30 2009-10-30 집적회로 및 그 구동방법

Publications (1)

Publication Number Publication Date
KR20110047892A true KR20110047892A (ko) 2011-05-09

Family

ID=44239106

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090104689A KR20110047892A (ko) 2009-10-30 2009-10-30 집적회로 및 그 구동방법

Country Status (1)

Country Link
KR (1) KR20110047892A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9058895B2 (en) 2012-12-21 2015-06-16 SK Hynix Inc. Self-refresh control device and method for reducing a current requisite for self-refresh operation using the same
US9343136B2 (en) 2013-12-19 2016-05-17 SK Hynix Inc. Semiconductor devices and integrated circuits including the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9058895B2 (en) 2012-12-21 2015-06-16 SK Hynix Inc. Self-refresh control device and method for reducing a current requisite for self-refresh operation using the same
US9343136B2 (en) 2013-12-19 2016-05-17 SK Hynix Inc. Semiconductor devices and integrated circuits including the same

Similar Documents

Publication Publication Date Title
JP2007150761A (ja) 半導体集積回路及びリーク電流低減方法
US5656946A (en) Mode-selectable voltage driving circuit for use in semiconductor memory device
KR100363142B1 (ko) 3상태논리게이트회로를갖는반도체집적회로
US20040080340A1 (en) Low power consumption MIS semiconductor device
KR100728950B1 (ko) 내부전압 발생장치
KR100571646B1 (ko) 파워 다운 모드 반도체 소자
KR20080045526A (ko) 클럭조절회로 및 이를 이용한 전압펌핑장치
EP3462274B1 (en) Semiconductor devices for sensing voltages
JP2011147038A (ja) 半導体装置及びこれを備えるデータ処理システム
KR100954110B1 (ko) 파워업 신호 생성회로 및 그를 이용한 집적회로
KR100812936B1 (ko) 스탠바이 모드에서 누설전류가 감소된 내부전원전압발생회로
KR20060087716A (ko) 메모리 장치
KR20010088097A (ko) 저전압 동적로직의 전력소모 억제회로
KR102652805B1 (ko) 파워 게이팅 회로 및 그 제어 시스템
KR0142967B1 (ko) 반도체 메모리장치의 기판 전압 제어회로
JP3864257B2 (ja) スリープ状態中のゲートリーケージを軽減するための技法
KR20110047892A (ko) 집적회로 및 그 구동방법
KR101053526B1 (ko) 벌크 바이어스 전압 생성장치 및 이를 포함하는 반도체 메모리 장치
JP2007318655A (ja) 半導体集積回路装置
KR101035408B1 (ko) 반도체 장치
JP3554638B2 (ja) 半導体回路
US9231580B2 (en) Semicondutor apparatus for controlling back bias
JP3373179B2 (ja) 半導体集積回路
KR0183874B1 (ko) 반도체 메모리장치의 내부 전원전압 발생회로
KR100806120B1 (ko) 내부 전원전압 발생회로 및 내부 전원전압 발생방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination