KR20060087716A - 메모리 장치 - Google Patents

메모리 장치 Download PDF

Info

Publication number
KR20060087716A
KR20060087716A KR1020050008526A KR20050008526A KR20060087716A KR 20060087716 A KR20060087716 A KR 20060087716A KR 1020050008526 A KR1020050008526 A KR 1020050008526A KR 20050008526 A KR20050008526 A KR 20050008526A KR 20060087716 A KR20060087716 A KR 20060087716A
Authority
KR
South Korea
Prior art keywords
voltage
mode
internal
internal circuit
external power
Prior art date
Application number
KR1020050008526A
Other languages
English (en)
Other versions
KR100631953B1 (ko
Inventor
송호욱
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050008526A priority Critical patent/KR100631953B1/ko
Priority to TW094112095A priority patent/TWI270073B/zh
Priority to US11/109,615 priority patent/US7184354B2/en
Publication of KR20060087716A publication Critical patent/KR20060087716A/ko
Application granted granted Critical
Publication of KR100631953B1 publication Critical patent/KR100631953B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2227—Standby or low power modes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4067—Refresh in standby or low power modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Dram (AREA)
  • Power Sources (AREA)

Abstract

외부전원전압을 공급하는 외부전원전압 라인과, 내부전압 발생기에서 생성된 내부전압을 공급하는 내부전압 라인과, 접지전압을 공급하는 접지전압 라인과, 동작 모드에 따라서 상기 외부전원전압 라인, 상기 내부전압 라인 또는 상기 접지 라인중의 하나와 연결되어 상기 외부전원전압과 상기 내부전압과 상기 접지전압중의 하나를 파워로 사용하는 내부 회로를 갖는 메모리 장치가 제공되어 초절전 모드시 전력 소모를 줄일 수 있다.

Description

메모리 장치{Memory device}
도 1은 셀프 리프레쉬 모드시의 전력 소모를 설명하는 일반적인 메모리 장치의 내부 회로 블록도이다.
도 2는 본 발명에 따른 메모리 장치의 제 1 실시예이다.
도 3은 본 발명에 따른 메모리 장치의 제 2 실시예이다.
본 발명은 전력 소모를 줄인 반도체 장치에 관한 것으로, 특히 초절전 모드(Deep Power Down mode)시 누설 전류를 감소시킨 반도체 메모리 장치에 관한 것이다.
도 1은 셀프 리프레쉬 모드시의 전력 소모를 설명하는 일반적인 메모리 장치의 내부 회로 블록도이다.
도 1에서, 내부 회로(100)는 메모리 장치의 데이타 입출력부와 같이 리프레쉬 모드시에도 일정한 전력을 소모하는 회로를 의미하고, 내부 회로(101)는 메모리 장치의 로우 패스(row pass) 회로와 내부 어드레스 카운터 등과 같이 리프레쉬 모드시에 액티브되는 회로를 의미한다. 즉, 내부 회로(100)는 셀프 리프레쉬 동작과 무관한 회로를 의미하며, 내부 회로(101)는 셀프 리프레쉬 동작과 관련된 회로를 의미한다. 도 1의 셀프 리프레쉬 프래그 신호(SRF)는 셀프 리프레쉬 모드시 하이 레벨로 되는 신호이다.
도 1에서 알 수 있듯이, 셀프 리프레쉬 모드시, 내부 회로(100)는 외부전원전압(VDD)을 파워로 사용하며, 내부 회로(101)는 외부전원전압보다 전압 레벨이 낮은 내부전압(VCORE)을 파워로 사용한다.
이처럼, 종래에는 셀프 리프레쉬 모드시 외부전원전압보다 낮은 전압 레벨을 갖는 내부전압(VCORE)를 파워로 사용하여 셀프 리프레쉬 모드시 소모되는 전류(IDD6)를 감소시키는 방식을 채택하고 있다.
그러나, 극히 제한적인 일부 회로를 제외하고는 대부분의 모든 회로들이 디스에이블 상태로 진입하는 초절전 모드의 경우(참고로, 초절전 모드시, 셀프 리프레쉬 플래그 신호(SRF)는 로우 레벨이다), 내부 회로(101)에 파워를 공급할 필요가 없는 데도 불구하고 종래의 경우에는 외부전원전압(VDD)이 파워로 소모된다는 문제점이 있었다.
본 발명은 전술한 문제점을 해결하기 위한 것으로, 초절전 모드시, 셀프 리프레쉬 동작시 동작하는 내부 회로에 인가되는 파워를 차단하여 전력 소모를 감소시킨 메모리 장치를 제공한다.
본 발명의 제 1 실시예인 메모리 장치는 메모리 장치의 동작 모드가 정상 모 드시에는 외부전원전압을 파워로 사용하고, 셀프 리프레쉬 모드시에는 상기 메모리 장치의 내부에서 생성된 내부 전압을 파워로 사용하고, 초절전 모드시에는 접지전압을 파워로 사용하는 내부 회로를 구비한다.
본 발명의 제 2 실시예인 메모리 장치는 외부전원전압을 공급하는 외부전원전압 라인과, 내부전압 발생기에서 생성된 내부전압을 공급하는 내부전압 라인과, 접지전압을 공급하는 접지전압 라인과, 동작 모드에 따라서 상기 외부전원전압 라인, 상기 내부전압 라인 또는 상기 접지 라인중의 하나와 연결되어 상기 외부전원전압과 상기 내부전압과 상기 접지전압중의 하나를 파워로 사용한다.
제 2 실시예에서, 상기 동작 모드가 정상 모드시에는 외부전원전압을 파워로 사용하고, 상기 동작 모드가 셀프 리프레쉬 모드시에는 내부전압을 파워로 사용하고, 상기 동작 모드가 초절전 모드시에는 접지전압을 파워로 사용한다. 여기서, 상기 동작 모드가 정상 모드이거나 셀프 리프레쉬 모드인 경우, 상기 내부전압 발생기는 인에이블 상태이고, 상기 동작 모드가 초절전 모드인 경우, 상기 내부전압 발생기는 디스에이블 상태이다.
제 2 실시예에서, 상기 동작 모드가 셀프 리프레쉬 모드임을 나타내는 제 1 모드 신호와 상기 동작 모드가 초절전 모드임을 나타내는 제 2 모드 신호를 수신하며 제어부를 더 구비하며, 상기 제 1 모드 신호가 인에이블되는 경우, 상기 제어부는 상기 내부전압을 상기 내부 회로의 구동전압 수신부와 연결시키는 제 1 스위치 신호를 출력하고, 상기 제 2 모드 신호가 인에이블되는 경우, 상기 제어부는 상기 접지전압을 상기 내부 회로의 구동전압 수신부와 연결시키는 제 2 스위치 신호를 출력하고, 상기 제 1 모드 신호와 상기 제 2 모드가 모두 디스에이블되는 경우, 상기 제어부는 상기 외부전원전압을 상기 내부 회로의 구동전압 수신부와 연결시키는 제 3 스위치 신호를 출력한다. 여기서, 제 1 스위치 신호에 의하여 턴온 또는 턴오프되며, 상기 내부 회로의 구동전압 수신부와 상기 내부전압 라인 사이에 연결된 제 1 스위치와, 상기 제 2 스위치 신호에 의하여 턴온 또는 턴오프되며, 상기 내부 회로의 구동전압 수신부와 상기 접지전압 라인 사이에 연결된 제 2 스위치와, 상기 제 3 스위치 신호에 의하여 턴온 또는 턴오프되며, 상기 내부 회로의 구동전압 수신부와 상기 외부전원전압 라인 사이에 연결된 제 3 스위치를 더 구비한다.
(실시예)
이하, 도면을 참고하여 본 발명의 실시예를 설명한다.
도 2는 본 발명에 따른 메모리 장치의 제 1 실시예이다.
도 2에서, 내부 회로(200)는 동작 모드와는 무관하게 외부전원전압을 구동전압으로 사용하는 회로를 나타내고, 내부 회로(201)는 동작 모드에 따라 외부전원전압(VDD)과 내부전압(VCORE)과 접지전압(VSS)중의 하나를 구동전압으로 사용하는 회로를 나타내고, 내부전압 발생기(202)는 외부전원전압(VDD)과 접지전압(VSS)을 공급받아 메모리 장치의 내부에서 사용되는 내부전압(VCORE)을 생성하는 회로를 나타낸다.
도 2에서, 신호(DPD)는 메모리 장치의 동작 모드가 초절전 모드일 때 하이 레벨로 되는 신호이고, 신호(SRF)는 메모리 장치의 동작 모드가 셀프 리프레쉬 모드일 때 하이 레벨로 되는 신호이다.
도 2에서, 신호(DPD)는 인버터(21, 22)에 인가되고, 신호(SRF)는 인버터(23)에 인가된다. 인버터(21)의 출력단은 스위치 기능을 하는 PMOS 트랜지스터(26)의 게이트와 연결된다. PMOS 트랜지스터(26)는 내부전압 라인(212)과 접지전압 라인(213)사이에 연결되어 있다. 내부전압 발생기(202)에도 신호(DPD)가 인가되며, 신호(DPD)가 하이 레벨인 경우 내부 전압 발생기(202)는 디스에이블 상태가 된다.
인버터(22)의 출력단과 인버터(23)의 출력단은 낸드 게이트(24)의 입력단과 연결된다. 낸드 게이트(24)의 출력단은 인버터(25)의 입력단과 연결된다.
낸드 게이트(24)의 출력단은 스위치 기능을 하는 PMOS 트랜지스터(28)의 게이트와 연결된다. PMOS 트랜지스터(28)는 외부전원전압 라인(211)과 내부 회로(201)의 구동전압 수신부 사이에 연결되어 있다.
인버터(25)의 출력단은 스위치 기능을 하는 PMOS 트랜지스터(27)의 게이트와 연결된다. PMOS 트랜지스터(27)는 내부전압 라인(212)과 내부 회로(201)의 구동전압 수신부 사이에 연결되어 있다.
이하에서는 도 2에 도시된 메모리 장치의 동작 모드에 따라서 내부 회로(201)에 인가되는 전압이 어떻게 달라지는 지에 대하여 설명한다.
본 발명에서 설명할 동작 모드는 정상 모드와, 셀프 리프레쉬 모드와, 초절전 모드로 구분된다. 참고로, 정상 모드와 셀프 리프레쉬 모드의 경우 내부전압 발생기는 턴온 상태이나 초절전 모드에서는 턴오프 상태이다.
먼저, 정상 모드에서는 초절전 모드를 나타내는 신호(DPD)와 셀프 리프레쉬 모드를 나타내는 신호(SRF)가 모두 로우 레벨이다. 이 경우, PMOS 트랜지스터(26, 27)는 턴오프되고, PMOS 트랜지스터(28)이 턴온된다. 따라서, 내부 회로(201)의 구동 전압 수신부로 외부전원전압(VDD)이 공급된다.
다음, 셀프 리프레쉬 모드시에는 초절전 모드를 나타내는 신호(DPD)는 로우 레벨이고, 셀프 리프레쉬 모드를 나타내는 신호(SRF)는 하이 레벨이다. 이 경우, PMOS 트랜지스터(26, 28)는 턴오프되고, PMOS 트랜지스터(27)이 턴온된다. 따라서, 내부 회로(201)의 구동 전압 수신부로 내부전압(VCORE)이 공급된다.
다음, 내부전압 발생기(202)는 턴오프 상태인 초절전 모드시에는 초절전 모드를 나타내는 신호(DPD)는 하이 레벨이고, 셀프 리프레쉬 모드를 나타내는 신호(SRF)는 로우 레벨이다. 이 경우, PMOS 트랜지스터(28)는 턴오프되고, PMOS 트랜지스터(26, 27)이 턴온된다. PMOS 트랜지스터(26)가 턴온이므로, 내부전압 라인(212)의 전위 레벨은 접지전압(VSS)과 동일하다. 그리고, PMOS 트랜지스터(27)가 턴온이므로, 내부회로(201)의 구동전압 수신부에 인가되는 전압은 접지전압(VSS)이다. 즉, 초절전 모드시에는 내부 회로(201)의 구동전압 수신부로 접지전압이 인가되므로, 내부 회로(201)는 디스에이블된다.
이상에서 알 수 있듯이, 내부 회로(201)는 정상 모드시에는 외부전원전압(VDD)으로 구동되며, 셀프 리프레쉬 모드시에는 내부전압(VCORE)으로 구동되며, 초절전 모드시에는 동작이 차단된다. 따라서, 초절전 모드시 소모되는 전류를 줄일 수 있다.
도 3은 도 2는 본 발명에 따른 메모리 장치의 제 1 실시예이다.
도 3에서, 내부 회로(300)는 동작 모드와는 무관하게 외부전원전압을 구동전 압으로 사용하는 회로를 나타내고, 내부 회로(301)는 동작 모드에 따라 외부전원전압(VDD)과 내부전압(VCORE)과 접지전압(VSS)중의 하나를 구동전압으로 사용하는 회로를 나타낸다.
도 3에서, 신호(DPD)는 메모리 장치의 동작 모드가 초절전 모드일 때 하이 레벨로 되는 신호이고, 신호(SRF)는 메모리 장치의 동작 모드가 셀프 리프레쉬 모드일 때 하이 레벨로 되는 신호이다.
내부 회로(300, 301)는 제 1 실시예의 내부 회로(200, 201)와 동일하다. 즉, 내부 회로(300)는 동작 모드와 무관하게 외부전원전압(VDD)을 공급받아 동작하는 회로를 나타내고, 내부 회로(301)는 정상 모드와 셀프 리프레쉬 모드시에만 동작하는 회로이다. 특히, 내부 회로(301)는 정상 모드시에는 안정된 동작을 위하여 외부전원전압(VDD)을 구동전압으로 사용하며, 셀프 리프레쉬 동작시에는 내부전압(VCORE)을 구동전압으로 사용하여 전력 소모를 감소시킨다.
이하에서는 도 3에 도시된 메모리 장치의 동작 모드에 따라서 내부 회로(301)에 인가되는 전압이 어떻게 달라지는 지에 대하여 설명한다.
제 2 실시예에서 설명할 동작 모드는 정상 모드와, 셀프 리프레쉬 모드와, 초절전 모드로 구분된다.
먼저, 정상 모드에서는 초절전 모드를 나타내는 신호(DPD)와 셀프 리프레쉬 모드를 나타내는 신호(SRF)가 모두 로우 레벨이다. 이 경우, PMOS 트랜지스터(34, 36)는 턴오프되고, PMOS 트랜지스터(35)가 턴온된다. 따라서, 내부 회로(301)의 구동 전압 수신부로 외부전원전압(VDD)이 공급된다.
다음, 셀프 리프레쉬 모드시에는 초절전 모드를 나타내는 신호(DPD)는 로우 레벨이고, 셀프 리프레쉬 모드를 나타내는 신호(SRF)는 하이 레벨이다. 이 경우, PMOS 트랜지스터(35, 36)는 턴오프되고, PMOS 트랜지스터(23)가 턴온된다. 따라서, 내부 회로(301)의 구동 전압 수신부로 내부전압(VCORE)이 공급된다.
다음, 초절전 모드시에는 초절전 모드를 나타내는 신호(DPD)는 하이 레벨이고, 셀프 리프레쉬 모드를 나타내는 신호(SRF)는 로우 레벨이다. 이 경우, PMOS 트랜지스터(34, 35)는 턴오프되고, PMOS 트랜지스터(36)가 턴온된다. 따라서, 내부 회로(301)의 구동 전압 수신부로 접지전압(VSS)이 공급된다. 즉, 초절전 모드시에는 내부 회로(301)의 구동전압 수신부로 접지전압이 인가되므로, 내부 회로(301)는 디스에이블된다.
이상에서 알 수 있듯이, 내부 회로(301)는 정상 모드시에는 외부전원전압(VDD)으로 구동되며, 셀프 리프레쉬 모드시에는 내부전압(VCORE)으로 구동되며, 초절전 모드시에는 동작이 차단된다. 따라서, 초절전 모드시 소모되는 전류를 줄일 수 있다.
본 발명에서는 동작 모드와 무관하게 외부전원전압(VDD)을 구동전압으로 사용하는 내부 회로(200, 300)와, 동작 모드에 따라 상이한 구동전압을 사용하여 전력 소모를 줄일 수 있는 내부 회로(201, 301)에 대하여 상세하게 설명하였다.
본 발명에 따른 메모리 장치를 구현하는 경우, 동작 모드에 따라서 전력 소모를 절감시킬 수 있으며, 특히 모바일용 메모리 장치에 매우 유용하게 적용될 수 있다.

Claims (6)

  1. 메모리 장치에 있어서,
    상기 메모리 장치의 동작 모드가 정상 모드시에는 외부전원전압을 파워로 사용하고, 셀프 리프레쉬 모드시에는 상기 메모리 장치의 내부에서 생성된 내부 전압을 파워로 사용하고, 초절전 모드시에는 접지전압을 파워로 사용하는 내부 회로를 갖는 메모리 장치.
  2. 메모리 장치에 있어서,
    외부전원전압을 공급하는 외부전원전압 라인과,
    내부전압 발생기에서 생성된 내부전압을 공급하는 내부전압 라인과,
    접지전압을 공급하는 접지전압 라인과,
    동작 모드에 따라서 상기 외부전원전압 라인, 상기 내부전압 라인 또는 상기 접지 라인중의 하나와 연결되어 상기 외부전원전압과 상기 내부전압과 상기 접지전압중의 하나를 파워로 사용하는 내부 회로를 구비하는 메모리 장치.
  3. 제 2 항에 있어서,
    상기 동작 모드가 정상 모드시, 상기 내부 회로는 외부전원전압을 파워로 사용하고,
    상기 동작 모드가 셀프 리프레쉬 모드시, 상기 내부 회로는 내부전압을 파워 로 사용하고,
    상기 동작 모드가 초절전 모드시, 상기 내부 회로는 접지전압을 파워로 사용하는 메모리 장치.
  4. 제 3 항에 있어서,
    상기 동작 모드가 정상 모드이거나 셀프 리프레쉬 모드인 경우, 상기 내부전압 발생기는 인에이블 상태이고,
    상기 동작 모드가 초절전 모드인 경우, 상기 내부전압 발생기는 디스에이블 상태인 것을 특징으로 하는 메모리 장치.
  5. 제 2 항에 있어서,
    상기 동작 모드가 셀프 리프레쉬 모드임을 나타내는 제 1 모드 신호와 상기 동작 모드가 초절전 모드임을 나타내는 제 2 모드 신호를 수신하는 제어부를 더 구비하며,
    상기 제 1 모드 신호가 인에이블되는 경우, 상기 제어부는 상기 내부전압을 상기 내부 회로의 구동전압 수신부와 연결시키는 제 1 스위치 신호를 출력하고,
    상기 제 2 모드 신호가 인에이블되는 경우, 상기 제어부는 상기 접지전압을 상기 내부 회로의 구동전압 수신부와 연결시키는 제 2 스위치 신호를 출력하고,
    상기 제 1 모드 신호와 상기 제 2 모드가 모두 디스에이블되는 경우, 상기 제어부는 상기 외부전원전압을 상기 내부 회로의 구동전압 수신부와 연결시키는 제 3 스위치 신호를 출력하는 것을 특징으로 하는 메모리 장치.
  6. 제 5 항에 있어서,
    상기 제 1 스위치 신호에 의하여 턴온 또는 턴오프되며, 상기 내부 회로의 구동전압 수신부와 상기 내부전압 라인 사이에 연결된 제 1 스위치와,
    상기 제 2 스위치 신호에 의하여 턴온 또는 턴오프되며, 상기 내부 회로의 구동전압 수신부와 상기 접지전압 라인 사이에 연결된 제 2 스위치와,
    상기 제 3 스위치 신호에 의하여 턴온 또는 턴오프되며, 상기 내부 회로의 구동전압 수신부와 상기 외부전원전압 라인 사이에 연결된 제 3 스위치를 더 구비하는 것을 특징으로 하는 메모리 장치.
KR1020050008526A 2005-01-31 2005-01-31 메모리 장치 KR100631953B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020050008526A KR100631953B1 (ko) 2005-01-31 2005-01-31 메모리 장치
TW094112095A TWI270073B (en) 2005-01-31 2005-04-15 Memory device
US11/109,615 US7184354B2 (en) 2005-01-31 2005-04-19 Memory device reduced power consumption in power down mode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050008526A KR100631953B1 (ko) 2005-01-31 2005-01-31 메모리 장치

Publications (2)

Publication Number Publication Date
KR20060087716A true KR20060087716A (ko) 2006-08-03
KR100631953B1 KR100631953B1 (ko) 2006-10-04

Family

ID=36756381

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050008526A KR100631953B1 (ko) 2005-01-31 2005-01-31 메모리 장치

Country Status (3)

Country Link
US (1) US7184354B2 (ko)
KR (1) KR100631953B1 (ko)
TW (1) TWI270073B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9832975B2 (en) 2014-06-27 2017-12-05 Hak Soo SONG Prefabricated plaything for pet
KR20200051337A (ko) * 2018-11-05 2020-05-13 에스케이하이닉스 주식회사 파워 게이팅 시스템 및 이를 포함하는 메모리 시스템

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7400167B2 (en) * 2005-08-16 2008-07-15 Altera Corporation Apparatus and methods for optimizing the performance of programmable logic devices
US7376037B1 (en) * 2005-09-26 2008-05-20 Lattice Semiconductor Corporation Programmable logic device with power-saving architecture
US7791406B1 (en) 2006-04-04 2010-09-07 Marvell International Ltd. Low leakage power management
KR100826649B1 (ko) * 2006-11-24 2008-05-06 주식회사 하이닉스반도체 딥 파워다운 모드 제어 회로
KR100893770B1 (ko) * 2007-01-02 2009-04-20 삼성전자주식회사 반도체 메모리 장치의 구동 방법, 반도체 메모리 장치 및이를 포함하는 휴대용 미디어 시스템
US8443221B2 (en) 2011-03-04 2013-05-14 Sandisk Technologies Inc. Methods, systems, and computer readable media for advanced power management for serial advanced technology attachment (SATA)-based storage devices
KR20180077341A (ko) 2012-03-27 2018-07-06 인텔 코포레이션 리프레시 모드들 동안의 메모리 디바이스들에서의 전력 소비의 감소
US9442560B2 (en) * 2014-02-26 2016-09-13 Kabushiki Kaisha Toshiba Memory system minimizing occurrences of storing of operation data in non-volatile storage during power saving mode

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6909659B2 (en) * 2001-08-30 2005-06-21 Micron Technology, Inc. Zero power chip standby mode
JP4184104B2 (ja) * 2003-01-30 2008-11-19 株式会社ルネサステクノロジ 半導体装置
US6931479B2 (en) * 2003-03-04 2005-08-16 Micron Technology, Inc. Method and apparatus for multi-functional inputs of a memory device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9832975B2 (en) 2014-06-27 2017-12-05 Hak Soo SONG Prefabricated plaything for pet
KR20200051337A (ko) * 2018-11-05 2020-05-13 에스케이하이닉스 주식회사 파워 게이팅 시스템 및 이를 포함하는 메모리 시스템

Also Published As

Publication number Publication date
KR100631953B1 (ko) 2006-10-04
TW200627449A (en) 2006-08-01
US20060171231A1 (en) 2006-08-03
US7184354B2 (en) 2007-02-27
TWI270073B (en) 2007-01-01

Similar Documents

Publication Publication Date Title
KR100631953B1 (ko) 메모리 장치
KR100456595B1 (ko) 이중 전압 포트를 갖는 메모리 장치 및 이를 포함하는메모리 시스템
KR100812936B1 (ko) 스탠바이 모드에서 누설전류가 감소된 내부전원전압발생회로
KR100763331B1 (ko) 반도체 메모리 장치
JP2008098774A (ja) 半導体集積回路装置
KR102652805B1 (ko) 파워 게이팅 회로 및 그 제어 시스템
KR100886628B1 (ko) 반도체 장치의 내부전압 생성회로
US7339849B2 (en) Internal voltage supply circuit of a semiconductor memory device with a refresh mode
US7835216B2 (en) Semiconductor memory apparatus having decreased leakage current
KR101053526B1 (ko) 벌크 바이어스 전압 생성장치 및 이를 포함하는 반도체 메모리 장치
KR101035408B1 (ko) 반도체 장치
US7697351B2 (en) Circuit and method for controlling internal voltage of semiconductor memory apparatus
KR100691003B1 (ko) 메모리 장치
KR20110047892A (ko) 집적회로 및 그 구동방법
KR100968441B1 (ko) 반도체 장치용 내부전원 발생 장치
KR100557534B1 (ko) 내부 전원 전압 제어 장치 및 그 제어방법
KR100774459B1 (ko) 레벨 쉬프터
KR100968147B1 (ko) 내부전압 구동회로
KR19990053727A (ko) 고전압 발생장치
KR20030002813A (ko) 반도체 메모리 장치의 고전압 발생회로
KR20070050113A (ko) 반도체 집적 회로의 파워 업 신호 공급 장치
KR100894106B1 (ko) 전원전압 레벨다운 회로
KR20070007514A (ko) 셀프 리프레쉬 모드에서 전력 소모를 줄이는 전원회로 및이를 가지는 디램
KR100821581B1 (ko) 반도체 메모리 장치의 워드라인 구동회로
KR20140028600A (ko) 전압 구동회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120824

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130822

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140822

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150824

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160822

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170824

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180822

Year of fee payment: 13