TWI270073B - Memory device - Google Patents

Memory device Download PDF

Info

Publication number
TWI270073B
TWI270073B TW094112095A TW94112095A TWI270073B TW I270073 B TWI270073 B TW I270073B TW 094112095 A TW094112095 A TW 094112095A TW 94112095 A TW94112095 A TW 94112095A TW I270073 B TWI270073 B TW I270073B
Authority
TW
Taiwan
Prior art keywords
internal
voltage
mode
power supply
external power
Prior art date
Application number
TW094112095A
Other languages
English (en)
Other versions
TW200627449A (en
Inventor
Ho-Uk Song
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of TW200627449A publication Critical patent/TW200627449A/zh
Application granted granted Critical
Publication of TWI270073B publication Critical patent/TWI270073B/zh

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/14Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • G05F1/46Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465Internal voltage generators for integrated circuits, e.g. step down generators
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/14Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2207/00Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22Control and timing of internal memory operations
    • G11C2207/2227Standby or low power modes
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2211/00Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406Refreshing of dynamic cells
    • G11C2211/4067Refresh in standby or low power modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Dram (AREA)
  • Power Sources (AREA)

Description

五、發明說明(1)
【本發明所屬之技術領域J 本發明係關於一種能、读Φ、、古&丄十 別是指一種在深度功率^降模^ At 1 y之半導體元件,特 憶元件。 …減少漏電流之半導體記 【先前技術】 如先前技術所週知,第i圖係 ;之電路方塊圖’在說明於自行更新模支式:了耗記:功元 第1圖中’一内部電路100包含一雷踗,γι 巴扠式時亦消耗一些電功率之記憶元件:二即使在更 另-内部電路m含有數個電如Ά輪入或輸出 卜其,内部電路1〇/表數示。與以 ^:中部電路自m = 為高準中位。一自灯更新旗號(SRF)信號在自行更新模式時在變 參照第丨®’當操作模式為自行更新 0〇使用外部電源電壓VDD作為一寺,内部電 m ' 电恭而内部電路101 敎用 K所内部電壓VCORE作為一雷说 ^ ^ ^ π #電路1 01 外邱不 η ^ 笔源’該内部電壓之進从&… Γ #電源電壓VDD之準位。 土之率位低於 极弋t上所述’當習見之記憶元件之操作模式Λ n新 、式盼,該元件使用内部電壓vco 、'為自灯更新 讀内部雷厭夕、、隹a 7 , 土 VLUK1M乍為4耗電流IDD6, 電辽之準位低於外部電源電壓VDD之準位。
1270073 五、發明說明(2) 模 態 任何的功率給内部電路1 01,外部電源電壓VDD之二二 功率卻白白消耗掉。 、把里 唯,在深度功率下降模式(1)叩趵時,此時該記憶元件 大部分之電路’除了少部分之外(例如:在深度功率下降 式時,自打更新旗號(SRF)信號為低準位)皆為使失 因此! 憶元件會發生以下問題:儘管不需供應 本發明之内容】 按 ·: 本發明之 …… _〜什,能藉由切一 部電路供:i!率而減少消耗之功率,該内部電路係在 深度功率下降槟式或自行更新模式下運作。 為了達成上述目的,依本發明之第一餘 A 一種記憶元件,包括一内部電路,在記恨二:=,提出 為-般模式時,使用外部電源電壓作為: ,刼作模式 件之操作模式為自行更新模式時,使 Λ、’在記憶元 部之内部電壓作為一電源,在記_ 生於記憶元件内 功率下降模式時,使用地電壓作為一電、,’、 、式為沬度 依本發明之第二實施態樣,提屮二2 '外部電源電壓線,經此供應外;t憶元件’包括 電壓線,經此供應地電壓;以及_ =之内部電壓;一地 =件之操作模式,選擇性的被連 1電路,係依據記憶 部電壓線以及接地線其中之- ^外部電源電I線、内
且依據所選擇連接的 1270073 五、發明說明(3) Ί 使用外部電源#段 為電源。 原包壓、内部電壓以及地電壓其中之一作 楔式i述第二實施態樣之記憶元件中,當择作描^ 模式為自行更新槿=外部電源電壓作為一電源;當操作 源;而當操作模式;:产::電路使用内部電壓作為一電 地電壓作為—電源。:::::降模式時,内部電路使用 M f或自行更新模式時Γ内部;::生J操作模式為-般 使失能狀態?為“功率下降模式時,内部電壓產生器呈 控制接兄:第第;^樣之記憶元件,又包括一 ;式信號表模;r’該第- ΐ:;1ί模式為深度功率下降模式,、其中义模二號 唬使致能,所述控制器輸出一 田弟一模式# 内之._壓接收區相接以:;巧= 致旎,所述控垂丨哭私 不一模式“唬使 部電路之驅動電;:收;相:開地電堡與内 模式信號皆使失能,所述控制器輸二¥式信號和第二 •外部電源電壓與内部電路之驅動電壓接二關#號,以 其,所述記憶元件又包括—第一門收區相接。尤 號而開啟或闕掉,並且連接於内。路第-開關信 開啟或關掉,i日、查j ’兹回應第二開關信號而 並且連接於内部電路之驅動電屋接收區和地
第8頁 1270073 五、發明說明(4) 〜 電壓線之間;以及一第三開關,茲回應第三開關信號而開 啟或關掉,並且連接於内部電路之驅動電壓接收區和外部 電源電壓線之間。 ° 依本發明之第二實施態樣,所提出之記憶元件包括: 一外部電源線、一内部電源線、一地電壓線、一與外部電 源線連接之第一内部電路、一第二内部電路以及一連接於 地電壓線和第二内部電路之間之開關。其中所述開關依據 深度功率下降信號而啟動。並且,該開關視深度功率下降 信號而定而供給一地電壓至第二内部電路。 _ 至於本發明之其他目標、特徵及功效,則可參照下列 附圖所做之說明而得到完全的瞭解。 【本發明之實施方式】 兹將參照附加圖示說明本發明之較佳具體實施例。在 下述說明和圖示中,相同之圖號係用來標示相似之元件, 因此,相同或類似元件之描述將予以省略。 第2圖係說明依本發明之第一實施例之一記憶元件 結構。 在第2圖。所不之記憶元件中,内部電路2〇〇,係無論該 带=π件之操作模式為何均使用外部電源電壓作為一驅動 ϋ,路’ @内部電路2gi,係依據記憶元件操作模式 2 ί用外部電源電壓VDD、内部電壓VC0RE以及地電壓vss 2 =作為—電源之電路。又,參照第2圖,一内部電 ^ 益202接收外部電源電壓VDD和地電壓VSS,並且依
第9頁 1270073
據所接收之電壓VDD、VSS,產生用於記憶元件内部之内部 電壓VC0RE。 在第2圖中,如果記憶元件之操作模式在深度功率下 降模式(DPDM),則信號DPD位於高準位;如果記憶元件之 操作模式在自行更新模式,則信號SRF位於高準位。 參照第2圖,#號D Ρ β係施加於反用換流器2 1、2 2,而 信號SRF係施加於反用換流器23。反用換流器21之一輸出 終端’係與作為開關之一 Μ 〇 S電晶體2 6之閘極相接。該 PM0S電晶體26,係連接於内部電壓線212和地電壓線21 3之 鲁間。信號DPD亦被施加於内部電壓產生器2 〇2,該内部電壓 產生器在信號DPD為高準位時呈使失能狀態。 反用換流器2 2之一輸出終端和反用換流器2 3之一輸出 終端,皆與NAND閘極24之一輸入終端相接。該νAND閘極24 之一輸出終端,係與反用換流器2 5之一輸入終端相接。 一NAND閘極24之輸出終端,係與一作為開關之電 晶體28之一閘極相連接。該pm〇S電晶體28,係連接於外部 電源電壓線2 11和内部電路2 〇 1之驅動電壓接收區之間。 反用換流器25之一輸出終端,係與作為開關之pM〇s電 晶體27之一閘極相接。該pm〇S電晶體27,係連接於内部電 •壓線2 1 2和内部電路2 0 1之驅動電壓接收區之間。 茲將說明施加於内部電路2 0 1之電壓,如何依據顯示 於第2圖之記憶元件之操作模式而改變。 不 本發明之操作模式,包括一般模式、自行更新模式r 及深度功率下降模式(DPDM)。舉例而言,當操作模式^ ^
第10頁 1270073
五、發明說明(6) 掉。、工為冰度功率下降模式時,内部電壓產生器被關 DPD和尤#其_ 在一般模式時,表示深度功率下降模式之信號 下M^cTf更新模式之信號SRF均為低準位。在此情況 啟。n u電晶體26、27皆被關掉’而PM0S電晶體28被開 電壓41:區外部電源電壓VDD被施加於内部電路2〇ι之驅動 接著,在自行更新模式時,表示深度功 丨,號,低準位’而表示自行更新模式之信號SR;為= 位。在此情況下,PM0S電晶體26、28皆被關掉,而pM〇s電 晶體27被開啟。因Λ,内部電壓vc〇RE被施加於内部電路 2 0 1之驅動電壓接收區。 接著,在深度功率下降模式時,此時内部電壓產 2 02被—關掉’表不深度功率下降模式之信號卿為高準位: 而表示自行更新模式之信號SRF為低準位。在此情況下, PM0S電晶體28被關掉,而pm〇S電晶體26、27皆被開啟。由 於PM0S電晶體26被開啟,内部電壓線212之電位位準與地 電壓vss之電位位準相同。又,由於PM〇s電晶體27被開 馨,施加於内部電路201之驅動電壓接收區的電壓,與地 電壓V S S —致。特別是,當操作模式為深度功率下降模式 時,由於地電壓被施加於内部電路2〇1之驅動電壓接收工 區,内部電路2 0 1為使失能。 如上所述,當記憶元件之操作模式為一般模式時,内
1270073 五、發明說明(7) 部電路20 1受到外部 ~~~~ 作模式為自行更新模堊之驅動,而當記憶元件之操 VC0RE之驅動。當記憔\ t,内部電路20 1受到内部電壓 式,内部電路2 〇 1被:=件之操作模式為深度功率下降模 為深度功率下降模式 二不再運作。因此,當操作模式 的減少。 、 δ己憶元件之消耗功率可以有顯著 結構第3圖係說明依本發明之第二實施例之一記憶元件之
弟3圖之記传^开VaL 之電路,而内部電路301 ρ电源電壓作為一驅動電壓 式,選用外部電源電壓ν :τ、二::j記憶元件操作模 VSS其中之一作為驅動電二=電壓VC0RE以及地電壓 « ^(DPD^r . ^〇/dpd I ^ ^ ^ ^ ^ ^ ^ ^ ^ T ^ 模式為自行更新模式/則為信二 本發明之第二實施例之記憶 ^ 一 其内部電路300、301,盥第一二 ,就結構而言, 相似。尤盆,内部電路私/ 例之内部電路20〇、2〇1 衡,無論;憶元件模么^外部電源電壓觸而操 在-般模式或自行更新電路3〇1則僅 内部電路301使用外部電源電壓VD /、f二般模式時, 固該電路之操作。X,當摔作J = 一驅動電壓,以穩 部電糊i使用内部電壓VC0RE作;驅動===二
第12頁 1270073 五、發明說明(8) 少該記憶元件之消耗功率 茲將說明施加於内部電 於第3圖之記憶元件之操作模式而改i。’如何依據顯示 依本發明之第二訾 括-般模式、自行更;::中的記憶元件之操作模式,包 (DPDM)。 订更新拉式以及深度功率下降模式 ΐ先’在一般模式睡, —^ DPD和表示自行更新模.又不/木又工。下降模式之信號 _ ^ 姨式之信號SRF皆為低準仿。★,士 下,PM0S電晶體34、36皆# Μ # 旱位在此情況 啟。因此,外部電源恭[ , 0S電晶體35則開 W收區。 壓VDD被施加到内部電路3〇1之驅動 接著,在
#行更新模式時,信號DPD表示深度功率下 降杈式為低準位, /刀手T ,士…士 1口琥bRF表不自仃更新模式為高準 位。在此情況下,pM〇S雷曰卿 oa ^ + 體34祧Η妗“ 被關掉,而PM0S電晶 被開啟。因此,内部電壓VC0RE被施加 之驅動電壓接收區。 电路JU1 、接著在/未度功率下降模式時,表示深度功率下降模 ^之信號DPD位於高準位,表示自行更新模式之信號SRF位 於低準位。在此情況下,PM〇s電晶體34、35被關掉,而 馨M0S電晶體36被開啟。因此,地電壓vss被施加於内部電 路3 01之驅動電壓接收區。尤其,在深度功率下降模式 時’内部電路30 1呈使失能狀態,因為地電壓被施加於内 部電路3 0 1之驅動電壓接收區。 依本發明之第二實施例,當記憶元件之操作模式為一
1270073 |·五、發明說明(9) 電路301受到外部電源電壓觸之驅動,而 觸上Λ 新模式時,内部電路301受到内部電 下降I。X,當記憶元件之操作模式為深度功率 中棋式訏,内部電路3 0 1被切斷而不再運作。由 知,在深度功率下降模式時,記憶元 \ 顯著的減少。 丁 月耗功率可以有 〇πη #所述本务明之記憶元件包括内部電路2〇 0、 動% 模式為何使用外部電源電㈣_為一驅 >同的1電壓,進而有效減少記憶元件之消^吏用不 率。有可能進一步的減少記憶元件之消耗功 午。尤其對移動式記情分生山 ^ ^^ ^ ^ u兀件而吕,可以極有效的將本發明 之原理運用在它們身上。 τ然”明較佳具體實施例主要作為說明之用 將察覺到各種修改、增加及替換,而沒ί 偏離揭不於下之申缚直m # A 明專利軏圍中的範圍和精神,均有其可 月b性0
1270073 圖式簡單說明 【圖式簡單說明】 第1圖係先前技術中一般記憶元件之電路方塊圖,以 說明在自行更新模式時所消耗之功率; 第2圖係依本發明之第一實施例說明一記憶元件之結 構; 第3圖係依本發明之第二實施例說明一記憶元件之結 構。 【圖式中元件名稱與符號對照】 内部電路:1 0 0 内部電路:1 0 1 内部電路:2 0 0 内部電路:2 0 1 内部電壓產生器:2 0 2 反用換流器:2 1 反用換流器:2 2 反用換流器:2 3 NAND 閘極:24 反用換流器:2 5 M0S電晶體:26 _M0S電晶體:27 PM0S電晶體:28 外部電源電壓線:2 11 内部電壓線:2 1 2 地電壓線:2 1 3
第15頁 1270073 圖式簡單說明 内部電路:3 0 0 内部電路:3 0 1 PM0S電晶體:34 PM0S電晶體:35 PM0S電晶體:36 _
第16頁

Claims (1)

  1. 六 申請專利範圍 一内部電路,己德,件,包括·· 外部電源電 d德元件之操作模式為 #紅π a 屋作為—電湄 如 武為一般模式時,你田 -::式:在使用產生:記操作模】為ΐ: 時,…以模式為深; 2二:種記憶元件,包括: 一内3 ^源電壓線,外部電源電Ρ 由此供應; 產生於内部電壓產生器之内部電壓係 一::ΐ線’地電壓係由此供,.Β 内部電路,視記 此仏應,及 的連接到外部電源電壓^,操作模式而定’被選擇性 =,並且依所選擇連彳1H 部電壓線以及接地線其中之 壓以及地電壓其中之一、、'、,運用外部電源電壓、内部電 3如由4二 作為電源。 ,, 明專利範圍第2項之々此 式為一般模式時,内部 、元憶元件,其中當操作模 源;當操作模式為白― 用外部電源電壓作為一電 丨.㈣為-電源”Λ;;以式時,内部電路使用内部電 部電路使用地電壓作為一齋巧為深度功率下降模式時,内 i ,, ’ 尾源〇 、、·如申請專利範圍第3項 式為一般模式或自行更新、§己憶元件,其中當操作模 能狀態;當操作模式為深声$時,内部電壓產生器呈使致 X 率下降模式時,内部電壓產 --—____
TW094112095A 2005-01-31 2005-04-15 Memory device TWI270073B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050008526A KR100631953B1 (ko) 2005-01-31 2005-01-31 메모리 장치

Publications (2)

Publication Number Publication Date
TW200627449A TW200627449A (en) 2006-08-01
TWI270073B true TWI270073B (en) 2007-01-01

Family

ID=36756381

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094112095A TWI270073B (en) 2005-01-31 2005-04-15 Memory device

Country Status (3)

Country Link
US (1) US7184354B2 (zh)
KR (1) KR100631953B1 (zh)
TW (1) TWI270073B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7400167B2 (en) * 2005-08-16 2008-07-15 Altera Corporation Apparatus and methods for optimizing the performance of programmable logic devices
US7376037B1 (en) * 2005-09-26 2008-05-20 Lattice Semiconductor Corporation Programmable logic device with power-saving architecture
US7791406B1 (en) 2006-04-04 2010-09-07 Marvell International Ltd. Low leakage power management
KR100826649B1 (ko) * 2006-11-24 2008-05-06 주식회사 하이닉스반도체 딥 파워다운 모드 제어 회로
KR100893770B1 (ko) * 2007-01-02 2009-04-20 삼성전자주식회사 반도체 메모리 장치의 구동 방법, 반도체 메모리 장치 및이를 포함하는 휴대용 미디어 시스템
US8443221B2 (en) 2011-03-04 2013-05-14 Sandisk Technologies Inc. Methods, systems, and computer readable media for advanced power management for serial advanced technology attachment (SATA)-based storage devices
WO2013147746A1 (en) 2012-03-27 2013-10-03 Intel Corporation Reduction of power consumption in memory devices during refresh modes
US9442560B2 (en) * 2014-02-26 2016-09-13 Kabushiki Kaisha Toshiba Memory system minimizing occurrences of storing of operation data in non-volatile storage during power saving mode
KR200476093Y1 (ko) 2014-06-27 2015-02-04 송학수 조립식 애완동물용 놀이기구
KR102558408B1 (ko) * 2018-11-05 2023-07-24 에스케이하이닉스 주식회사 파워 게이팅 시스템 및 이를 포함하는 메모리 시스템

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6909659B2 (en) * 2001-08-30 2005-06-21 Micron Technology, Inc. Zero power chip standby mode
JP4184104B2 (ja) * 2003-01-30 2008-11-19 株式会社ルネサステクノロジ 半導体装置
US6931479B2 (en) * 2003-03-04 2005-08-16 Micron Technology, Inc. Method and apparatus for multi-functional inputs of a memory device

Also Published As

Publication number Publication date
TW200627449A (en) 2006-08-01
US7184354B2 (en) 2007-02-27
KR100631953B1 (ko) 2006-10-04
KR20060087716A (ko) 2006-08-03
US20060171231A1 (en) 2006-08-03

Similar Documents

Publication Publication Date Title
TWI270073B (en) Memory device
JP5341102B2 (ja) スイッチング回路を使用して、電力を提供するシステムと方法
JP4832232B2 (ja) 半導体集積回路装置及び電子装置
JP4756138B2 (ja) 低電圧トランジスタを使用する高電圧電力スイッチ
TW200717534A (en) Semiconductor device
JP2000306382A5 (zh)
TW200739582A (en) Semiconductor device with inner voltage generation circuit
JP2004005777A5 (zh)
JP2009152680A5 (zh)
TW200720877A (en) Regulator circuit
CN103412509A (zh) 低功耗自断电电路及其电平转换电路
TW201435904A (zh) 包括一位準移位器之感測放大器
TW200707905A (en) Semiconductor device, power supply device, and information processing device
JP2012075092A5 (zh)
CN103178713B (zh) 显著降低待机功耗的低压降稳压器及方法
TW200715529A (en) Semiconductor device and method for driving the same
US9614386B2 (en) Method and apparatus for power switching
TWI290719B (en) Internal voltage supply circuit
US7804329B2 (en) Internal charge transfer for circuits
US8749270B2 (en) Driver circuit of semiconductor apparatus and method for controlling the same
US7345524B2 (en) Integrated circuit with low power consumption and high operation speed
JP2004072829A5 (zh)
DE60218225D1 (de) Integrierte schaltung und batteriebetriebenes elektronisches gerät
JP2004120373A5 (zh)
TW200603160A (en) Method and device for controlling internal power voltage, and semiconductor memory device having the same

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees