KR20070007514A - 셀프 리프레쉬 모드에서 전력 소모를 줄이는 전원회로 및이를 가지는 디램 - Google Patents
셀프 리프레쉬 모드에서 전력 소모를 줄이는 전원회로 및이를 가지는 디램 Download PDFInfo
- Publication number
- KR20070007514A KR20070007514A KR1020050062184A KR20050062184A KR20070007514A KR 20070007514 A KR20070007514 A KR 20070007514A KR 1020050062184 A KR1020050062184 A KR 1020050062184A KR 20050062184 A KR20050062184 A KR 20050062184A KR 20070007514 A KR20070007514 A KR 20070007514A
- Authority
- KR
- South Korea
- Prior art keywords
- power supply
- internal power
- line
- internal
- power
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C2211/406—Refreshing of dynamic cells
- G11C2211/4065—Low level details of refresh operations
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Dram (AREA)
Abstract
셀프 리프레쉬 모드에서 일부 회로의 전원공급을 차단함으로써 전력 소모를 줄이는 전원회로 및 디램이 개시된다. 활성 모드와 셀프 리프레쉬 모드를 가지는 디램은, 셀프 리프레쉬 모드에서 비활성화되는 제2내부전원, 상기 제2내부전원에서 생성된 제2내부전원전압을 공급하기 위한 제2전원라인과, 제1전원라인 및 제2전원라인을 활성 모드에서는 서로 접속시키며 셀프 리프레쉬 모드에서는 서로 단절시키는 스위치를 포함한다. 셀프 리프레쉬 모드로 전환될 때에 생성되는 셀프 리프레쉬 신호를 이용하여 상기 스위치 및 제2내부전원을 활성화하거나 비활성화 할 수 있다.
Description
도 1은 본 발명의 일 실시예에 따른 전원분리회로를 예시한 것이다.
* 도면의 주요 부분에 대한 부호의 설명 *
110 제1내부전원 120 제2내부전원
111 제1전원라인 121 제2전원라인
130 스위치
본 발명은 디램의 전원회로에 관한 것으로 특히 디램의 셀프 리프레쉬 모드에서 전력 소모를 줄이는 전원회로에 관한 것이다.
디램(DRAM)은 셀 커패시터에 저장되는 전하의 양으로서 데이터를 저장하는데, 저장된 전하는 시간이 지남에 따라 누설 전류에 의해 감소하게 된다. 전하의 감소에 따라 셀 커패시터 양단의 전압이 소정의 레벨보다 낮아지면 데이터를 유지할 수 없게 된다. 따라서, 일정시간마다 전하가 저장되어있던 셀을 재충전하거나, 전하가 방전되어 있던 셀은 방전상태를 유지하는 동작이 필요한데, 이를 셀프 리프 레쉬(self refresh)라고 한다. 일반적으로 디램은 자체적으로 리프레쉬 동작을 일정 시간마다 수행한다.
셀프 리프레쉬 동작을 수행하는 동안에는 디램 셀에 외부에서 데이터를 쓰거나 읽는 동작이 허용되지 않는다. 즉, 셀에 접근(access)할 수 없다. 따라서, 셀프 리프레쉬가 수행되는 동안에는 데이터 경로에 관련된 각종 회로들은 동작할 필요가 없다. 셀프 리프레쉬가 완료되면 상기 데이터 경로에 관련된 회로들은 활성 모드(active mode)로 전환된다.
통상적인 디램에서 전원 전압은 피모스 트랜지스터 및 엔모스 트랜지스터들과 도선들로 구성된 로우 어드레스 스트로브(Row Address Strobe, RAS) 관련 회로(RAS chain) 및 데이터 경로(Datapath)에 각각 공급된다. 활성 모드 뿐 아니라, 리프레쉬 모드 동안 상기 회로들에 전원을 지속적으로 공급하므로 대기 모드에서 즉시 활성 모드로 전환시킬 수는 있지만, 불필요하게 전원을 낭비하는 단점이 있다.
본 발명의 목적은 셀프 리프레쉬 모드에서 일부 회로의 전원을 차단하는 전원회로 및 그러한 전원회로를 가지는 디램을 제공하는 것이다.
본 발명의 일 실시예에 따르는 활성 모드와 셀프 리프레쉬 모드를 가지는 디램의 전원회로는 제1내부전원, 셀프 리프레쉬 모드에서 비활성화되는 제2내부전원, 상기 제1내부전원에서 생성된 제1내부전원전압을 공급하기 위한 제1전원라인, 상기 제2내부전원에서 생성된 제2내부전원전압을 공급하기 위한 제2전원라인 및 활 성 모드에서는 상기 제1전원라인 및 제2전원라인을 서로 접속시키며, 상기 셀프 리프레쉬 모드에서는 상기 제1전원라인 및 제2전원라인을 서로 단절시키는 스위치를 포함한다.
상기 디램이 셀프 리프레쉬 모드로 전환될 때에 활성화되는 셀프 리프레쉬 신호에 따라, 상기 제2내부전원이 비활성화되고 상기 스위치가 상기 제1전원라인 및 제2전원라인을 서로 단절시킬 수 있다.
상기 디램이 셀프 리프레쉬 모드에서 활성모드로 전환되는 시점보다 소정의 시간 전에 상기 셀프 리프레쉬 신호가 비활성화 됨에 따라, 상기 제2내부전원이 활성화 되고, 상기 스위치가 상기 제1전원라인 및 제2전원라인을 서로 연결시킬 수 있다.
이하 도면을 참조하여 본 발명의 실시예를 설명하겠다.
도 1은 본 발명의 일 실시예에 따른 전원회로를 예시한 것이다. 도 1을 참조하면, 제1내부전원전압(IVC1)을 생성하는 제1내부전원(110), 제2내부전원전압(IVC2)을 생성하는 제2내부전원(120), 제1전원라인(111), 제2전원라인(121) 및 상기 제1 및 제2전원라인을 연결하거나 단절하는 스위치(130)를 포함한다.
상기 제1 및 제2내부전원은 도 1과 같이 단순하게 내부전압(Vint)를 이용한 정전압(DC) 버퍼로도 구성할 수 있지만, 다른 형태로 구현되더라도 무방하다.
상기 제1내부전원은 로 어드레스 관련 회로(RAS CHAIN)에 전력을 공급하며, 상기 제2내부전원은 데이터 경로(DATAPATH)에 전력을 공급한다. 상기 로 어드레스 관련 회로 및 상기 데이터 경로는 각각 피모스 및 엔모스 트랜지스터들로 구성된 것으로 개략화하였다. 상기 스위치(130)는 제1 및 제2전원라인을 서로 연결하거나 차단시킨다. 디램 내부에서 셀프 리프레쉬 모드에 들어갈 때에 생성되는 셀프 리프레쉬 펄스(PSELF)는 상기 제2내부전원(120) 및 상기 스위치(130)의 제어신호로 각각 입력된다.
상기 전원회로의 동작은 다음과 같다. 먼저, 활성 모드에서는 셀프 리프레쉬 펄스(PSELF)는 비활성화되고, 상기 스위치(130)는 닫혀있으며 데이터 경로에 제2내부전원전압(IVC2)이 공급된다. 이 때에는 제1내부전원전압(IVC1) 및 제2내부전원전압(IVC2)의 크기는 서로 같다.
셀프 리프레쉬 모드에 들어가면 셀프 리프레쉬 펄스(PSELF)가 활성화되면서, 상기 스위치(130)는 열리고 상기 제2내부전원(120)은 비활성화된다. 이 때, 데이터 경로(DATAPATH) 내부의 소자들 및 데이터 경로 라인에는 각각 기생 커패시턴스가 있고, 상기 기생 커패시턴스에 전하가 충전된 상태이기 때문에 상기 제2전원라인(121)의 전압 레벨은 즉시 떨어지지는 않는다. 이때, 열린 상태인 상기 스위치(130)를 통하여 상기 제2전원라인(121)에 유입되는 전류인 제1누설전류(Ioff1)의 크기는 상기 제2전원라인(121)에서 누설되는 제2누설전류(Ioff2)의 크기보다 훨씬 작다. 따라서, 상기 제2전원라인(121)의 전압 레벨은 낮은 전원전압(Vss)까지 빠르게 떨어진다. 셀프 리프레쉬 모드가 계속되는 동안 이러한 상태가 지속되며, 데이터 경로(DATAPATH) 상에서는 전력 소모가 거의 없다.
셀프 리프레쉬가 완료되어 활성 모드로 전환되기 전에 상기 셀프 리프레쉬 펄스(PSELF)가 비활성화되도록 하면, 상기 제2내부전원(120)이 다시 활성화되고 상 기 스위치(130)가 닫힌다. 상기 제2전원라인(121)의 전압 레벨도 즉시 제2내부전원전압(IVC2)만큼 상승한다. 셀프 리프레쉬 모드에서는 디램의 워드라인을 순차적으로 턴온(turn on)시키므로 셀프 리프레쉬 모드에서 벗어나는 시점은 마지막 워드라인을 턴온하는 시점이라는 것을 알 수 있다. 예를 들어 마지막 워드라인을 턴온하는 시점 부근에서 상기 셀프 리프레쉬 펄스(PSELF)가 비활성화되도록 설정하면, 상기 제2전원라인(121)의 전압 레벨을 제2내부전압(IVC2)까지 승압하기에 충분한 시간을 확보할 수 있다. 따라서, 셀프 리프레쉬 모드 동안에 데이터 경로의 전원을 차단하였더라도 활성 모드에서의 디램 동작에는 영향을 주지 않는다.
반도체 집적회로가 두 가지 이상의 동작 모드를 가지며 어느 한 동작모드에서 집적회로의 일부가 사용되지 않는다고 가정하자. 제2동작모드에서 사용되지 않는 집적회로의 일부에는 제2내부전원으로써 전력을 별도로 공급하도록 구성하고, 제1전원라인 및 제2전원라인은 스위치로 서로 연결한다. 상기 제2내부전원 및 상기 스위치는 제2동작모드에서 비활성화된다. 이때, 상기 집적회로가 제2동작모드로 전환될 때 활성화되는 제2동작모드 신호에 따라 상기 제2내부전원 및 상기 스위치는 비활성화될 수 있다. 제2동작모드로 동작하는 동안 상기 집적회로의 일부에는 전류가 공급되지 않으므로 전력소모를 줄일 수 있다.
상기 집적회로가 제1동작모드로 전환될 때에는, 제1동작모드로 전환되는 때보다 소정의 시간 전에 제2동작모드 신호를 비활성화 시키고, 이에 따라 상기 제2내부전원 및 스위치가 활성화되도록 할 수 있다.
본 발명의 실시예에 따르면, 셀프 리프레쉬를 수행하는 동안 데이터 경로 상의 전원을 차단하여 전력 소모를 효과적으로 줄일 수 있다. 셀프 리프레쉬가 완료되기 전 충분한 시간을 두고 데이터 경로 상의 전원을 재공급하면 활성 모드의 디램 동작에 영향이 없다.
한편, 본 발명은 두 가지 이상의 동작 모드를 가지며, 특정 동작 모드에서 일부 회로가 사용되지 않는 반도체 집적회로에 쉽게 적용될 수 있다.
실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
Claims (10)
- 제1내부전원;셀프 리프레쉬 모드에서 비활성화되는 제2내부전원;상기 제1내부전원에서 생성된 제1내부전원전압을 공급하기 위한 제1전원라인;상기 제2내부전원에서 생성된 제2내부전원전압을 공급하기 위한 제2전원라인; 및활성 모드에서는 상기 제1전원라인 및 제2전원라인을 서로 접속시키며, 상기 셀프 리프레쉬 모드에서는 상기 제1전원라인 및 제2전원라인을 서로 단절시키는 스위치를 포함하는 것을 특징으로 하는 디램의 전원회로.
- 제1항에 있어서, 상기 디램이 셀프 리프레쉬 모드로 전환될 때에 활성화되는 셀프 리프레쉬 신호에 따라, 상기 제2내부전원이 비활성화되고 상기 스위치가 상기 제1전원라인 및 제2전원라인을 서로 단절시키는 것을 특징으로 하는 디램의 전원회로.
- 제2항에 있어서, 상기 디램이 셀프 리프레쉬 모드에서 활성모드로 전환되는 시점보다 소정의 시간 전에 상기 셀프 리프레쉬 신호가 비활성화 됨에 따라, 상기 제2내부전원이 활성화 되고 상기 스위치가 상기 제1전원라인 및 제2전원라인을 서 로 연결시키는 것을 특징으로 하는 디램의 전원회로.
- 제1내부전원;셀프 리프레쉬 모드에서 비활성화되는 제2내부전원;상기 제1내부전원에서 생성된 제1내부전원전압을 공급하기 위한 제1전원라인;상기 제2내부전원에서 생성된 제2내부전원전압을 공급하기 위한 제2전원라인; 및활성 모드에서는 상기 제1전원라인 및 제2전원라인을 서로 접속시키며, 상기 셀프 리프레쉬 모드에서는 상기 제1전원라인 및 제2전원라인을 서로 단절시키는 스위치를 포함하는 전원회로를 포함하는 것을 특징으로 하는 디램.
- 제4항에 있어서, 상기 디램이 셀프 리프레쉬 모드로 전환될 때에 활성화되는 셀프 리프레쉬 신호에 따라, 상기 제2내부전원이 비활성화되고 상기 스위치가 상기 제1전원라인 및 제2전원라인을 서로 단절시키는 것을 특징으로 하는 디램.
- 제5항에 있어서, 상기 디램이 셀프 리프레쉬 모드에서 활성모드로 전환되는 시점보다 소정의 시간 전에 상기 셀프 리프레쉬 신호를 비활성화함에 따라, 상기 제2내부전원은 활성화되고 상기 스위치가 상기 제1전원라인 및 제2전원라인을 서로 연결시키는 것을 특징으로 하는 디램.
- 제1동작모드와 제2동작모드를 가지는 반도체 집적회로에 있어서,제1내부전원;상기 제2동작모드에서 비활성화되는 제2내부전원;상기 제1내부전원에서 생성된 제1내부전원전압을 공급하기 위한 제1전원라인;상기 제2내부전원에서 생성된 제2내부전원전압을 공급하기 위한 제2전원라인; 및상기 제1전원라인 및 제2전원라인을 상기 제1동작모드에서는 서로 접속시키며, 상기 제2동작모드에서는 서로 단절시키는 스위치를 포함하는 것을 특징으로 하는 반도체 집적회로.
- 제7항에 있어서, 상기 반도체 집적회로가 제2동작모드로 전환될 때에 활성화되는 제2동작모드신호에 따라, 상기 제2내부전원이 비활성화되고 상기 스위치가 상기 제1전원라인 및 제2전원라인을 서로 단절시키는 것을 특징으로 하는 반도체 집적회로.
- 제8항에 있어서, 상기 반도체 집적회로가 제2동작모드에서 제1동작모드로 전환되는 시점보다 소정의 시간 전에 상기 제2동작모드신호를 비활성화함에 따라, 상기 제2내부전원이 활성화되고, 상기 스위치가 상기 제1전원라인 및 제2전원라인을 서로 연결시키는 것을 특징으로 하는 반도체 집적회로.
- 활성 모드에서는, 제1내부전원 및 제2내부전원을 활성화하며, 상기 제1내부전원에서 생성된 제1내부전원전압을 공급하기 위한 제1전원라인 및 상기 제2내부전원에서 생성된 제2내부전원전압을 공급하기 위한 제2전원라인을 서로 접속시키는 단계; 및셀프 리프레쉬 모드에서는, 제1내부전원의 활성화상태를 유지하고 제2내부전원을 비활성화하며, 상기 제1전원라인 및 제2전원라인을 서로 단절시키는 단계를 포함하는 것을 특징으로 하는 디램의 전원공급 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050062184A KR20070007514A (ko) | 2005-07-11 | 2005-07-11 | 셀프 리프레쉬 모드에서 전력 소모를 줄이는 전원회로 및이를 가지는 디램 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050062184A KR20070007514A (ko) | 2005-07-11 | 2005-07-11 | 셀프 리프레쉬 모드에서 전력 소모를 줄이는 전원회로 및이를 가지는 디램 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20070007514A true KR20070007514A (ko) | 2007-01-16 |
Family
ID=38010088
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050062184A KR20070007514A (ko) | 2005-07-11 | 2005-07-11 | 셀프 리프레쉬 모드에서 전력 소모를 줄이는 전원회로 및이를 가지는 디램 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20070007514A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9412429B2 (en) | 2013-12-27 | 2016-08-09 | Samsung Electronics Co., Ltd. | Memory device with multiple voltage generators |
-
2005
- 2005-07-11 KR KR1020050062184A patent/KR20070007514A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9412429B2 (en) | 2013-12-27 | 2016-08-09 | Samsung Electronics Co., Ltd. | Memory device with multiple voltage generators |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101348170B1 (ko) | 반도체 집적 회로 장치 및 그것의 전력 제어 방법 | |
| US7412613B2 (en) | Integrated circuit devices that support dynamic voltage scaling of power supply voltages | |
| TW514919B (en) | Low power consumption DRAM | |
| US10536139B2 (en) | Charge-saving power-gate apparatus and method | |
| KR100631953B1 (ko) | 메모리 장치 | |
| JPH0632231B2 (ja) | 改良型低電力デュアルモードｃｍｏｓバイアス電圧発生器 | |
| KR100391879B1 (ko) | 대기 모드를 갖는 데이타 처리 회로 | |
| JP2008098774A (ja) | 半導体集積回路装置 | |
| JP2012038401A (ja) | 半導体装置及び半導体装置の電源制御方法 | |
| JP2013229095A (ja) | ワードレベルのパワーゲーティングを有するメモリ | |
| KR20060114894A (ko) | 스탠바이 모드에서 누설전류가 감소된 내부전원전압발생회로 | |
| US11074967B2 (en) | Low-power and high-density core-power lowering for memory write assist | |
| KR100886628B1 (ko) | 반도체 장치의 내부전압 생성회로 | |
| US7339849B2 (en) | Internal voltage supply circuit of a semiconductor memory device with a refresh mode | |
| US7492646B2 (en) | Internal voltage generator of semiconductor device | |
| US6838927B2 (en) | Semiconductor integrated circuit with stabilizing capacity | |
| KR20070007514A (ko) | 셀프 리프레쉬 모드에서 전력 소모를 줄이는 전원회로 및이를 가지는 디램 | |
| US10622055B2 (en) | Apparatus for supplying power supply voltage to semiconductor chip including volatile memory cell | |
| TWI477958B (zh) | 用於管理計算系統中的功率之計算系統、設備、處理器及方法 | |
| KR100761371B1 (ko) | 액티브 드라이버 | |
| KR20000002450A (ko) | 승압회로를 구비하는 반도체 메모리장치 | |
| JP4240863B2 (ja) | 半導体集積回路 | |
| US12072750B2 (en) | Power management circuit, system-on-chip device, and method of power management | |
| KR20080033017A (ko) | 반도체 메모리 장치의 내부전압 발생기 | |
| JP2007259588A (ja) | 消費電力削減回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |