TWI477958B - 用於管理計算系統中的功率之計算系統、設備、處理器及方法 - Google Patents
用於管理計算系統中的功率之計算系統、設備、處理器及方法 Download PDFInfo
- Publication number
- TWI477958B TWI477958B TW101143671A TW101143671A TWI477958B TW I477958 B TWI477958 B TW I477958B TW 101143671 A TW101143671 A TW 101143671A TW 101143671 A TW101143671 A TW 101143671A TW I477958 B TWI477958 B TW I477958B
- Authority
- TW
- Taiwan
- Prior art keywords
- voltage
- circuit
- analog circuit
- reference value
- input voltage
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3293—Power saving characterised by the action undertaken by switching to a less power-consuming processor, e.g. sub-CPU
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/30—Modifications for providing a predetermined threshold before switching
- H03K17/302—Modifications for providing a predetermined threshold before switching in field-effect transistor switches
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Semiconductor Integrated Circuits (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Power Sources (AREA)
- Logic Circuits (AREA)
Description
本揭示內容一般係有關電子電路。更特別是但非專屬地,本揭示內容係有關用於管理一電子電路中的功率之設備及方法。
電子電路可具有設計來降低該電子電路之功率耗損的一或更多低功率狀態。該等低功率狀態中,未使用之電子電路的某些構件可被停用及/或遞送至該等構件之供應電壓可被關閉或降低。例如,該電子電路可具有該供應電壓被降低之一第一低功率狀態、以及該供應電壓被關閉(例如,低至近似零)之一第二低功率狀態。該電子電路於該第二低功率狀態中可耗損較少功率,但需要一比該第一低功率狀態還長的時間週期(例如,潛伏期)來進入及離開該第二低功率狀態。因此,某些情況中,該電子電路能夠進入該第一低功率狀態,但無法進入該第二低功率狀態。
然而,某些電路構件可包括該第一低功率狀態期間仍作用中之類比電路。該等某些類比電路可設計為與該
供應電壓無關,其可增強該電路之效能但會造成即使於低供應電壓時該電路仍會耗損電流。此外,該等類比電路很難關閉,因為關閉該類比電路會使一或更多電晶體曝露於大於允許該電晶體可下降而不損壞該電晶體之一最大電壓,VMAX,的一壓降。該類比電路正常可操作在高於VMAX之一供應電壓。該類比電路正常操作下,電流一直運作,而該供應電壓會在兩個或多個電晶體間下降,故無電晶體在橫跨其間具有超過VMAX的一壓降。然而,若該類比電路關閉,則一或更多電晶體可在橫跨該電晶體具有大於VMAX的一壓降。
依據本發明之一實施例,係特地提出一種功率管理設備,其包含:組配來接收一輸入電壓之一類比電路;以及耦合至該類比電路之一停用模組,該停用模組係組配來檢測該輸入電壓是否低於一參考值,以及若該輸入電壓低於該參考值時使該類比電路斷電。
100‧‧‧電子系統
102‧‧‧類比電路
104‧‧‧停用模組
210‧‧‧電壓調節器
216‧‧‧電力開啟檢測器
220‧‧‧數位控制信號
222‧‧‧停用電路
224‧‧‧偏壓電路
226、228‧‧‧偏壓
230、232、244、246‧‧‧N型電晶體
234‧‧‧反向器
236、242‧‧‧節點
238、240‧‧‧P型電晶體
400‧‧‧電腦系統
402‧‧‧電源供應器單元
404‧‧‧處理器或處理器核心
406‧‧‧系統記憶體
408‧‧‧處理器可讀及處理器可執行指令
410‧‧‧大量儲存裝置
412‧‧‧通訊介面
414‧‧‧I/O裝置
416‧‧‧系統匯流排
418‧‧‧構件
500‧‧‧晶載系統
600‧‧‧無線通訊裝置
610‧‧‧天線
本案非限定及非窮舉之實施例係參照下列圖形來說明,其中所有不同視圖中除非另外指明,否則相同參考數字皆參照為相同元件。
圖1是一繪示根據各種不同實施例,包括一停用模組及一類比電路之一電子電路的方塊圖;圖2繪示圖1之電子電路的一實施例之一範例;圖3繪示針對圖2所示之電子電路的停用模組之一實施
例範例,而該停用電路耦合至該類比電路之一偏壓電路;圖4是一繪示適合實作該等揭示實施例之一示範電腦系統的方塊圖;圖5是一繪示適合實作該等揭示實施例之一示範晶載系統的方塊圖;以及圖6是一繪示適合實作該等揭示實施例之一示範無線通訊裝置的方塊圖。
本文說明選擇性停用一或更多類比電路之一方法及設備的實施例。下列說明中,給定若干特定細節以提供對實施例之完整了解。該等實施例在無一或更多該等特定細節、或具有其他方法、構件、材料、等等的情況下仍可加以實作。其他實例中,著名的結構、材料、或操作不詳細顯示或說明以避免混淆該等實施例的觀點。
本說明書中參照為“某一實施例”或“一實施例”表示連接該實施例說明之一特定特徵、結構、或特性係包括於至少一實施例中。因此,本說明書之各種不同地方出現該片語“某一實施例”或“一實施例”不需皆參照為該相同實施例。此外,於一或更多實施例中,該特定特徵、結構、或特性可以任何適當的方式來組合。
各種不同實施例可提供包括耦合至一類比電路之一停用模組的一電子電路。該類比電路可接收一輸入電壓(例如,一供應電壓),VCCIN。該電子電路可具有一作用
中狀態及包括一第一低功率狀態之一或更多低功率狀態。於該作用中狀態VCCIN可具有一第一電壓準位,且於該第一低功率狀態期間可降低至一第二電壓,而該第二電壓為非零。該停用模組可檢測VCCIN,且若VCCIN下降低於一參考值時可停用(例如,關閉)該類比電路(例如,若或當該電子電路從該作用中狀態切換至該第一低功率狀態時)。該參考值可設定在允許跨越該類比電路之一電晶體而不會造成損壞該類比電路的一最大電壓,VMAX,或低於該最大電壓之一電壓準位。於是,該停用模組可允許該第一低功率狀態期間該類比電路被停用而不損壞該類比電路。
於一實施例中,該停用模組可藉由比較該輸入電壓及一參考電壓以檢測該輸入電壓是否低於該臨界電壓準位。某些實施例中,該電子電路可包括一電壓調節器(例如,一整合電壓調節器),而該停用模組可用來於該第一低功率狀態期間停用該電壓調節器中之一或更多類比電路。
於一實施例中,一種功率管理設備可包括組配來接收一輸入電壓之一類比電路,以及耦合至該類比電路之一停用模組,其中該停用模組組配來檢測該輸入電壓是否低於一參考值,以及若該輸入電壓低於該參考值時關閉該類比電路。
於一實施例中,該停用模組可組配來藉由比較該輸入電壓及具有等於該參考值之一電壓準位的一參考電壓以檢測該輸入電壓是否低於該參考值。
於一實施例中,該參考電壓可用來將功率供應至
該設備之一或更多作用中構件。
於一實施例中,一用於管理功率之方法可包括由一電子電路來接收一輸入電壓,該電子電路包括一類比電路;感測該輸入電壓低於一參考值;以及若該感測輸入電壓低於該參考值時關閉該類比電路。
於一實施例中,一處理器可包括一電壓調節器,其包括組配來接收一輸入電壓之一類比電路;以及耦合至該類比電路之一停用模組,該停用模組組配來檢測該輸入電壓是否低於一參考值,以及若該輸入電壓低於該參考值時關閉該類比電路。
於一實施例中,一計算系統可包括一處理器;耦合至該處理器之一電壓調節器,該電壓調節器包括組配來接收一輸入電壓之一類比電路;組配來透過該電壓調節器將功率供應至該處理器之一電源供應器;以及耦合至該類比電路之一停用模組,該停用模組組配來檢測該輸入電壓是否低於一參考值,以及若該輸入電壓低於該參考值時關閉該類比電路。
於一實施例中,該停用模組可與該電壓調節器整合。於一實施例中,該電壓調節器可與該處理器整合。
圖1繪示根據各種不同實施例之一電子電路100。某些實施例中,該電子電路100可參照為或以一處理器、晶片及/或一積體電路來具體化。該電子電路100可包括至少一類比電路102,及耦合至該類比電路102之一停用模組104。於一實施例中,該停用模組104可包含一停用電
路。某些實施例中,該電子電路100亦可包括一或更多數位電路(未顯示)。該類比電路102可接收一輸入電壓,VCCIN,來對該類比電路102供電。某些實施例中,VCCIN可由一外部電壓調節器(未顯示)供應至該電子電路100。
各種不同實施例中,該電子電路100之作用中操作期間,VCCIN可具有一第一電壓準位。該電子電路100可具有該電子電路100之一或更多構件關閉及/或VCCIN降低的一或更多低功率狀態(亦參照為“C-狀態”)。一第一低功率狀態中,VCCIN可(例如,由該外部電壓調節器)從該第一電壓準位降低至一第二電壓準位,而該第二電壓準位為非零。各種不同實施例中,該停用模組104可接收VCCIN,並檢測VCCIN是否低於一參考值(例如,若或當該電子電路100進入該第一低功率狀態時)。若VCCIN低於該參考值時該停用模組104可關閉該類比電路102。若VCCIN上升高於該參考值時該類比電路102可回復開啟。某些實施例中,若VCCIN等於該參考值時該類比電路102可被關閉。其他實施例中,若VCCIN等於該參考值時該類比電路102可被開啟。
各種不同實施例中,該類比電路102可包括多個電晶體。(該電子電路100之作用中操作期間)該VCCIN之第一電壓準位可高於該等電晶體其中之一(例如,閘極-源極電壓(Vgs)、汲極-源極電壓(Vds)、及/或閘極-汲極電壓(Vgd)、)可被允許下降而不造成該電晶體損害及/或降級的一最大值,VMAX。VMAX可根據使用之電晶體程序。例如,於一示範實施例中,VMAX可約為1至1.1伏特(V)而該第一電
壓準位可從約1.7V至約2.0V。該第二電壓準位(該第一低功率狀態期間之電壓)可約為1V或更小。
若該類比電路102開啟,則該類比電路102中有電流穩定流動,而VCCIN可降低或以其他方式施用於兩個或更多電晶體上,其可允許該類比電路102於VCCIN操作。然而,若該類比電路102關閉而無電流流動時,該類比電路102中之一或更多電晶體可具有橫跨其中超過VMAX的一壓降,潛在造成損害該類比電路102。
因此,於一實施例中,該類比電路102可被關閉前,VCCIN可被降低至VMAX以下。該參考值(低於該停用模組104關閉該類比電路102之VCCIN電壓準位)可具有等於或小於VMAX的一數值。於是,該停用模組104可檢測VCCIN並且若VCCIN低於該類比電路102之一安全準位(例如,低於VMAX)時可關閉該類比電路102。若VCCIN上升高於該參考值時該類比電路102可回復開啟。
某些實施例中,該電子電路100可包括VCCIN降低至一近似零電壓之一第二低功率狀態。若VCCIN降低至零電壓則該類比電路102可關閉。然而,該第二低功率狀態之潛伏期會明顯比該第一低功率狀態之潛伏期還長。這是因為花費在將VCCIN從該第一電壓準位降低至零電壓而之後將VCCIN從零電壓上升回到該第一電壓準位(如執行來進入及離開該第二低功率狀態)的時間會明顯比用來將VCCIN從該第一電壓準位降低至該第二電壓準位而之後將VCCIN從該第二電壓準位上升回到該第一電壓準位(如執
行來進入及離開該第一低功率狀態)的時間還長。因此,某些情況中,該電子電路100可具有足夠時間來進入該第一低功率狀態,但無足夠時間進入該第二低功率狀態。本文所述之停用模組104可在該第一低功率狀態期間降低該電子電路100之功率耗損,並維持該第一低功率狀態之一相當短的潛伏期因VCCIN無法總是降低至零電壓。
圖2顯示圖1之電子電路100的一示範實施例。如圖2所示,該電子電路100之一實施例可包括含有一或更多類比電路102之一電壓調節器(VR)210。例如,類比電路102可包括一頻帶間隙參考電路、一脈寬調變器、一電流感測器、一線性電壓調節器、一補償器、及/或其他電路裝置。某些實施例中,該電壓調節器210可與一處理器整合。該電子電路100之某些實施例可包括多個電壓調節器210,諸如約六到十個電壓調節器210。該停用模組104可耦合至該電壓調節器210。具有多個電壓調節器210之實施例中,該停用模組104可耦合至超過一個電壓調節器210及/或一或更多電壓調節器210可耦合至分開的停用模組104。
該停用模組104可包括一電力開啟檢測器(POD)216及一停用電路222。POD 216可檢測VCCIN、並且若VCCIN下降低於一參考值時可觸發該停用電路222以關閉該類比電路102。
如圖2所示,該POD 216可藉由比較VCCIN與一參考電壓,VREF,其具有近似等於該參考值之一數值,來檢測VCCIN是否低於該參考值。某些實施例中,VREF可為
用來對該電子電路100於該第一低功率狀態期間作用中之其他構件供電的一供應電壓。例如,某些實施例中,該電子電路100可包括稱為VCC支撐(VCCST)之一低功率條軌來對一組靜態隨機存取記憶體(SRAM)供電,以便於該低功率狀態期間維持該晶片的狀態。某些實施例中,VCCST可為約1伏特。VCCST可用來作為VREF並直接與VCCIN比較。其他實施例中,VREF可從該電子電路100中呈現或施用其上之另一電壓導出,而用於VREF之該電壓準位可,諸如以一分壓器(例如,一電阻性分壓器)來調整。例如,VREF可從該電子電路100之一電晶體的一導通電壓來導出。
POD 216可輸出一數位控制信號220(標示為賦能信號,EN),其可用來控制該類比電路102之停用及/或賦能。某些實施例中,該POD 216可包括一緩衝器來將一類比輸出信號轉換為該數位控制信號220。若VCCIN等於或小於VREF,則該控制信號220可具有一第一邏輯狀態(例如,高數值或邏輯1),若VCCIN大於VREF,則其具有一第二邏輯狀態(例如,低數值或邏輯0)。其他實施例中,該等輸出可被反向或可遵循一不同的協定。控制信號220可傳送至耦合至該類比電路102之停用電路222(圖3所示之一範例並如下說明)。若該控制信號220從該第二邏輯狀態切換至該第一邏輯狀態,則該停用電路222可關閉該類比電路102。
圖3顯示停用電路222之一示範實施例,其中停用電路222耦合至圖2之類比電路102的一偏壓電路224。偏壓電路224可產生偏壓BiasP 226及BiasN 228。類比電路102中
之電流可從偏壓226及228導出。若該控制信號220從該第二邏輯狀態切換至該第一邏輯狀態,則如圖3所示之停用電路222可阻塞該偏壓電路224(例如,切斷或以其他方式降低該偏壓電路224中之電流)。於一實施例中,該控制信號220可位於一VREF電壓準位。因此,該停用電路222可於該VREF電壓操作。
停用電路222可包括n型電晶體230及232、以及一反向器234。停用電路222可接收該控制信號220(標示為賦能信號EN),並將該控制信號220直接饋送至電晶體230之閘極。控制信號220之一反向(反向器234反向後)可饋送至電晶體232之閘極。若該控制信號220為一邏輯1(例如,若VCCIN大於VREF),則電晶體230導通而電晶體232關閉,因而允許偏壓電路224正常運作。正常操作時,電流於該偏壓電路224中流動,而p型電晶體238及240之閘極間的節點236之電壓會在VCCIN-VTP或更低,其中VTP為該等p型電晶體238及240之導通電壓。n型電晶體244及246之閘極間的一節點242之電壓會是VTN(該等n型電晶體之導通電壓)或高於接地。
若該控制信號220切換至一邏輯0(例如,若VCCIN等於或小於VREF),則電晶體230關閉而電晶體232導通。此造成於節點236之電壓上升至VCCIN而節點242之電壓降至接地,因而關閉電晶體238、240、244、及246並防止該偏壓電路224中電流流動。此可關閉類比電路102之剩餘元件,因為類比電路102中的電流可從該偏壓電路224
之偏壓電流226及228導出。此程序參照為“阻塞”該類比電路102之偏壓。
若VCCIN上升高於VREF(例如,若該電子電路100離開該第一低功率準位),則該控制信號220切換回一邏輯1。一啟動電路(未顯示)可將一電流提供至該偏壓電路224以致動該偏壓電路224中的電流。某些實施例中,該啟動電路可為一脈波產生器。該啟動電路可由該控制信號220來觸發。若該控制信號220從邏輯1切換至邏輯0,則可防止該啟動電路操作,而如上所述該停用電路222可阻塞該偏壓。若該控制信號從邏輯0切換至邏輯1,則該啟動電路可被觸發來致動該偏壓電路224中之電流,而該停用電路222可允許偏壓電路224之正常操作。
很明顯地其他實施例中,該第一邏輯狀態可為一邏輯1而該第二邏輯狀態可為一邏輯0。該停用電路222及/或啟動電路可因此被修改,包括選擇該等適當的p型或n型電晶體以及因此將其耦合來產生該適當的邏輯切換、輸入、輸出、等等。
如上所述,某些實施例中,該電壓調節器210可包括多個類比電路102。某些實施例中,多個類比電路102可耦合至一中央偏壓電路,所以阻塞該中央偏壓電路可停用該等多個類比電路102。替代地、或額外地,每一類比電路102可耦合至一分開的停用電路222。該停用電路222可由相同的POD 216或分開的POD 216來觸發。
本文所述之停用電路的實施例可用於若干實施
態樣及應用中。例如,包括但不侷限於智慧型手機、桌上型易網機、平板電腦及其他行動網際網路裝置(MID)之行動裝置,可以低功率狀態來設計。此外,微處理器具有低功率狀態,其可使用停用模組及/或技術來防止某些類比電路或其元件不必要地耗損功率。圖4是一繪示適合實作該等揭示之各種不同實施例的停用電路/方法之一示範電腦系統400的方塊圖。
如圖所示,該電腦系統400可包括一電源供應器單元402、若干處理器或處理器核心404、具有處理器可讀及處理器可執行指令408儲存其中之一系統記憶體406、亦可儲存該等指令408之一大量儲存裝置410、以及一通訊介面412。為了本申請案,包括該等申請專利範圍中,除非該脈絡中其他地方明確需要,否則該等術語“處理器”及“處理器核心”可視為同義字。
該一或更多大量儲存裝置410及/或該記憶體406可包含一過渡、非暫態的電腦可讀儲存裝置(諸如一磁碟、硬碟、唯讀光碟記憶體(CDROM)、硬體儲存單元、等等)。該電腦系統400亦可包含輸入/輸出裝置414(諸如一鍵盤、顯示器螢幕、滑鼠控制器、等等)。根據各種不同實施例,該系統400之一或更多繪示構件及/或其他元件可包括一鍵盤、LCD螢幕、非依電性記憶體埠、多支天線、圖形處理器、應用處理器、揚聲器、或包括相機之其他相關聯行動裝置元件。
各種不同實施例中,至少一處理器404及/或其他
構件418可包括一電子電路(諸如圖1及圖2之電子電路100),其具有一停用模組104來於該處理器404之一低功率狀態期間選擇性停用該處理器404之一或更多類比電路102及/或其他構件418。該類構件418可替代地或額外地位於該電腦系統400的別處,並可包含一積體電路之一部分或全部。
某些實施例中,該系統400可包括一電壓調節器210。該電壓調節器可包括一或更多類比電路102。(例如,於該處理器404之一低功率狀態期間)該停用模組104可選擇性停用該一或更多類比電路102。該電壓調節器210及/或停用模組104可整合於處理器404中及/或與處理器404分開。再者,該停用模組104可為該電壓調節器210之一整合構件或與該電壓調節器210分開的一構件。
圖4之各種不同元件可經由代表一或更多匯流排之一系統匯流排416來彼此耦合。多個匯流排的情況中,其可由一或更多匯流排橋接器(未顯示)來橋接。資料可透過,例如,該(等)構件418與該等處理器404間之I/O裝置414來通過該系統匯流排416。
該系統記憶體406及該大量儲存裝置410可用來儲存執行一或更多作業系統、韌體模組或驅動程式、應用程式、等等之程式化指令的一工作複本及一永久複本,本文中整體表示為408。該等程式化指令的永久複本可透過,例如,一分佈媒體(未顯示),諸如一光碟(CD)、或透過(來自一分佈伺服器(未顯示)之)通訊介面412來放入工廠、或野
外之永久儲存器中。
該電腦系統400之各種不同元件的剩餘組件為已知,而因此不再進一步詳述。
某些實施例中,該(等)處理器404及該停用模組104的至少其中之一可整合於與系統400之一或更多其他構件相同的晶粒上。例如,如圖5所示,該(等)處理器404的至少其中之一可整合於與系統400之一或更多其他構件相同的晶粒上以形成一晶載系統(SoC)500。SoC 500可包括一或更多處理器404、該停用模組104、系統記憶體406、及/或通訊介面412。該停用模組104可選擇性停用該SoC 500之一或更多類比電路102。某些實施例中,該一或更多類比電路可包括於該(等)處理器404中。該SoC 500之其他實施例可包括比圖5所示還多或還少的構件。
某些實施例中,該(等)處理器404及該停用模組104的至少其中之一可與系統400之一或更多其他構件封裝一起。例如,該(等)處理器404的至少其中之一可與系統400之一或更多其他構件封裝一起以形成一系統級封裝(SiP)。
某些實施例中,如圖6所示,該停用模組104可包括於一無線通訊裝置600中。該無線通訊裝置可包括一或更多處理器404及/或系統400之其他構件。某些實施例中,該無線通訊裝置可包括含有該一或更多處理器404之一SoC(諸如SoC 500)。該停用模組104可選擇性停用一或更多類比電路102。某些實施例中,該等類比電路102可包括於該(等)處理器404中(例如,於該(等)處理器404之一低功率狀
態期間)。
該無線通訊裝置600可使用一或更多天線610於一無線通訊網路上通訊(例如,發送及/或接收)。例如,該無線通訊裝置600可為一行動電話、智慧型手機、平板電腦、個人電腦(例如,桌上型電腦、膝上型電腦)、轉頻器、遊戲機、基地站、及/或配適成發送及/或接收一無線通訊信號之任何其他裝置。
上述繪式實施例的說明,包括摘要中的說明,並不意欲為窮舉或侷限於該等揭示之精確型式。其中本文說明之特定實施例及範例為作舉例解說用途,亦可有各種不同的修改。例如,各種不同實施例中某些元件的組態及連接已於上文信號之高/低數值、信號之上升/下降邊緣的響應、反向信號之反向器、P型及N型電晶體、等等的脈絡中加以說明。其他實施例中,有鑑於是否使用N型電晶體而非P型電晶體、某些信號是否反向、用以響應下降邊緣而非上升邊緣是否觸發某些狀態的改變,反之亦然、等等,亦可提供不同的組態。
按照上述詳細說明可作該等及其他修改。下列申請專利範圍中使用之術語不應理解為侷限在該規格說明中揭示的特定實施例中。
100‧‧‧電子系統
102‧‧‧類比電路
104‧‧‧停用模組
Claims (20)
- 一種功率管理設備,其包含:組配來接收一輸入電壓之一類比電路;以及耦合至該類比電路之一停用模組,該停用模組係組配以藉由該輸入電壓與具有等於一參考值之一電壓準位的一參考電壓之比較來檢測該輸入電壓是否低於該參考值,以及若該輸入電壓低於該參考值時使該類比電路斷電;其中該參考電壓用來供電至該設備的一或多個作用中的構件。
- 如申請專利範圍第1項之設備,其中於該設備之一低功率狀態期間,該輸入電壓從一第一電壓降低至一第二電壓,該第一電壓大於該參考值而該第二電壓小於該參考值準位且非零。
- 如申請專利範圍第1項之設備,更包含一整合電壓調節器,其中該整合電壓調節器包括該類比電路。
- 如申請專利範圍第3項之設備,其中該類比電路包含一頻帶間隙參考電路。
- 如申請專利範圍第1至4項其中任一項的設備,其中該停用模組包括一電力開啟檢測器(POD)及一停用電路,該POD組配來檢測該輸入電壓以及將一控制信號傳送至該停用電路,若該輸入電壓低於該參考值則該控制信號具有一第一邏輯狀態,而若該輸入電壓高於該參考值則 該控制信號具有一第二邏輯狀態,該停用電路組配來若該控制信號從該第二邏輯狀態切換至該第一邏輯狀態時,使該類比電路斷電。
- 如申請專利範圍第5項之設備,其中該類比電路包括一偏壓電路,而該停用電路組配來若該控制信號從該第二邏輯狀態切換至該第一邏輯狀態時,抑制該偏壓電路以使該類比電路斷電。
- 如申請專利範圍第5項之設備,更包含一啟動電路,其耦合至該類比電路並組配來若該控制信號從該第一邏輯狀態切換至該第二邏輯狀態時,使該類比電路通電。
- 如申請專利範圍第1項之設備,更包含有包括該類比電路之複數個類比電路,該停用模組組配來若該輸入電壓低於該參考值時,使該等多個類比電路斷電。
- 如申請專利範圍第1項之設備,其中該參考值等於或小於允許該類比電路之一電晶體可下降的一最大電壓。
- 一種用於管理一計算系統中之功率的方法,包含下列步驟:藉一電子電路來接收一輸入電壓,該電子電路包括一類比電路;藉由比較該輸入電壓與具有等於一參考值之一電壓準位的一參考電壓來感測該輸入電壓係低於該參考值;以及若該感測輸入電壓低於該參考值時,將該類比電路斷電; 其中該參考電壓包含用來對該電子電路之作用中構件供電的一供應電壓。
- 如申請專利範圍第10項之方法,其中該參考值等於或小於允許該類比電路之一電晶體可下降的一最大電壓。
- 一種用於管理功率之處理器,包含有:一電壓調節器,其包括組配來接收一輸入電壓之一類比電路;以及耦合至該類比電路之一停用模組,該停用模組組配以藉由比較該輸入電壓與具有等於一參考值之一電壓準位的一參考電壓來檢測該輸入電壓是否低於該參考值,以及若該輸入電壓低於該參考值時將該類比電路斷電;其中該處理器具有一作用中狀態及一低功率狀態,於該作用中狀態中,該輸入電壓具有高於該參考值之一第一電壓準位,於該低功率狀態中,該輸入電壓具有低於該參考值之一第二電壓準位;其中於該處理器的該低功率狀態期間,該參考電壓用來供電至該處理器中為作用中之一或更多作用中構件。
- 如申請專利範圍第12項之處理器,其中該類比電路包括一偏壓電路,而該停用電路係組配來抑制該偏壓電路以使該類比電路斷電。
- 如申請專利範圍第12項之處理器,更包含一啟動電路,其耦合至該類比電路並組配來若該處理器從該低功率 狀態切換至該作用中狀態時,使該類比電路通電。
- 如申請專利範圍第12項之處理器,其中該類比電路包含一第一類比電路,而該電壓調節器包含包括有該第一類比電路之複數個類比電路,其中該停用模組係組配來若該輸入電壓下降低於該參考值時,使該等多個類比電路斷電。
- 如申請專利範圍第12項之處理器,其中該電壓調節器包含一第一電壓調節器,且更包含包括有該第一電壓調節器之複數個電壓調節器,其中若該處理器從該作用中狀態切換至該低功率狀態時,每一電壓調節器中之一或更多類比電路係受斷電。
- 一種計算系統,包含有:一處理器;耦合至該處理器之一電壓調節器,該電壓調節器包括組配來接收一輸入電壓之一類比電路;組配來透過該電壓調節器供電應至該處理器之一電源供應器;以及耦合至該類比電路之一停用模組,該停用模組組配以藉由比較該輸入電壓及具有等於一參考值之一電壓準位的一參考電壓來檢測該輸入電壓是否低於該參考值,以及若該輸入電壓低於該參考值時,使該類比電路斷電;其中該處理器具有一作用中狀態及一低功率狀態,於該作用中狀態中,該輸入電壓具有高於該參考值 之一第一電壓準位,於該低功率狀態中,該輸入電壓具有低於該參考值之一第二電壓準位;其中該參考電壓用來於該低功率狀態期間,供電至該處理器中為作用中之一或更多作用中構件。
- 如申請專利範圍第17項之系統,其中該停用模組可與該電壓調節器整合。
- 如申請專利範圍第17或18項其中任一項的系統,其中該電壓調節器可與該處理器整合。
- 如申請專利範圍第17項之系統,其中該停用模組組配來於若該輸入電壓等於或低於該參考值時,將該類比電路斷電。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/US2011/065945 WO2013095351A1 (en) | 2011-12-19 | 2011-12-19 | Apparatus and method for managing power in a computing system |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201331747A TW201331747A (zh) | 2013-08-01 |
TWI477958B true TWI477958B (zh) | 2015-03-21 |
Family
ID=48669017
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW101143671A TWI477958B (zh) | 2011-12-19 | 2012-11-22 | 用於管理計算系統中的功率之計算系統、設備、處理器及方法 |
Country Status (5)
Country | Link |
---|---|
US (2) | US9329668B2 (zh) |
EP (1) | EP2795423B1 (zh) |
CN (1) | CN203276160U (zh) |
TW (1) | TWI477958B (zh) |
WO (1) | WO2013095351A1 (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20130223302A1 (en) * | 2012-02-23 | 2013-08-29 | Chien-Chih Kuo | Multi-protocol switching control system suitable for controlling different electronic devices of different protocols |
KR102031685B1 (ko) * | 2013-12-31 | 2019-10-15 | 엘지디스플레이 주식회사 | 액정표시장치 및 그의 구동방법 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5587684A (en) * | 1995-05-12 | 1996-12-24 | Exar Corporation | Power down circuit for use in intergrated circuits |
US5808377A (en) * | 1996-01-11 | 1998-09-15 | Intel Corporation | Power supply contention prevention circuit |
US5818299A (en) * | 1995-08-04 | 1998-10-06 | Compaq Computer Corporation | Power management in a computer |
US5896261A (en) * | 1997-11-25 | 1999-04-20 | Motorola, Inc. | Power down protection circuit for an electronic device |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07220472A (ja) | 1994-01-31 | 1995-08-18 | Mitsubishi Electric Corp | 内部電源回路 |
US7349190B1 (en) | 2003-12-22 | 2008-03-25 | Cypress Semiconductor Corp. | Resistor-less accurate low voltage detect circuit and method for detecting a low voltage condition |
US20100138675A1 (en) * | 2008-11-30 | 2010-06-03 | Dell Products L.P. | Methods and Systems for Managing Power to Multiple Processors |
US8909948B2 (en) | 2008-12-05 | 2014-12-09 | Stmicroelectronics International N.V. | On-chip power management |
US8943334B2 (en) * | 2010-09-23 | 2015-01-27 | Intel Corporation | Providing per core voltage and frequency control |
-
2011
- 2011-12-19 US US13/976,415 patent/US9329668B2/en not_active Expired - Fee Related
- 2011-12-19 EP EP11877759.8A patent/EP2795423B1/en active Active
- 2011-12-19 WO PCT/US2011/065945 patent/WO2013095351A1/en active Application Filing
-
2012
- 2012-11-22 TW TW101143671A patent/TWI477958B/zh active
- 2012-12-19 CN CN201220706459XU patent/CN203276160U/zh not_active Expired - Fee Related
-
2016
- 2016-03-25 US US15/081,639 patent/US9996143B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5587684A (en) * | 1995-05-12 | 1996-12-24 | Exar Corporation | Power down circuit for use in intergrated circuits |
US5818299A (en) * | 1995-08-04 | 1998-10-06 | Compaq Computer Corporation | Power management in a computer |
US5808377A (en) * | 1996-01-11 | 1998-09-15 | Intel Corporation | Power supply contention prevention circuit |
US5896261A (en) * | 1997-11-25 | 1999-04-20 | Motorola, Inc. | Power down protection circuit for an electronic device |
Also Published As
Publication number | Publication date |
---|---|
US20160209914A1 (en) | 2016-07-21 |
CN203276160U (zh) | 2013-11-06 |
TW201331747A (zh) | 2013-08-01 |
EP2795423A1 (en) | 2014-10-29 |
US20130283082A1 (en) | 2013-10-24 |
EP2795423A4 (en) | 2015-08-19 |
EP2795423B1 (en) | 2017-10-25 |
US9329668B2 (en) | 2016-05-03 |
US9996143B2 (en) | 2018-06-12 |
WO2013095351A1 (en) | 2013-06-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9811062B2 (en) | Power supply switching circuit, electronic device, and control method of power supply switching circuit | |
US9430008B2 (en) | Apparatus and method for optimizing use of NVDC chargers | |
US10536139B2 (en) | Charge-saving power-gate apparatus and method | |
US20180175619A1 (en) | Power control module using protection circuit for regulating backup voltage to power load during power fault | |
US9342132B2 (en) | Apparatus, method, and system for adaptive compensation of reverse temperature dependence | |
BR112019005075B1 (pt) | Aparelho e método para estabilizar uma tensão de alimentação | |
US6996023B2 (en) | Semiconductor memory device capable of reducing current consumption in active mode | |
US20150309550A1 (en) | Mobile terminal and display panel driver | |
JP2008033461A (ja) | 定電圧電源回路 | |
US20070069807A1 (en) | Voltage regulation having varying reference during operation | |
KR20160134565A (ko) | 전압저하 검출기 | |
KR20140079008A (ko) | 파워 온 리셋 회로 | |
TWI477958B (zh) | 用於管理計算系統中的功率之計算系統、設備、處理器及方法 | |
TWI533113B (zh) | 用於電子系統之接續供電之競爭防止 | |
KR20070109221A (ko) | 반도체 장치의 내부전압 생성회로 | |
US9779788B1 (en) | Sub-threshold enabled flash memory system | |
US9459638B2 (en) | Internal voltage generation circuit for adjusting internal voltage signal based on received bulk voltage signal, an upper limit reference voltage signal, and a lower limit reference voltage signal | |
US20140184318A1 (en) | Power supply circuitry | |
CN114144742A (zh) | 跨域功率控制电路 | |
KR100728555B1 (ko) | 반도체 집적 회로의 파워 업 신호 공급 장치 | |
KR102707950B1 (ko) | 크로스 도메인 전력 제어 회로 | |
US9841443B2 (en) | Detection circuit | |
KR20140083103A (ko) | 반도체 메모리 장치 및 반도체 메모리 장치의 전압 공급방법 | |
KR100718037B1 (ko) | 반도체 메모리 장치의 기판 바이어스 전압 발생 회로 | |
KR20100097813A (ko) | 반도체 메모리 장치의 내부 전압 발생 회로 |