CN203276160U - 功率管理装置和处理器以及包括该装置的计算系统 - Google Patents

功率管理装置和处理器以及包括该装置的计算系统 Download PDF

Info

Publication number
CN203276160U
CN203276160U CN201220706459XU CN201220706459U CN203276160U CN 203276160 U CN203276160 U CN 203276160U CN 201220706459X U CN201220706459X U CN 201220706459XU CN 201220706459 U CN201220706459 U CN 201220706459U CN 203276160 U CN203276160 U CN 203276160U
Authority
CN
China
Prior art keywords
voltage
mimic channel
reference value
input voltage
processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201220706459XU
Other languages
English (en)
Inventor
J·绍尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Application granted granted Critical
Publication of CN203276160U publication Critical patent/CN203276160U/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3293—Power saving characterised by the action undertaken by switching to a less power-consuming processor, e.g. sub-CPU
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/30—Modifications for providing a predetermined threshold before switching
    • H03K17/302—Modifications for providing a predetermined threshold before switching in field-effect transistor switches
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Power Sources (AREA)
  • Logic Circuits (AREA)

Abstract

本实用新型涉及一种用于管理计算系统中的功率的装置和方法。禁用模块可以耦合到电子电路的模拟电路。禁用模块可以检测提供给模拟电路的输入电压，并且如果输入电压低于参考值，可以禁用（例如，通过断电）模拟电路。参考值可以设定为等于或低于最大电压的电压电平，最大电压是可以横跨模拟电路中的晶体管存在的电压。因此，可以在不损害模拟电路的晶体管的情况下禁用模拟电路。禁用模块可以通过将输入电压与参考电压相比较来检测输入电压是否低于参考值电平。电子电路可以包括稳压器，稳压器可以包括模拟电路。

Description

功率管理装置和处理器以及包括该装置的计算系统
技术领域
本实用新型总体上涉及电子电路。更具体但非排他性地，本实用新型涉及用于管理电子电路中的功率的装置和方法。 
背景技术
电子电路可以具有一个或多个低功率状态，设计用以减小电子电路的功耗。在低功率状态中，可以禁用电子电路的某些不使用的部件和/或可以切断或减小传送给部件的电源电压。例如，电子电路可以具有：第一低功率状态，在其中减小了电源电压；和第二低功率状态，在其中切断了电源电压（例如，降低到接近0）。电子电路在第二低功率状态中消耗较少的功率，但与第一低功率状态相比，需要更长的时间段（例如，等待时间）以进入和退出第二低功率状态。因此，在一些情况下，电子电路可能能够进入第一低功率状态，但不能进入第二低功率状态。 
然而，一些电路部件包括模拟电路，其在第一低功率状态中仍在运行（active）。这些模拟电路中的一些设计为独立于电源电压，这提高了电路的性能，但导致即使在低电源电压下电路也消耗电流。此外，关闭模拟电路存在困难，因为关闭模拟电路会使一个或多个晶体管遭受大于最大电压VMAX的压降，最大电压是在不损害晶体管的情况下所允许的横跨晶体管的压降。模拟电路在高于VMAX的电源电压下可以正常工作。在模拟电路的正常工作中，电流一直在流动，电源电压横跨两个或多个晶体管下降，所以横跨任何晶体管的压降都不大于VMAX。然而，如果关闭模拟电路，则一个或多个晶体管会具有大于VMAX的横跨晶体管的压降。 
实用新型内容
本文的实施例提供了一种功率管理装置和处理器以及一种包含功率管理装置的计算系统。在一个实施例中，一种功率管理装置包括：模拟电路， 被配置为接收输入电压；以及禁用模块，耦合到所述模拟电路，所述禁用模块被配置为检测所述输入电压是否低于参考值，并且如果所述输入电压低于所述参考值，就对所述模拟电路断电。 
在另一实施例中，一种用于管理功率的处理器包括：稳压器，包括被配置为接收输入电压的模拟电路；以及禁用模块，耦合到所述模拟电路，所述禁用模块被配置为检测所述输入电压是否低于参考值，并且如果所述输入电压低于所述参考值，就对所述模拟电路断电。 
在又一实施例中，一种计算系统，包括：处理器；稳压器，耦合到所述处理器，所述稳压器包括被配置为接收输入电压的模拟电路；电源，被配置为通过所述稳压器向所述处理器供电；以及禁用模块，耦合到所述模拟电路，所述禁用模块被配置为检测所述输入电压是否低于参考值，并且如果所述输入电压低于所述参考值，就对所述模拟电路断电。 
附图说明
参考以下附图来说明非限制性和非排他性的实施例，其中，除非另外指明，相似的附图标记在通篇的多个附图中指代相似的部分。 
图1是示出根据多个实施例的包括禁用模块和模拟电路的电子电路的方框图； 
图2示出了图1的电子电路的一个实施例的实例； 
图3示出了图2中所示的电子电路的禁用模块的一个实施例的实例，其中禁用电路耦合到模拟电路的偏置电路； 
图4是示出适合于实现所公开实施例的示例性计算机系统的方框图； 
图5是示出适合于实现所公开实施例的示例性片上系统的方框图；及 
图6是示出适合于实现所公开实施例的示例性无线通信设备的方框图。 
具体实施方式
本文说明了用以选择性地禁用一个或多个模拟电路的方法和装置的实施例。在以下说明中，给出了多个具体细节，以提供对实施例的透彻理解。可以在没有一个或多个具体细节的情况下，或者以其他方法、部件、材料等来实现实施例。在其他实例中，没有详细示出或说明公知的结构、材料 或操作，以避免使实施例的方案含糊不清。 
本说明书通篇提及的“一个实施例”的意思是结合实施例描述的特定特征、结构、或特性包括在至少一个实施例中。因此，本说明书通篇中多个位置出现的短语“在一个实施例中”不一定全都指同一实施例。此外，可以在一个或多个实施例中以任何适合的方式组合特定的特征、结构、或特性。 
多个实施例可以提供一种电子电路，包括耦合到模拟电路的禁用模块。模拟电路可以接收输入电压（例如，电源电压）VCCIN。电子电路可以具有运行状态和包括第一低功率状态的一个或多个低功率状态。VCCIN在运行状态期间可以具有第一电压电平，并可以在第一低功率状态期间降低到第二电压，其中第二电压是非零的。禁用模块可以检测VCCIN，并且如果VCCIN下降到低于参考值时（例如，如果电子电路从运行状态切换到第一低功率状态或者当电子电路从运行状态切换到第一低功率状态时），可以禁用（例如，断电）模拟电路。参考值可以设定为等于或低于最大电压VMAX的电压电平，允许其在不导致模拟电路受损的情况下横跨模拟电路中的晶体管。因此，禁用模块可以允许在第一低功率状态期间在不损害模拟电路的情况下禁用模拟电路。 
在一个实施例中，禁用模块可以通过将输入电压与参考电压相比较来检测输入电压是否低于阈值电压电平。在一些实施例中，电子电路可以包括稳压器（例如，集成稳压器），禁用模块可以用于在第一低功率状态期间在稳压器中禁用一个或多个模拟电路。 
在一个实施例中，功率管理装置可以包括被配置为接收输入电压的模拟电路，和耦合到模拟电路的禁用模块，其中，禁用模块被配置为检测输入电压是否低于参考值，并且如果输入电压低于参考值，就对模拟电路断电。 
在一个实施例中，禁用模块可以被配置为借助于输入电压与具有等于参考值的电压电平的参考电压的比较来检测输入电压是否低于参考值。 
在一个实施例中，参考电压可以用于向装置的一个或多个运行的部件供电。 
在一个实施例中，一种用于管理功率的方法可以包括：由电子电路接 收输入电压，所述电子电路包括模拟电路；感测输入电压低于参考值；及如果感测的输入电压低于参考值，就对所述模拟电路断电。 
在一个实施例中，一种处理器可以包括：稳压器，包括模拟电路，该模拟电路被配置为接收输入电压；及禁用模块，耦合到所述模拟电路，所述禁用模块被配置为检测输入电压是否低于参考值，并且如果输入电压低于参考值，就对模拟电路断电。 
在一个实施例中，一种计算系统可以包括：处理器；稳压器，耦合到所述处理器，所述稳压器包括模拟电路，该模拟电路被配置为接收输入电压；电源，被配置为通过所述稳压器向所述处理器供电；及禁用模块，耦合到所述模拟电路，所述禁用模块被配置为检测输入电压是否低于参考值，并且如果输入电压低于参考值，就对模拟电路断电。 
在一个实施例中，所述禁用模块可以与稳压器集成在一起。在一个实施例中，所述稳压器可以与所述处理器集成在一起。 
图1示出了根据多个实施例的电子电路100。在一些实施例中，电子电路100可以指代或体现为处理器、芯片和/或集成电路。电子电路100可以包括至少一个模拟电路102，和耦合到模拟电路102的禁用模块104。在一个实施例中禁用模块104可以包括禁用电路。在一些实施例中，电子电路100还可以包括一个或多个数字电路（未示出）。模拟电路102可以接收输入电压VCCIN，以便为模拟电路102供电。在一些实施例中，可以由外部稳压器（未示出）将VCCIN提供给电子电路100。 
在多个实施例中，VCCIN可以在电子电路100的运行操作期间具有第一电压电平。电子电路100可以具有一个或多个低功率状态（也称为“C-状态”），在其中关闭电子电路100的一个或多个部件和/或降低VCCIN。在第一低功率状态中，可以将VCCIN从第一电压电平降低到第二电压电平（例如，由外部稳压器），其中第二电压电平是非零的。在多个实施例中，禁用模块104可以接收VCCIN，并检测VCCIN是否低于参考值（例如，电子电路100是否或者何时进入第一低功率状态）。如果VCCIN低于参考值，则禁用模块104可以对模拟电路102断电。如果VCCIN上升到高于参考值，则可以重新对模拟电路102通电。在一些实施例中，如果VCCIN等于参考值，则可以对模拟电路102断电。在其他实施例中，如果VCCIN等于参考 值，则可以对模拟电路102通电。 
在多个实施例中，模拟电路102可以包括多个晶体管。VCCIN的第一电压电平（在电子电路100的运行操作期间）可以高于最大电压VMAX，其是在不导致晶体管受损和/或老化的情况下，所允许的横跨一个晶体管的压降（例如，栅-源电压（Vgs）、漏-源电压（Vds）和/或栅-漏电压（Vgd））。VMAX可以取决于所用的晶体管工艺。例如，在一个示例性实施例中，VMAX可以为约1到约1.1伏（V），第一电压电平可以从约1.7V到约2.0V。第二电压电平（在第一低功率状态期间的电压）可以约为1V或更低。 
如果对模拟电路102通电，则在模拟电路102中会存在不断流动的电流，VCCIN会落在或者施加在两个或更多个晶体管上，这允许模拟电路102在VCCIN工作。然而，如果关闭模拟电路102并且没有电流流动，则模拟电路102中的一个或多个晶体管就会具有大于VMAX的横跨其的压降，有可能导致模拟电路102受损。 
因此，在一个实施例中，在可能关闭模拟电路102之前将VCCIN降低到低于VMAX。参考值（VCCIN的电压电平，低于其禁用模块104就对模拟电路102断电）可以具有等于或小于VMAX的值。因此，禁用模块104检测VCCIN，且如果VCCIN降低到模拟电路102的安全电平（例如，低于VMAX），就对模拟电路102断电。如果VCCIN上升到高于参考值，就对模拟电路102重新通电。 
在一些实施例中，电子电路100可以包括第二低功率状态，在其中将VCCIN降低到近似0电压。如果VCCIN降低到0电压，就可以关闭模拟电路102。然而，第二低功率状态的等待时间会比第一低功率状态的等待时间长得多。这是因为将VCCIN从第一电压电平降低到0电压，及随后将VCCIN从0电压升高回到第一电压电平（如同执行进入和退出第二低功率状态）所花费的时间会比用于将VCCIN从第一电压电平降低到第二电压电平，及随后将VCCIN从第二电压电平升高回到第一电压电平（如同执行进入和退出第一低功率状态）所用的时间长得多。因此，在一些情况下，电子电路100可以具有足以进入第一低功率状态的时间，但不具有足以进入第二低功率状态的时间。本文所述的禁用模块104可以在第一低功率状态期间减小电子电路100的功耗，同时保持第一低功率状态相对短的等待时 间，因为VCCIN没有一直降低到0电压。 
图2示出了图1的电子电路100的示例性实施例。如图2所示，电子电路100的实施例可以包括稳压器（VR）210，其包括一个或多个模拟电路102。例如，模拟电路102可以包括带隙参考电路、脉宽调制器、电流传感器、线性稳压器、补偿器、和/或其它电路器件。在一些实施例中，稳压器210可以集成到处理器中。电子电路100的一些实施例可以包括多个稳压器210，例如大约6到10个稳压器210。禁用模块104可以耦合到稳压器210。在具有多个稳压器210的实施例中，禁用模块104可以耦合到多于一个稳压器210和/或一个或多个稳压器210可以耦合到分离的禁用模块104。 
禁用模块104可以包括通电检测器（POD）216和禁用电路222。POD216可以检测VCCIN，并且如果VCCIN下降到低于参考值，则可以触发禁用电路222对模拟电路102断电。 
如图2所示，POD216可以通过将VCCIN与参考电压VREF相比较来检测VCCIN低于参考值，参考电压具有近似等于参考值的值。在一些实施例中，VREF可以是电源电压，用于为在第一低功率状态期间运行的电子电路100的其它部件供电。例如，在一些实施例中，电子电路100可以包括称为VCC维持（VCCST）的低功率轨，用以为一组静态随机存取存储器（SRAM）供电，以便在低功率状态期间保持芯片的状态。在一些实施例中，VCCST可以约为1V。VCCST可以用作VREF，并直接与VCCIN相比较。在其它实施例中，可以从出现在电子电路100中的或施加在其上的另一个电压导出VREF，可以调整用于VREF的电压电平，例如用分压器（例如，电阻分压器）来调整。例如，可以从电子电路100中的晶体管的导通电压导出VREF。 
POD216可以输出数字控制信号220（标记为使能信号EN），用于控制模拟电路102的禁用和/或启用。在一些实施例中，POD216可以包括缓冲器，用以将模拟输出信号转换为数字控制信号220。如果VCCIN等于或小于VREF，则控制信号220可以具有第一逻辑状态（例如，高值或逻辑1），如果VCCIN大于VREF，则具有第二逻辑状态（例如，低值或逻辑0）。在其他实施例中，这些输出可以是相反的或者可以按照不同的协议。可以将控制信号220发送到耦合于模拟电路102的禁用电路222（图3中示出了其 一个实例，以下加以论述）。如果控制信号220从第二逻辑状态转换到第一逻辑状态，则禁用电路222可以对模拟电路102断电。 
图3示出了禁用电路222的示例性实施例，其中，禁用电路222耦合到图2的模拟电路102的偏置电路224。偏置电路224可以产生偏置电压BiasP226和BiasN228。模拟电路102中的电流可以来自于偏置电压226和228。如图3所示，如果控制信号220从第二逻辑状态转换到第一逻辑状态，禁用电路222可以对偏置电路224进行扼流（例如，切断否则就减小偏置电路224中的电流）。在一个实施例中，可以将控制信号220设定在VREF的电压电平。因此，禁用电路222可以在VREF电压工作。 
禁用电路222可以包括n型晶体管230和232，及反相器234。禁用电路222可以接收控制信号220（标记为使能信号EN），并将控制信号220直接输入晶体管230的栅极。控制信号220的反相（由反相器234反转后）可以输入到晶体管232的栅极。如果控制信号220是逻辑1（例如，如果VCCIN大于VREF），则晶体管230就导通，而晶体管232就截止，从而允许偏置电路224正常工作。在正常工作中，电流流入偏置电路224中，在p型晶体管238与240的栅极之间的节点236处的电压将在VCCIN-VTP或者更低，其中，VTP是p型晶体管238和240的导通电压。在n型晶体管244与246的栅极之间的节点242处的电压将为VTN（n型晶体管的导通电压）或者高于地电位。 
如果控制信号220转换到逻辑0（例如，如果VCCIN等于或小于VREF），则晶体管230就截止，而晶体管232导通。这使得在节点236处的电压上升到VCCIN，在节点242处的电压下降到地电位，从而使晶体管238、240、244和246截止，并避免偏置电路224中的电流流动。这切断了模拟电路102的剩余部分，因为模拟电路102中的电流来自于偏置电路224的偏置电流226和228。这个过程称为“扼流”模拟电路102的偏置。 
如果VCCIN上升到高于VREF（例如，如果电子电路100退出第一低功率状态），则控制信号220就转换回到逻辑1。启动电路（未示出）可以向偏置电路224提供电流，以起动（activate）偏置电路224中的电流。在一些实施例中，启动电路可以是脉冲发生器。启动电路可以由控制信号220触发。如果控制信号从逻辑1转换到逻辑0，就可以防止启动电路运行，禁 用电路222可以如上所述地对偏置进行扼流。如果控制信号从逻辑0转换到逻辑1，就可以触发启动电路以起动偏置电路224中的电流，禁用电路222允许偏置电路224正常工作。 
显然，在其它实施例中，第一逻辑状态可以是逻辑1，第二逻辑状态可以是逻辑0。可以相应地修改禁用电路222和/或启动电路，包括选择适当的p型或n型晶体管并相应地耦合它们，以便产生适当的逻辑切换、输入、输出等。 
如上所述，在一些实施例中，稳压器210可以包括多个模拟电路102。在一些实施例中，多个模拟电路102可以耦合到中心偏置电路，所以对中心偏置电路进行扼流可以禁用多个模拟电路102。可替换地或者另外地，每一个模拟电路102都可以耦合到分离的禁用电路222。禁用电路222可以由相同的POD216或分离的POD216来触发。 
本文描述的禁用电路的实施例可以用于多种实施方式和应用中。例如，移动设备，包括但不限于智能电话、上网本、平板电脑或其它移动互联网设备（MID），被设计为具有低功率状态。此外，微处理器具有低功率状态，其可以使用禁用模块和/或技术来防止其特定模拟电路或元件的不必要的功耗。图4是示出适合于实现多个实施例的所公开的禁用电路/方法的示例性计算机系统400的方框图。 
如图所示，计算机系统400可以包括：电源单元402；多个处理器或处理器核心404；系统存储器406，具有存储在其中的处理器可读和处理器可执行指令408；大容量存储设备410，其也可以存储指令408；及通信接口412。出于这个应用的原因，包括权利要求在内，术语“处理器”和“处理器核心”可以认为是同义的，除非上下文明确要求有所不同。 
一个或多个大容量存储设备410和/或存储器406可以包括实体的永久计算机可读存储设备（例如，磁盘、硬盘驱动器、紧致盘只读存储器（CDROM）、硬件存储单元，等等）。计算机系统400还可以包括输入/输出设备414（例如，键盘、显示屏、光标控制，等等）。根据多个实施例，系统400的一个或多个所示部件和/或其它元件可以包括键盘、LCD屏、非易失性存储器端口、多个天线、图形处理器、应用处理器、扬声器或包括照相机的其它相关的移动设备元件。 
在多个实施例中，至少一个处理器404和/或其它部件418可以包括电子电路（例如，图1和图2的电子电路100），其具有禁用模块104，用以在处理器404的低功率状态期间选择性地禁用处理器404的一个或多个模拟电路102和/或其它部件418。这种部件418可以可替换地或者另外地位于计算机系统400中的其它位置，并可以包括集成电路的部分或全部。 
在一些实施例中，系统400可以包括稳压器210。稳压器可以包括一个或多个模拟电路102。禁用模块104可以选择性地禁用该一个或多个模拟电路102（例如，在处理器404的低功率状态期间）。稳压器210和/或禁用模块104可以集成在处理器404内，和/或与处理器404分离。另外，禁用模块104可以是稳压器210的集成部件或者是与稳压器210分离的部件。 
图4的多个元件可以经由代表一条或多条总线的系统总线416彼此耦合。在多条总线的情况下，它们可以由一个或多个总线桥（未示出）桥接。数据可以通过I/O设备414经由例如在部件418与处理器404之间的系统总线416传送。 
系统存储器406和大容量存储设备410可以用于存储编程指令的工作副本和永久副本，所述编程指令实现了一个或多个操作系统、固件模块或驱动器、应用，等等，本文中共同表示为408。可以在工厂中或者在现场例如通过诸如紧致盘（CD）之类的分配介质（未示出）或者通过通信接口412（从分配服务器（未示出））将编程指令的永久副本设置在永久存储器中。 
计算机系统400的多个元件的剩余组成部分是已知的，因此不再进一步详细说明。 
在一些实施例中，至少一个处理器404和禁用模块104可以与系统400的一个或多个其它部件集成在同一管芯上。例如，至少一个处理器404可以与系统400的一个或多个其它部件集成在同一管芯上，以形成片上系统（SoC）500，如图5所示。SoC500可以包括一个或多个处理器404、禁用模块104、系统存储器406、和/或通信接口412。禁用模块104可以选择性地禁用SoC500的一个或多个模拟电路102。在一些实施例中，一个或多个模拟电路可以包括在处理器404中。SoC500的其它实施例可以包括比图5所示的更多或更少的部件。 
在一些实施例中，至少一个处理器404和禁用模块104可以与系统400 的一个或多个其它部件封装在一起。例如，至少一个处理器404可以与系统400的一个或多个其它部件封装在一起，以形成系统级封装（SiP）。 
在一些实施例中，禁用模块104可以包括在无线通信设备600中，如图6所示。无线通信设备可以包括一个或多个处理器404和/或系统400的其它部件。在一些实施例中，无线通信设备可以包括SoC（例如SoC500），其包括一个或多个处理器404。禁用模块104可以选择性地禁用一个或多个模拟电路102。在一些实施例中，模拟电路102可以包括在处理器404中（例如，在处理器404的低功率状态期间）。 
无线通信设备600可以使用一个或多个天线610通过无线通信网络进行通信（例如，发射和/或接收）。例如，无线通信设备600可以是移动电话、智能电话、平板电脑、个人计算机（例如，台式计算机、笔记本电脑）、机顶盒、游戏机、基站、和/或适合于发送和/或接收无线通信信号的任何其它设备。 
包括在说明书摘要中所描述的在内的对所述实施例的以上说明并非旨在是穷举性的或者局限于所公开的准确形式。尽管本文出于说明性的目的描述了特定实施例和实例，但多种改进是可能的。例如，以上在信号的高/低值、对信号的上升/下降沿的响应、用以反转信号的反相器、P型和N型晶体管等的环境下说明了多个实施例中的特定元件的结构和连接。在其他实施例中，可以鉴于是否使用N型晶体管来代替P型晶体管、是否反转特定信号、是响应于下降沿而不是上升沿来触发状态中的特定变化还是与之相反等等，来提供不同的结构。 
按照以上的详细说明可以做出这些及其他改进。以下权利要求中所有的术语不应解释为局限于说明书中公开的特定实施例。 

Claims (26)

1.一种功率管理装置，包括： 
模拟电路，被配置为接收输入电压；以及 
禁用模块，耦合到所述模拟电路，所述禁用模块被配置为检测所述输入电压是否低于参考值，并且如果所述输入电压低于所述参考值，就对所述模拟电路断电。 
2.根据权利要求1所述的装置，其中，所述禁用模块被配置为通过比较所述输入电压与电压电平等于所述参考值的参考电压来检测所述输入电压是否低于所述参考值。 
3.根据权利要求2所述的装置，其中，所述参考电压用于向装置的一个或多个运行的部件供电。 
4.根据权利要求1所述的装置，其中，在所述装置的低功率状态期间，将所述输入电压从第一电压降低到第二电压，所述第一电压大于所述参考值，并且所述第二电压小于所述参考值电平并且是非零的。 
5.根据权利要求1所述的装置，进一步包括集成稳压器，其中，所述集成稳压器包括所述模拟电路。 
6.根据权利要求5所述的装置，其中，所述模拟电路包括带隙参考电路。 
7.根据权利要求1-6中任意一项所述的装置，其中，所述禁用模块包括通电检测器POD和禁用电路，所述POD被配置为检测所述输入电压并向所述禁用电路发送控制信号，如果所述输入电压低于所述参考值，则所述控制信号具有第一逻辑状态，如果所述输入电压高于所述参考值，则所述控制信号具有第二逻辑状态，所述禁用电路被配置为如果所述控制信号 从所述第二逻辑状态转换到所述第一逻辑状态就对所述模拟电路断电。 
8.根据权利要求7所述的装置，其中，所述模拟电路包括偏置电路，所述禁用电路被配置为如果所述控制信号从所述第二逻辑状态转换到所述第一逻辑状态，就对所述偏置电路进行扼流以对所述模拟电路断电。 
9.根据权利要求1所述的装置，进一步包括启动电路，耦合到所述模拟电路，并且被配置为如果所述控制信号从所述第一逻辑状态转换到所述第二逻辑状态，就对所述模拟电路通电。 
10.根据权利要求1所述的装置，进一步包括包含所述模拟电路的多个模拟电路，所述禁用模块被配置为如果所述输入电压低于所述参考值，就对所述多个模拟电路断电。 
11.根据权利要求1所述的装置，其中，所述参考值等于或小于允许横跨所述模拟电路的晶体管下降的最大电压。 
12.一种用于管理功率的处理器，包括： 
稳压器，包括被配置为接收输入电压的模拟电路；以及 
禁用模块，耦合到所述模拟电路，所述禁用模块被配置为检测所述输入电压是否低于参考值，并且如果所述输入电压低于所述参考值，就对所述模拟电路断电。 
13.根据权利要求12所述的处理器，其中，所述处理器具有：运行状态，在该运行状态中，所述输入电压具有高于所述参考值的第一电压电平；以及低功率状态，在该低功率状态中，所述输入电压具有低于所述参考值的第二电压电平。 
14.根据权利要求12所述的处理器，其中，所述禁用模块被配置为通过比较所述输入电压与电压电平等于所述参考值的参考电压来检测所述输 入电压是否低于所述参考值。 
15.根据权利要求14所述的处理器，其中，所述参考电压用于向在所述处理器的低功率状态期间运行的所述处理器的一个或多个运行的部件供电。 
16.根据权利要求14所述的处理器，其中，所述模拟电路包括偏置电路，所述禁用电路被配置为对所述偏置电路进行扼流以对所述模拟电路断电。 
17.根据权利要求16所述的处理器，进一步包括启动电路，所述启动电路耦合到所述模拟电路，并且被配置为如果所述处理器从所述低功率状态转换到所述运行状态，就对所述模拟电路通电。 
18.根据权利要求14所述的处理器，其中，所述模拟电路包括第一模拟电路，所述集成稳压器包括包含所述第一模拟电路的多个模拟电路，其中，所述禁用模块被配置为如果所述输入电压下降到低于所述参考值，就对所述多个模拟电路断电。 
19.根据权利要求14所述的处理器，其中，所述稳压器包括第一稳压器，并进一步包括包含所述第一稳压器的多个稳压器，其中，如果所述处理器从所述运行状态转换到所述低功率状态，就对每一个稳压器中的一个或多个模拟电路断电。 
20.一种计算系统，包括： 
处理器； 
稳压器，耦合到所述处理器，所述稳压器包括被配置为接收输入电压的模拟电路； 
电源，被配置为通过所述稳压器向所述处理器供电；以及 
禁用模块，耦合到所述模拟电路，所述禁用模块被配置为检测所述输 入电压是否低于参考值，并且如果所述输入电压低于所述参考值，就对所述模拟电路断电。 
21.根据权利要求20所述的系统，其中，所述禁用模块与所述稳压器集成在一起。 
22.根据权利要求20或21中任意一项所述的系统，其中，所述稳压器与所述处理器集成在一起。 
23.根据权利要求20所述的系统，其中，所述禁用模块被配置为通过比较所述输入电压与电压电平等于所述参考值的参考电压来检测所述输入电压是否低于所述参考值。 
24.根据权利要求20所述的系统，其中，所述处理器具有：运行状态，在该运行状态中，所述输入电压具有高于所述参考值的第一电压电平；以及低功率状态，在该低功率状态中，所述输入电压具有低于所述参考值的第二电压电平。 
25.根据权利要求24所述的系统，其中，所述参考电压用于向在所述低功率状态期间运行的所述处理器的一个或多个运行的部件供电。 
26.根据权利要求20所述的系统，其中，所述禁用模块被配置为如果所述输入电压等于或低于所述参考值，就对所述模拟电路断电。 
CN201220706459XU 2011-12-19 2012-12-19 功率管理装置和处理器以及包括该装置的计算系统 Expired - Fee Related CN203276160U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
USPCT/US2011/065945 2011-12-19
PCT/US2011/065945 WO2013095351A1 (en) 2011-12-19 2011-12-19 Apparatus and method for managing power in a computing system

Publications (1)

Publication Number Publication Date
CN203276160U true CN203276160U (zh) 2013-11-06

Family

ID=48669017

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201220706459XU Expired - Fee Related CN203276160U (zh) 2011-12-19 2012-12-19 功率管理装置和处理器以及包括该装置的计算系统

Country Status (5)

Country Link
US (2) US9329668B2 (zh)
EP (1) EP2795423B1 (zh)
CN (1) CN203276160U (zh)
TW (1) TWI477958B (zh)
WO (1) WO2013095351A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104751810A (zh) * 2013-12-31 2015-07-01 乐金显示有限公司 液晶显示器及其驱动方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130223302A1 (en) * 2012-02-23 2013-08-29 Chien-Chih Kuo Multi-protocol switching control system suitable for controlling different electronic devices of different protocols

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07220472A (ja) 1994-01-31 1995-08-18 Mitsubishi Electric Corp 内部電源回路
US5587684A (en) 1995-05-12 1996-12-24 Exar Corporation Power down circuit for use in intergrated circuits
US5818299A (en) * 1995-08-04 1998-10-06 Compaq Computer Corporation Power management in a computer
US5808377A (en) 1996-01-11 1998-09-15 Intel Corporation Power supply contention prevention circuit
US5896261A (en) * 1997-11-25 1999-04-20 Motorola, Inc. Power down protection circuit for an electronic device
US7349190B1 (en) * 2003-12-22 2008-03-25 Cypress Semiconductor Corp. Resistor-less accurate low voltage detect circuit and method for detecting a low voltage condition
US20100138675A1 (en) * 2008-11-30 2010-06-03 Dell Products L.P. Methods and Systems for Managing Power to Multiple Processors
US8909948B2 (en) * 2008-12-05 2014-12-09 Stmicroelectronics International N.V. On-chip power management
US8943334B2 (en) * 2010-09-23 2015-01-27 Intel Corporation Providing per core voltage and frequency control

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104751810A (zh) * 2013-12-31 2015-07-01 乐金显示有限公司 液晶显示器及其驱动方法

Also Published As

Publication number Publication date
US9996143B2 (en) 2018-06-12
TW201331747A (zh) 2013-08-01
US20130283082A1 (en) 2013-10-24
US20160209914A1 (en) 2016-07-21
EP2795423A4 (en) 2015-08-19
EP2795423B1 (en) 2017-10-25
EP2795423A1 (en) 2014-10-29
WO2013095351A1 (en) 2013-06-27
TWI477958B (zh) 2015-03-21
US9329668B2 (en) 2016-05-03

Similar Documents

Publication Publication Date Title
CN100555824C (zh) 升压电路、半导体装置以及电子设备
US10429868B2 (en) Flip voltage follower low dropout regulator
US9875783B2 (en) High voltage tolerant word-line driver
CN101604867B (zh) 一种主电源与后备电源的切换方法和切换电路
KR101962606B1 (ko) 전력의 게이트 제어를 통한 집적 회로
US20130127818A1 (en) Pixel circuit and driving method thereof
US11658572B2 (en) Power field effect transistor topology and bootstrap circuit for inverting buck-boost DC-DC converter
US20150355662A1 (en) Power Gating in an Electronic Device
CN102047339A (zh) 采用下降电压的存储器单元
EP3652611B1 (en) Digital power multiplexor
US20060255781A1 (en) Constant voltage power supply
US8456199B2 (en) Reducing current leakage in a semiconductor device
CN104158516A (zh) 电压比较器
CN203276160U (zh) 功率管理装置和处理器以及包括该装置的计算系统
US20170141564A1 (en) Low power circuit for transistor electrical overstress protection in high voltage applications
US20100007400A1 (en) Power supply circuit for pulse width modulation controller
US9621163B2 (en) Current steering level shifter
US8207755B1 (en) Low leakage power detection circuit
KR20100092301A (ko) 반도체 메모리 장치
US8847633B1 (en) Low voltage swing repeater
US10541676B2 (en) Symmetrical dual voltage level input-output circuitry
US11726539B2 (en) Power management circuit, system-on-chip device, and method of power management
US20240364333A1 (en) Cross-coupled power multiplexing in high voltage applications
US20240088887A1 (en) Transistor over-voltage protection
CN117792013A (zh) 零待机电路和驱动芯片

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20131106

Termination date: 20201219