KR100557534B1 - 내부 전원 전압 제어 장치 및 그 제어방법 - Google Patents

내부 전원 전압 제어 장치 및 그 제어방법 Download PDF

Info

Publication number
KR100557534B1
KR100557534B1 KR1019980045600A KR19980045600A KR100557534B1 KR 100557534 B1 KR100557534 B1 KR 100557534B1 KR 1019980045600 A KR1019980045600 A KR 1019980045600A KR 19980045600 A KR19980045600 A KR 19980045600A KR 100557534 B1 KR100557534 B1 KR 100557534B1
Authority
KR
South Korea
Prior art keywords
potential
signal
power supply
active
reference potential
Prior art date
Application number
KR1019980045600A
Other languages
English (en)
Other versions
KR20000027643A (ko
Inventor
이재진
박기덕
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019980045600A priority Critical patent/KR100557534B1/ko
Publication of KR20000027643A publication Critical patent/KR20000027643A/ko
Application granted granted Critical
Publication of KR100557534B1 publication Critical patent/KR100557534B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4099—Dummy cell treatment; Reference voltage generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)

Abstract

본 발명은 반도체 기억소자의 외부에서 인가되는 전원전위보다 낮은 전위를 만들어서 내부 전원으로 사용하는 내부 전원 전압 제어 장치에 관한 것으로, 특히 내부 전원 전압 제어 장치의 액티브 동작시 액티브 동작의 시작과 끝에서 일정 시간동안만 동작 신호를 출력하므로서, 불필요한 전력 소모를 줄일 수 있도록, 기준 전위를 만드는 기준전위 발생기(10)와 ; 대기시 상기 기준전위 발생기(10)로부터 발생된 기준 전위와 출력단의 전위를 비교하여 출력단의 전위를 구동하는 제 1 드라이버(20) ; 동작 상태에서만 상기 기준전위 발생기(10)로부터 발생된 기준 전위와 출력단의 전위를 비교하여 출력단의 전위를 구동하는 제 2 드라이버(30) ; 및 상기 제 2 드라이버(30)를 제어하는 신호를 발생하는 제어신호 발생기(40)로 구성한, 내부 전원 전압 제어 장치 및 그 제어 방법에 관한 것이다.

Description

내부 전원 전압 제어 장치 및 그 제어 방법
본 발명은 반도체 기억소자의 외부에서 인가되는 전원전위보다 낮은 전위를 만들어서 내부 전원으로 사용하는 내부 전원 전압 제어 장치에 관한 것으로, 특히 내부 전원 전압 제어 장치의 액티브 동작시 액티브 동작의 시작과 끝에서 일정 시간동안만 동작 신호를 출력하므로서, 불필요한 전력 소모를 줄일 수 있도록 한 내부 전원 전압 제어 장치 및 그 제어 방법에 관한 것이다.
일반적으로, 반도체 소자에서 소자가 고집적화 되면서 반도체 소자를 구성하는 개별 트랜지스터(transistor)의 크기가 작아진다.
이런 경우에 발생하는 신뢰성에 대한 문제를 해결하기 위하여 외부에서 인가되는 전원전위보다 낮은 전위를 만들어서 소자 내부 동작의 전원으로 사용하였다.
상기와 같은 내부 전원 전위를 만드는 장치의 회로 구성은 추가적으로 일정 영역에서는 외부 전원 전위가 변하더라도 내부 전위는 적게 변하는 특성을 가지고 있다.
상기와 같이 내부 전원 전위를 만드는 장치는, 기준 전위를 만드는 기준전위 발생 장치와 ; 상기 기준전위 발생 장치에서 발생된 기준 전위와 내부 전원 전위를 비교하여 출력단의 전위가 기준 전위에 비하여 낮은 경우에는 구동 장치를 턴-온하는 신호를 출력하는 비교 및 제어 장치와 ; 상기 비교 및 제어 장치의 출력 신호에 의하여 제어되며, 외부 전원 전위와 출력단(내부 전원 전위 단자)사이에 구성된 구동 장치로 구성된다.
이런 경우 외부 전원 전위와 전위의 관계의 예는, vext가 5v인 경우 vint=3.3v인 경우도 있고, 외부 전원 전위로 3.3v 사용하면서 내부 전원 전위로 2.5v를 만들어서 사용하는 경우도 있다.
이들 구성에서, 비교 및 구동 장치는 소자의 서로 다른 동작에 대한 안정적 동작(필요한 구동 능력) 및 소모하는 전류에 대한 배려로 두 개 이상의 서로 다른 제어 신호에 의하여 통제된다.
디램(DRAM) 소자의 경우, 대기시에는 내부 전원 전위로부터 사용하는 전력이 적고, 가능한 작은 대기시 전류를 소모하도록 하기 위하여 대기시 용으로 구동 장치를 만들고, 반대로 동작시에는 내부 전원 전위로부터 사용하는 전력이 많은 사정으로 동작시에만 동작하는 큰 구동 능력을 가진 비교 및 구동 장치를 동작 시킨다.
그런데, 동작시에 내부 전원 전위로부터 사용하는 전력의 대부분은 반도체 소자가 동작(active) 상태로 들어간 이후 일정 시간동안 신호를 전달하면서(active 동작을 수행하면서) 소모하는 것과, 소자가 다시 대기(stand by) 상태로 들어간 이후 일정 시간동안 신호를 전달하면서(precharge 동작을 수행하면서) 소모하는 전력이 대부분을 차지한다.
만약에, 동작(active) 상태가 오래 지속되면 일정 시간 이후에는 소자의 내부에서는 동작을 위한 신호들의 변화가 없게 되어, 신호의 전달을 위하여 소모되는 전류가 없게 되는 반면, 동작(active) 상태의 신호에 의하여 동작하는 구동 장치의 경우 계속 비교 및 구동 장치가 동작하게 되어, 이 비교 및 구동 장치의 동작으로 많은 전력(power)이 소모되게 되므로, 동작 상태로 대기시(active stand by mode) 전류를 증가시킨다.
종래의 회로 구성 및 동작 방식에 대하여 도 1 과 도 2 에 도시하였다.
도 1 에서 나타낸 것은 내부 전원(vint) 회로에 대한 것으로, 그 회로 구성은 도시된 바와 같이, 기준 전위를 만드는 기준전위 발생기(1)와 ; 대기시 상기 기준전위 발생기(1)로부터 발생된 기준 전위와 출력단의 전위를 비교하여 출력단의 전위를 구동하는 제 1 드라이버(2) ; 동작시 상기 기준전위 발생기(1)로 부터 발생된 기준 전위와 출력단의 전위를 비교하여 출력단의 전위를 구동하는 제 2 드라이버(3) ; 및 상기 제 2 드라이버(3)를 제어하는 제어신호 발생기(4)로 구성되어 있다.
도 2 의 (가) 내지 (라) 는 도 1 에 나타낸 종래 내부 전원(vint) 회로의 동작을 간단히 도시한 것이다.
먼저, t1은 외부에서 입력되는 액티브(active) 명령 신호, 또는 소자의 외부에서 입력된 리프레쉬(refresh) 명령 신호, 또는 소자의 내부에서 발생된 리프레쉬 명령 신호의 시작을 나타내는 시간이다.
반면에, t3은 외부에서 입력되는 프리차지(precharge) 명령 신호, 또는 소자의 내부에서 발생된 리프레쉬 사이클(refresh cycle)의 끝을 나타내는 시간이다.
종래 회로의 동작 방식은 도 2 와 같이 동작(active)용 제 2 드라이버(3)가 t1에서 부터 t4의 시간까지 동작하도록 구성되어 있다.
이런 경우, 도 2 의 (나)와 같이 동작(active) 명령 신호가 들어온 이후 일정 지연 시간 t2이후부터 t3사이의 시간 동안에는, 이 기간중에 다른 명령 신호가 입력되지 않는 경우는 전류의 소모가 적다.
그래서 이시간이 길어지게 되는 경우는 상기 제 2 드라이버(3)에서 소모하는 전류가, 소모하는 전류 중에서 차지하는 비중이 크게 된다.
도 3 은 다른 회로에서 사용된 종래의 방식의 한 예로서 고전압(vpp) 발생 장치를 도시한 것으로, 고전압 레벨 변화를 검출하는 레벨 검출기(11, 21)와 ; 상기 레벨 검출기(11, 21)에서 검출된 고전압 레벨에 의해 발진 동작하는 링 오실레이터(12, 22) ; 및 상기 링 오실레이터(12, 22)의 발진 동작에 의해 펌핑하는 차지 펌프(13, 23)를 포함하여 구성된다.
상기와 같이 구성된 고전압(vpp) 발생 장치는, 워드라인(word line)을 구동하기 위한 전원 전위 이상의 고전위를 만드는 장치인데, 앞에서 말한 내부 전원(vint) 전압 제어 장치와 마찬가지로, 대기시에 동작하는 고전압 발생 장치(15)가 있고, 동작 사이클(active cycle) 동안에만 동작하는 동작용 고전압 발생 장치(25)로 구성된다.
이 경우에 있어서도, 동작 사이클 동안 내내 동작 하는 사정으로 동작 상태가 일정 시간 이상 지속 되는 경우에는 고전압 동작(vpp active)용 장치가 동작함으로 인하여, 전류 소모가 늘어나게 되는 문제점이 있었다.
이에 본 발명은 상기한 바와 같은 종래의 제 문제점 들을 해소시키기 위하여 창안된 것으로, 내부 전원 전압 회로의 액티브 동작시 액티브 동작의 시작과 끝에서 일정 시간동안만 동작 신호를 출력함으로서, 불필요한 전력 소모를 줄일 수 있도록 한 내부 전원 전압 제어 장치 및 그 제어 방법을 제공하는데 그 목적이 있다.
상기한 바와 같은 목적을 달성하기 위하여 본 발명은, 반도체 기억소자의 외부에서 인가되는 전원전위보다 낮은 전위를 만들어서 내부 전원으로 사용하는 내부 전원 전압 제어 장치에 있어서, 기준 전위를 만드는 기준전위 발생기(10)와 ; 대기시 상기 기준전위 발생기(10)로 부터 발생된 기준 전위와 출력단의 전위를 비교하여 출력단의 전위를 구동하는 제 1 드라이버(20) ; 동작 상태에서만 상기 기준전위 발생기(10)로 부터 발생된 기준 전위와 출력단의 전위를 비교하여 출력단의 전위를 구동하는 제 2 드라이버(30) ; 및 상기 제 2 드라이버(30)를 제어하는 신호를 발생하는 제어신호 발생기(40)로 구성함을 특징으로 한다.
또한, 상기한 바와 같은 목적을 달성하기 위하여 본 발명은, 반도체 기억소자의 외부에서 인가되는 전원전위보다 낮은 전위를 만들어서 내부 전원으로 사용하는 내부 전원 전압 제어 방법에 있어서, 기준 전위를 만드는 제 1 과정과 ; 대기시 상기 제 1 과정에서 발생된 기준 전위와 출력단의 전위를 비교하여 출력단의 전위를 구동하는 제 2 과정 ; 동작 상태에서만 상기 제 1 과정에서 발생된 기준 전위와 출력단의 전위를 비교하여 출력단의 전위를 구동하는 제 3 과정 ; 및 상기 제 3 과정을 제어하기 위한 신호를 발생하는 제 4 과정으로 이루어짐을 특징으로 한다.
상기 제어신호 발생기(40)는 도 4 에 도시한 바와 같이, 각 뱅크별로 액티브 또는 프리자치 펄스 신호의 입력시 일정 시간동안 인에이블되는 동작 신호를 출력하는 제 1 내지 제 4 신호 발생부(41-44)와 ; 리드(read) 또는 라이트(write) 명령에 의해 발생되는 칼럼 신호의 입력시 일정 시간동안 인에이블되는 동작 신호를 출력하는 제 5 신호 발생부(45) ; 및 상기 제 1 내지 제 5 신호 발생부(41-45)의 출력을 논리 조합하는 논리 연산부(46)를 포함하여 구성한다.
상기 제 5 신호 발생부(45)는. 칼럼 신호를 일측 입력으로 하여 타측으로 입력되는 인버터 게이트(I4, I5)를 통한 명령 신호와 논리 연산하는 논리 소자(NOR4)와 ; 상기 논리 소자(NOR4)의 출력을 역변환하는 인버터 게이트(I6)를 포함하여 구성한다.
상기 논리 연산부(46)는, 상기 제 1 내지 제 5 신호 발생부(41-45)로 부터 출력된 신호를 논리 연산하는 논리 소자(NOR5)와 ; 상기 논리 소자(NOR5)의 출력을 역변환하여 상기 제 2 드라이버(30)로 액티브 제어 신호(act. control)를 출력하는 인버터 게이트(I7)를 포함하여 구성한다.
본 발명에 따른 동작 원리를 도 5 에 도시한 타이밍도를 참조하여 상세히 설명하면 다음과 같다.
본 발명은, 동작 상태로 들어간 이후 추가적인 동작없이 그 상태로 계속 지속되는 경우, 전력의 소모가 없음에도 불구하고 계속적으로 비교장치 및 구동 장치가 동작하는 데서 발생하는 문제를 해결하기 위하여, 액티브(actvie) 상태에서 동작하는 구동 장치를 액티브(actvie) 동작으로 들어간 이후 일정 시간동안 동작하게 하고, 일정 시간 이후에는 구동 장치를 동작시키지 않으며, 다른 추가 동작이 발생하는 경우는 다시 액티브(active) 구동 장치를 일정 시간동안 동작 시키고, 프리차지(precharge) 명령 신호가 입력되는 경우 일정 시간 동안만 구동 장치를 동작하도록 하는 것이다.
즉, 액티브(actvie)용 구동 장치를 액티브(active) 명령이 들어오고 나서 일정 시간이 지나는 경우 아직 액티브(active) 상태임에도 불구하고 턴-오프 시킨다.
상기 제어신호 발생기(40)의 제 1 내지 제 4 신호 발생부(41-44)는, 각 뱅크별로 도 5 의 (나)와 같이 디램 소자의 액티브(actvie) 동작 상태의 시작부터 일정 시간 동안 동작 신호를 출력하고, 액티브(actvie) 동작 상태의 끝에서 시작하여 일정 시간 동안 동작 신호를 출력한다.
또한, 상기 제어신호 발생기(40)의 제 5 신호 발생부(45)는, 추가로 액티브(actvie) 동작 중에 도 5 의 (라)와 같이 외부에서 입력되는 명령 신호가 변하는 경우에도 일정 시간동안 동작한다.
상기와 같이 제 1 내지 제 5 신호 발생부(41-45)로 부터 출력된 신호는, 논리 연산부(46)의 노아 게이트(NOR5) 및 인버터 게이트(I7)를 통하여 논리합 연산되어, 상기 제 2 드라이버(30)로 도 5 의 (마)와 같은 액티브 제어 신호(act. control)를 출력한다.
액티브용 구동 장치인 제 2 드라이버(30)의 동작을 제어하는 제어신호 발생기(40)의 동작은, 액티브 동작의 시작시에 일정 시간동안 동작한다.
여기서, 액티브 동작의 시작이라고 하는 것은 외부에서 입력되는 액티브 명령 신호에 의한 경우도 있고, 외부에서 입력되는 리프레쉬(refresh) 명령 신호에 의한 경우도 있고, 내부에서 발생되는 리프레쉬 명령 신호에 의한 경우(self refresh의 경우)도 있다.
따라서, 액티브 동작의 시작부터 일정 시간이후에 리드(read) 또는 라이트(write) 동작과 같은 신호가 입력되는 경우에는, 그에 대응하여 동작 신호를 만들어 내는 것이 바람직하다.
그리고, 액티브 동작의 끝에서 일정시간 동안 동작 한다.
여기서, 액티브 동작의 끝이라고 하는 것은 외부에서 입력되는 프리차지(precharge) 명령 신호에 의한 경우도 있고, 리프레쉬(refresh) 등등의 동작에서 내부 지연 신호에 의하여 이루어지는 경우도 있다.
이상에서 상세히 설명한 바와 같이 본 발명은, 액티브 동작으로 들어가서 일정 시간 지난 이후에 소모하는 전력의 양을 줄일 수 있다.
즉, 동작 상태가 오래 지속되는 경우 소모하는 전류를 줄일 수 있다.
또한, 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위안에서 다양한 수정, 변경, 부가등이 가능할 것이며, 이러한 수정 변경 등은 이하의 특허 청구의 범위에 속하는 것으로 보아야 할 것이다.
도 1 은 일반적인 내부 전원 전압 제어 장치의 구성도,
도 2 의 (가) 내지 (라) 는 도 1 에 대한 입출력 타이밍도,
도 3 은 도 1 에 대한 고전압 회로의 연결 방식을 도시한 블록 구성도,
도 4 는 본 발명에 따른 내부 전원 전압 제어 장치의 블록 구성도,
도 5 의 (가) 내지 (마) 는 도 4 에 대한 입출력 타이밍도이다.
＜ 도면의 주요부분에 대한 부호의 설명 ＞
10 : 기준전위 발생기 20, 30 : 제 1 및 제 2 드라이버
40 : 제어신호 발생기
41-45 : 제 1 내지 제 5 신호 발생부
46 : 논리 연산부

Claims (8)

  1. 반도체 기억소자의 외부에서 인가되는 전원전위보다 낮은 전위를 만들어서 내부 전원으로 사용하는 내부 전원 전압 제어 장치에 있어서,
    기준 전위를 만드는 기준전위 발생기와 ;
    대기시 상기 기준전위 발생기로 부터 발생된 기준 전위와 출력단의 전위를 비교하여 출력단의 전위를 구동하는 제 1 드라이버 ;
    동작 상태에서만 상기 기준전위 발생기로 부터 발생된 기준 전위와 출력단의 전위를 비교하여 출력단의 전위를 구동하는 제 2 드라이버 ; 및
    상기 제 2 드라이버가 액티브 동작시, 액티브 동작의 시작 또는 끝에서 일정 시간 동안만 동작하도록 제어 신호를 발생하는 제어신호 발생기로 구성한 것을 특징으로 하는 내부 전원 전압 제어 장치.
  2. 제 1 항에 있어서,
    상기 제어신호 발생기는,
    각 뱅크별로 액티브 동작의 시작 또는 끝에서 일정 시간동안 동작 신호를 출력하는 제 1 내지 제 4 신호 발생부와 ;
    액티브 동작 중에 외부에서 입력되는 명령 신호가 변하는 경우 일정 시간동안 동작 신호를 출력하는 제 5 신호 발생부 ; 및
    상기 제 1 내지 제 5 신호 발생부의 출력을 논리 조합하는 논리 연산부를 포함하여 구성한 것을 특징으로 하는 내부 전원 전압 제어 장치.
  3. 제 2 항에 있어서,
    상기 제 5 신호 발생부는,
    외부로부터 입력되는 명령 신호를 일측 입력으로 하여 타측으로 입력되는 인버터 게이트를 통한 명령 신호와 논리 연산하는 논리 소자와 ;
    상기 논리 소자의 출력을 역변환하는 인버터 게이트를 포함하여 구성한 것을 특징으로 하는 내부 전원 전압 제어 장치.
  4. 제 2 항에 있어서,
    상기 논리 연산부는,
    상기 제 1 내지 제 5 신호 발생부로 부터 출력된 신호를 논리 연산하는 논리 소자와 ; 상기 논리 소자의 출력을 역변환하여 상기 제 2 드라이버로 액티브 제어 신호(act. control)를 출력하는 인버터 게이트를 포함하여 구성한 것을 특징으로 하는 내부 전원 전압 제어 장치
  5. 반도체 기억소자의 외부에서 인가되는 전원전위보다 낮은 전위를 만들어서 내부 전원으로 사용하기 위한 내부 전원 전압 제어 방법에 있어서,
    기준 전위를 만드는 제 1 과정과 ;
    대기시 상기 제 1 과정에서 발생된 기준 전위와 출력단의 전위를 비교하여 출력단의 전위를 구동하는 제 2 과정 ;
    동작 상태에서만 상기 제 1 과정에서 발생된 기준 전위와 출력단의 전위를 비교하여 출력단의 전위를 구동하는 제 3 과정 ; 및
    상기 제 3 과정을 제어하기 위한 제어 신호를 발생하는 제 4 과정으로 이루어진 것을 특징으로 하는 내부 전원 전압 제어 방법.
  6. 제 5 항에 있어서,
    상기 제어 신호를 발생하는 제 4 과정은,
    반도체 소자가 액티브 상태로 변하는 시점부터 일정 시간 동안 액티브용 구동 장치인 제 2 드라이버가 동작하는 신호를 만들어 내는 제 1 단계와;
    액티브 상태가 일정 시간 계속 유지되는 경우는 액티브용 구동 장치인 동작하지 않는 신호를 출력하는 제 2 단계로 이루어진 것을 특징으로 하는 내부 전원 전압 제어 방법.
  7. 제 6 항에 있어서,
    상기 제 1 단계는,
    외부에서 액티브용 명령 신호가 입력되는 경우와 ;
    외부에서 리프레쉬(refresh)용 명령 신호가 입력되는 경우 ; 및
    반도체 소자의 내부에서 리프레쉬용 명령 신호가 발생되는 경우에 반도체 소자가 액티브 상태로 변하는 시점으로 동작하는 것을 특징으로 하는 내부 전원 전압 제어 방법.
  8. 제 6 항에 있어서,
    상기 제 1 단계는,
    액티브 상태로 변하는 시점부터 일정시간 동안,
    또는 액티브 상태에서 리드(read) 또는 라이트(write) 동작을 수행하는 일정시간 동안,
    또는 액티브 상태에서 마치고 난 일정시간 동안 동작하는 것을 특징으로 하는 내부 전원 전압 제어 방법.
KR1019980045600A 1998-10-28 1998-10-28 내부 전원 전압 제어 장치 및 그 제어방법 KR100557534B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980045600A KR100557534B1 (ko) 1998-10-28 1998-10-28 내부 전원 전압 제어 장치 및 그 제어방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980045600A KR100557534B1 (ko) 1998-10-28 1998-10-28 내부 전원 전압 제어 장치 및 그 제어방법

Publications (2)

Publication Number Publication Date
KR20000027643A KR20000027643A (ko) 2000-05-15
KR100557534B1 true KR100557534B1 (ko) 2006-05-22

Family

ID=19555978

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980045600A KR100557534B1 (ko) 1998-10-28 1998-10-28 내부 전원 전압 제어 장치 및 그 제어방법

Country Status (1)

Country Link
KR (1) KR100557534B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002335149A (ja) * 2001-05-09 2002-11-22 Ando Electric Co Ltd 半導体集積回路
KR100695037B1 (ko) * 2005-09-15 2007-03-14 삼성전자주식회사 반도체 메모리 장치의 내부 전원전압 발생회로 및 내부전원전압 발생방법

Also Published As

Publication number Publication date
KR20000027643A (ko) 2000-05-15

Similar Documents

Publication Publication Date Title
US5396114A (en) Circuit for generating substrate voltage and pumped-up voltage with a single oscillator
US7903487B2 (en) Semiconductor memory device, and method of controlling the same
US5337284A (en) High voltage generator having a self-timed clock circuit and charge pump, and a method therefor
US6504783B2 (en) Semiconductor device having early operation high voltage generator and high voltage supplying method therefor
KR100562654B1 (ko) 균등화신호(ｂｌｅｑ) 구동회로 및 이를 사용한 반도체메모리 소자
KR100456595B1 (ko) 이중 전압 포트를 갖는 메모리 장치 및 이를 포함하는메모리 시스템
KR20060087716A (ko) 메모리 장치
US5774405A (en) Dynamic random access memory having an internal circuit using a boosted potential
US7382677B2 (en) Memory device having internal voltage supply providing improved power efficiency during active mode of memory operation
KR960025732A (ko) 동작전류 소모를 줄인 반도체 메모리 소자
KR100886628B1 (ko) 반도체 장치의 내부전압 생성회로
KR100616496B1 (ko) 동작모드에 따라 파워라인 연결 방식을 달리한 반도체메모리소자의 파워공급 제어장치
KR100378690B1 (ko) 대기전류를감소시킨반도체메모리용고전원발생장치
JP5727121B2 (ja) 内部電圧生成回路及びこれを備える半導体装置
KR100557534B1 (ko) 내부 전원 전압 제어 장치 및 그 제어방법
KR100230372B1 (ko) 반도체 메모리 장치의 내부 전압 변환기
US6340902B1 (en) Semiconductor device having multiple power-supply nodes and capable of self-detecting power-off to prevent erroneous operation
JP2002124084A (ja) 内部電圧レベル制御回路および半導体記憶装置並びにそれらの制御方法
KR100608373B1 (ko) 메모리 장치의 내부전압 제어 방법
KR101026379B1 (ko) 고전압 펌핑장치
US7733709B2 (en) Semiconductor memory device with internal voltage generating circuit and method for operating the same
KR0165386B1 (ko) 반도체장치의 내부 승압회로
KR100761371B1 (ko) 액티브 드라이버
KR100398575B1 (ko) 반도체 메모리 장치의 고전압 발생회로
KR200252133Y1 (ko) 초기 전압 보상형 Ｖｐｐ발생회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110126

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee