KR100398575B1 - 반도체 메모리 장치의 고전압 발생회로 - Google Patents

반도체 메모리 장치의 고전압 발생회로 Download PDF

Info

Publication number
KR100398575B1
KR100398575B1 KR10-2001-0038533A KR20010038533A KR100398575B1 KR 100398575 B1 KR100398575 B1 KR 100398575B1 KR 20010038533 A KR20010038533 A KR 20010038533A KR 100398575 B1 KR100398575 B1 KR 100398575B1
Authority
KR
South Korea
Prior art keywords
vpp
signal
pump
high voltage
enable signal
Prior art date
Application number
KR10-2001-0038533A
Other languages
English (en)
Other versions
KR20030002813A (ko
Inventor
강동금
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2001-0038533A priority Critical patent/KR100398575B1/ko
Publication of KR20030002813A publication Critical patent/KR20030002813A/ko
Application granted granted Critical
Publication of KR100398575B1 publication Critical patent/KR100398575B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)

Abstract

본 발명은 반도체 메모리 장치의 고전압 발생 회로에 관한 것으로, 셀프 리프레쉬 모드에서 Vpp 펌프 회로부의 전류 소모의 감소 및 파워 노이즈를 감소시킬 수 있는 반도체 메모리 장치의 고전압 발생회로에 관한 것이다.
이를 위한 본 발명의 반도체 메모리 장치의 고전압 발생 회로는, 고전압과 기준전압 레벨을 비교하여 펌프 인에이블 신호 및 오실레이터부 인에이블 신호를 출력하는 고전압 컨트롤부와, 상기 오실레이터부의 인에이블 신호를 입력으로 하여 n 개의 일정 펄스를 발진시키는 오실레이터부와, 상기 펌프 인에이블 신호 및 리프레쉬 인에이블 신호를 입력으로 하여 Vpp 펌프 구동 신호를 출력하는 딜레이 회로부, 및 상기 오실레이터부의 일정 펄스 신호 및 상기 Vpp 펌프 구동 신호를 입력으로 하여 고전압(Vpp) 레벨을 발생시키는 n 개의 Vpp 펌프 회로부를 포함하는 것을 특징으로 한다.

Description

반도체 메모리 장치의 고전압 발생회로{HIGH VOLTAGE GENERATION CIRCUIT OF SEMICONDUCTOR MEMORY DEVICE}
본 발명은 반도체 메모리 장치의 고전압 발생회로에 관한 것으로, 보다 구체적으로는 뱅크의 워드라인 활성화시 소모된 고전압(Vpp)을 활성화된 뱅크의 내부라스(RAS) 신호에 의해 보강시켜줌으로써 동작 속도를 향상시키고 셀 데이타의 노이즈 및 전류 소모를 줄일 수 있는 반도체 메모리 장치의 고전압 발생회로에 관한 것이다.
일반적으로, 셀에 데이터를 쓰거나 읽기 위해서는 셀 트랜지스터의 게이트에 가해지는 신호, 즉 워드라인의 전압레벨이 셀 트랜지스터인 NMOS 특성으로 인하여 상기 셀에 쓰여지는 '하이'데이타레벨 + 셀 트랜지스터의 문턱전압 이상이 되어야 한다. 상기 이유로 고전압(Vpp)을 내부적으로 생성하여 사용하게 되고, 워드라인 및 그에 관계된 부분에서 사용되고 있다.
도 1은 종래의 반도체 메모리 장치의 고전압 발생회로에 대한 블록도이다.
도시된 바와같이, 고전압 발생회로는 Vpp 컨트롤부(1)와, Vpp 컨트롤부(1)의 출력신호를 입력으로 하는 오실레이터부(2)와, 오실레이터부(2)의 출력신호 및 Vpp 컨트롤부(1)의 출력 신호를 입력으로 하는 n개의 Vpp 펌프 회로부(3)로 구성된다.
이에 대한 동작을 살펴보면 다음과 같다.
Vpp 컨트롤부(1)는 일정 레벨의 전압으로 기준 전압기(미도시)에서 발생된 Vpp_ref 신호와 펌프 회로부(3)에서의 출력신호인 Vpp 전압레벨의 피드백 신호를 입력으로 한다. 이때, 피드백된 Vpp 전압레벨이 Vpp_ref 신호보다 낮으면 Vpp 컨트롤부(1)의 펌프 인에이블 신호인 b 신호와 오실레이터부(2)의 인에이블 신호 a 가 발생된다. 오실레이터부(2)는 링 오실레이터가 주로 사용되며 상기 a 신호가 입력되면 일정 주기의 펄스 신호인 n개의 osc0 ~ oscn 신호를 발생시킨다.
이러한 오실레이터부(2)의 출력신호 및 펌프 인에이블 신호인 b 신호를 입력으로 받는 Vpp 펌프 회로부(3)는 캐패시터를 통해 펌핑함으로써 Vpp 전압레벨을 출력하게 된다. 이때, Vpp 전압레벨의 일정 레벨 이상으로 도달하게 되면 Vpp 컨트롤부(1)가 이를 감지하여 상기 a 신호를 디스에이블함으로써 발진 및 펌핑을 하지 않도록 제어한다.
그러나, Vpp 전압레벨을 전달하는 고전압 라인이 칩 전체에 배치되어 있고, 주로 사용되는 시점이 워드라인 인에이블 시점이기 때문에 이 후 낮아진 Vpp 전압레벨을 복구하기 위해 Vpp 컨트롤부(1), 오실레이터부(2) 및 Vpp 펌프 회로부(3) 등이 모두 동작해야 한다. 이로인해 Vpp 전압레벨의 보상은 늦어질 수 밖에 없고 파워 소모가 큰 문제점이 있다.
특히, 셀프 리프레쉬 모드시에 고전압 발생 회로의 동작에 대한 소비 전류의 감소와 피크 전류의 감소는 저전압 제품의 주요 특징이 된다.
따라서, 본 발명의 목적은 셀프 리프레쉬 모드에서 Vpp 펌프 회로부에 입력되는 각각의 펌프 인에이블 신호를 딜레이를 갖도록 하여 Vpp 펌프 회로부의 전류 소모의 감소 및 파워 노이즈를 감소할 수 있는 반도체 메모리 장치의 고전압 발생회로를 제공하는 데 있다.
도 1은 종래의 반도체 메모리 장치의 고전압 발생 회로에 대한 블록도.
도 2는 본 발명의 반도체 메모리 장치의 고전압 발생 회로에 대한 블록도.
도 3은 도 2의 딜레이 회로부의 회로도.
도 4는 도 3의 동작 타이밍도.
* 도면의 주요 부분에 대한 부호 설명 *
10 : Vpp 컨트롤부 20 : 오실레이터부
30 : 딜레이 회로부 31 : 딜레이부
32 : 제1 인버터 33 : 제1 낸드게이트
34 : 제2 낸드게이트 35 : 제2 인버터
40 : Vpp 펌프 회로부
상기 목적 달성을 위한 본 발명의 반도체 메모리 장치의 고전압 발생 회로는, 고전압과 기준전압 레벨을 비교하여 펌프 인에이블 신호 및 오실레이터부 인에이블 신호를 출력하는 고전압 컨트롤부와, 상기 오실레이터부의 인에이블 신호를입력으로 하여 n 개의 일정 펄스를 발진시키는 오실레이터부와, 상기 펌프 인에이블 신호 및 리프레쉬 인에이블 신호를 입력으로 하여 Vpp 펌프 구동 신호를 출력하는 딜레이 회로부, 및 상기 오실레이터부의 일정 펄스 신호 및 상기 Vpp 펌프 구동 신호를 입력으로 하여 고전압(Vpp) 레벨을 발생시키는 n 개의 Vpp 펌프 회로부를 포함하는 것을 특징으로 한다.
이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다.
도 2는 본 발명의 반도체 메모리 장치의 고전압 발생회로의 블록도이고, 도 3은 도 2에 도시된 딜레이 회로부의 회로도이며, 도 4는 도 3의 동작타이밍도이다.
도 2에 도시된 바와같이, 고전압 발생 회로는 고전압(Vpp)과 기준전압 레벨(Vpp_ref)을 비교하여 펌프 인에이블 신호(b) 및 오실레이터부 인에이블 신호(a)를 출력하는 고전압 컨트롤부(10)와, 오실레이터부의 인에이블 신호(a)를 입력으로 하여 n 개의 일정 펄스<osc0 : oscn>를 발진시키는 오실레이터부(20)와, 펌프 인에이블 신호(b) 및 셀프 리프레쉬 인에이블 신호(c)를 입력으로 하여 Vpp 펌프 구동신호<en 0 : en n>를 출력하는 딜레이 회로부(30) 및 오실레이터부(20)의 일정 펄스 신호 및 상기 펌프 구동신호<en 0 : en n>를 각각 입력으로 하여 고전압(Vpp) 레벨을 발생시키는 n 개의 Vpp 펌프 회로부(40)를 포함한다.
이때, 상기 딜레이 회로부(30)는 도 3에 도시된 바와같이, 펌프 인에이블 신호(b)를 일정 시간 딜레이 시키는 딜레이부(31)와, 딜레이부(31)의 출력신호를 반전시키는 제1 인버터(32)와, 제1 인버터(32) 및 리프레쉬 인에이블 신호(c)를 입력으로 하는 제1 낸드게이트(33)를 포함한다.
또한, 상기 펌프 인에이블 신호(b) 및 제1 낸드게이트(33)의 출력신호를 입력으로 하는 제2 낸드게이트(34)와, 제2 낸드게이트(34)의 출력신호를 반전하는 제2 인버터(35)를 포함하여 구성한다.
이러한 구성을 갖는 본 발명의 반도체 메모리 장치의 고전압 발생 회로의 동작을 도 4를 참조하여 살펴보면 다음과 같다.
Vpp 컨트롤부(10)는 일정 레벨의 전압으로 기준 전압기(미도시)에서 발생된 Vpp_ref 신호와 펌프 회로부(40)에서의 출력신호인 Vpp 전압레벨의 피드백 신호를 입력으로 한다. 이때, 피드백된 Vpp 전압레벨이 Vpp_ref 신호보다 낮으면 Vpp 컨트롤부(10)의 펌프 인에이블 신호(b)와 오실레이터부(20)의 인에이블 신호(a)가 발생된다.
여기서, 반도체 메모리 장치가 노멀(normal) 동작일 때, 리프레쉬 인에이블 신호(c)가 디스에이블 되어 '로우' 레벨이 딜레이 회로부(30)에 입력된다. 그러면, 노드(n1) 레벨은 항상 '하이' 레벨을 유지하여 딜레이 회로부(30)의 출력신호인 펌프 구동 신호<en 0 : en n>가 상기 펌프 인에이블 신호(b)와 동일한 신호가 되게 한다.
또한, 오실레이터부(20)에 오실레이터부(20) 인에이블 신호(a)가 입력되면 일정 주기의 펄스 신호인 n 개의 출력신호<osc0 : oscn>를 출력한다.
이러한 n 개의 출력신호<osc0 : oscn>와 상기 펌프 인에이블 신호(b)와 동일 신호인 딜레이 회로부(30)의 출력신호<en 0 : en n>를 Vpp 펌프 회로부(40)에 입력하여 고전압(Vpp)을 발생시킨다.
한편, 반도체 메모리 장치가 리프레쉬 모드일 때, 리프레쉬 인에이블 신호(c)가 '하이' 레벨이 되므로 노드(n1) 레벨이 딜레이부(31)에 의해 단계적으로 t0 ~ tn 만큼 딜레이 되어 인에이블 됨으로써 Vpp 펌프 구동 신호<en 0 : en n>를 생성시킨다.
즉, n 개의 딜레이 회로부(30)에 구비되는 각각의 딜레이부(31)는 t0 ~ tn 만큼 펌프 인에이블 신호(b)를 각각 딜레이하여 딜레이가 점점 커지는 Vpp 펌프 구동 신호(en i(0 ~ n))를 발생시킨다.
따라서, 리프레쉬 모드시에는 Vpp 펌프 구동신호가 각각 딜레이된 신호를 발생하여 Vpp 펌프 회로부(40)를 각각 구동함으로써 리프레쉬 동작시의 Vpp 펌프 회로부(40)의 전류 소모를 감소시킬 수 있고, Vpp 펌프회로부(40)를 분할하여 동작시킴으로써 파워 노이즈를 감소시켜 안정적인 동작을 수행하게 할 수 있다.
상술한 본 발명의 반도체 메모리 장치의 고전압 발생 회로에 의하면, 노멀(normal) 동작시에는 종래의 방법과 동일하게 다수 개의 Vpp 펌프 회로부(40)를 동시에 구동하며, 리프레쉬 동작시에는 Vpp 펌프 구동 신호가 각각 딜레이되어 n 개의 Vpp 펌프 회로부(40)를 각각 구동함으로써 리프레쉬 동작시 전류 소모를 감소시킬 수 있고, Vpp 펌프회로부(40)를 분할하여 동작시킴으로써 파워 노이즈를 감소시켜 안정적인 동작을 수행하게 할 수 있다.

Claims (3)

  1. 반도체 메모리 장치의 고전압 발생 회로에 있어서,
    고전압과 기준전압 레벨을 비교하여 펌프 인에이블 신호 및 오실레이터부 인에이블 신호를 출력하는 고전압 컨트롤부와,
    상기 오실레이터부의 인에이블 신호를 입력으로 하여 n 개의 일정 펄스를 발진시키는 오실레이터부와,
    상기 펌프 인에이블 신호 및 리프레쉬 인에이블 신호를 입력으로 하여 Vpp 펌프 구동 신호를 출력하는 딜레이 회로부, 및
    상기 오실레이터부의 일정 펄스 신호 및 상기 Vpp 펌프 구동 신호를 입력으로 하여 고전압(Vpp) 레벨을 발생시키는 n 개의 Vpp 펌프 회로부를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 고전압 발생회로.
  2. 제 1항에 있어서,
    상기 n개의 딜레이 회로부는 반도체 메모리 장치의 노멀(normal) 동작시 상기 펌프 인에이블 신호와 동일한 신호를 출력하며,
    리프레쉬 동작시 상기 펌프 인에이블 신호를 각각 딜레이하여 상기 n 개의 Vpp 펌프 회로부에 각각 출력하는 것을 특징으로 하는 반도체 메모리 장치의 고전압 발생회로.
  3. 제 2항에 있어서,
    상기 딜레이 회로부는,
    상기 펌프 인에이블 신호를 일정 시간 딜레이 시키는 딜레이부와,
    상기 딜레이부의 출력신호를 반전시키는 제1 인버터와,
    상기 제1 인버터 및 리프레쉬 인에이블 신호를 입력으로 하는 제1 낸드게이트와,
    상기 펌프 인에이블 신호 및 상기 제1 낸드게이트의 출력신호를 입력으로 하는 제2 낸드게이트와,
    상기 제2 낸드게이트의 출력신호를 반전하는 제2 인버터를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 고전압 발생회로.
KR10-2001-0038533A 2001-06-29 2001-06-29 반도체 메모리 장치의 고전압 발생회로 KR100398575B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0038533A KR100398575B1 (ko) 2001-06-29 2001-06-29 반도체 메모리 장치의 고전압 발생회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0038533A KR100398575B1 (ko) 2001-06-29 2001-06-29 반도체 메모리 장치의 고전압 발생회로

Publications (2)

Publication Number Publication Date
KR20030002813A KR20030002813A (ko) 2003-01-09
KR100398575B1 true KR100398575B1 (ko) 2003-09-19

Family

ID=27712498

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0038533A KR100398575B1 (ko) 2001-06-29 2001-06-29 반도체 메모리 장치의 고전압 발생회로

Country Status (1)

Country Link
KR (1) KR100398575B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7042774B2 (en) 2003-11-22 2006-05-09 Hynix Semiconductor Inc. Semiconductor memory device to supply stable high voltage during auto-refresh operation and method therefor

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI267863B (en) 2004-04-12 2006-12-01 Samsung Electronics Co Ltd High voltage generating circuit preserving charge pumping efficiency
KR100885491B1 (ko) 2007-03-31 2009-02-24 주식회사 하이닉스반도체 고전위전압 공급장치를 포함하는 반도체메모리소자
WO2015047370A1 (en) 2013-09-30 2015-04-02 Hewlett-Packard Development Company, L.P. Printer ink cartridges

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7042774B2 (en) 2003-11-22 2006-05-09 Hynix Semiconductor Inc. Semiconductor memory device to supply stable high voltage during auto-refresh operation and method therefor

Also Published As

Publication number Publication date
KR20030002813A (ko) 2003-01-09

Similar Documents

Publication Publication Date Title
KR20030094676A (ko) 안정적으로 승압 전압을 발생하는 승압 전압 발생 회로 및그 승압 전압 제어 방법
JP4834261B2 (ja) 昇圧電源発生回路
JPH09128978A (ja) 半導体メモリ装置のデータ出力バッファ
US20060103444A1 (en) Data output circuit of memory device
KR100348215B1 (ko) 고전압 발생 회로
US7623394B2 (en) High voltage generating device of semiconductor device
KR20080100539A (ko) 반도체 소자의 내부전압 발생기 및 발생방법
KR100790444B1 (ko) 메모리 장치
KR100478866B1 (ko) 저전력발진기
KR100398575B1 (ko) 반도체 메모리 장치의 고전압 발생회로
US20050141589A1 (en) Temperature sensing oscillator circuit
KR100379555B1 (ko) 반도체 소자의 내부 전원 발생기
KR100323981B1 (ko) 반도체 메모리 장치의 내부전원전압 발생회로
JPH08235859A (ja) 半導体メモリの昇圧回路
KR100761371B1 (ko) 액티브 드라이버
KR100236813B1 (ko) 기판 전위의 변동을 방지할 수 있는 반도체 집적 회로
KR100333701B1 (ko) 동기식 디램의 데이터 스트로브 버퍼
KR100398573B1 (ko) 반도체 메모리 장치
KR100557534B1 (ko) 내부 전원 전압 제어 장치 및 그 제어방법
KR100799103B1 (ko) 반도체 소자
KR100206942B1 (ko) 출력 버퍼회로
JP2002184177A (ja) チャージポンプ装置
KR20060087009A (ko) 지연고정루프회로의 클럭트리 회로
KR200266876Y1 (ko) 반도체 메모리 소자의 브이피피(vpp) 발생 장치
KR100525099B1 (ko) 반도체 장치용 고전압 발생기

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100825

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee