KR100885491B1 - 고전위전압 공급장치를 포함하는 반도체메모리소자 - Google Patents

고전위전압 공급장치를 포함하는 반도체메모리소자 Download PDF

Info

Publication number
KR100885491B1
KR100885491B1 KR1020070032051A KR20070032051A KR100885491B1 KR 100885491 B1 KR100885491 B1 KR 100885491B1 KR 1020070032051 A KR1020070032051 A KR 1020070032051A KR 20070032051 A KR20070032051 A KR 20070032051A KR 100885491 B1 KR100885491 B1 KR 100885491B1
Authority
KR
South Korea
Prior art keywords
voltage
level
signal
high potential
potential voltage
Prior art date
Application number
KR1020070032051A
Other languages
English (en)
Other versions
KR20080089067A (ko
Inventor
정호돈
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070032051A priority Critical patent/KR100885491B1/ko
Priority to US12/003,674 priority patent/US7688647B2/en
Publication of KR20080089067A publication Critical patent/KR20080089067A/ko
Application granted granted Critical
Publication of KR100885491B1 publication Critical patent/KR100885491B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)

Abstract

본 발명은 고전위전압의 생성에 의한 외부전압의 레벨 하강을 방지하여 유효 데이터의 윈도우를 확보하여, 고속동작이 가능한 반도체메모리소자를 제공하기 위한 것으로, 기준전압에 대한 고전위전압의 레벨을 감지하여 레벨-감지신호를 출력하기 위한 레벨 감지수단; 상기 레벨-감지신호와 리프레쉬신호를 인가받아 구동-제어신호를 생성하기 위한 구동 제어수단; 상기 구동-제어신호에 응답하여 일정 간격으로 외부전압을 차지 펌핑하여 상기 고전위전압을 공급하기 위한 제1 전압 공급수단; 및 상기 레벨-감지신호에 응답하여 일정 간격으로 상기 외부전압을 차지 펌핑하여 상기 고전위전압을 공급하기 위한 제2 전압 공급수단을 구비하는 반도체메모리소자를 제공한다.
데이터 유효 윈도우, 고전위전압, 면적, 횟수, 리프레쉬

Description

고전위전압 공급장치를 포함하는 반도체메모리소자{SEMICONDUCTOR MEMORY DEVICE HAVING HIGH-VOLTAGE GENERATOR}
도 1은 일반적인 반도체메모리소자의 구조를 도시한 도면.
도 2는 종래기술에 따른 고전위전압 공급장치의 블록 구성도.
도 3은 도 2에 도시된 고전위전압 공급장치의 구동에 의한 외부전압 및 데이터-클럭에 대한 영향을 도시한 도면.
도 4는 본 발명의 제1 실시 예에 따른 고전위전압 공급장치의 블록 구성도.
도 5는 도 4의 구동 제어부의 내부 회로도.
도 6은 본 발명의 제2 실시 예에 따른 고전위전압 공급장치의 블록 구성도.
도 7은 도 6의 주기신호 생성부의 내부 회로도.
도 8은 도 7의 주기 조절부의 내부 회로도.
도 9는 반도체메모리소자의 구조로서, 특히 제1 및 제2 실시 예에 따른 고전위전압 공급장치가 적용되는 영역을 도시한 도면.
도 10은 제1 및 제2 실시 예에 따른 고전위전압 공급장치를 적용하는 경우에 따른 외부전압 및 데이터-클럭의 변동을 도시한 도면.
* 도면의 주요 부분에 대한 부호의 설명
200 : 구동 제어부
600 : 주기신호 생성부
640 : 주기 조절부
본 발명은 반도체 설계 기술에 관한 것으로, 특히 고전위전압의 생성에 의한 외부전압의 레벨 하강을 방지하여 유효 데이터의 윈도우를 확보하여, 고속동작이 가능한 반도체메모리소자에 관한 것이다.
도 1은 일반적인 반도체메모리소자의 구조를 도시한 도면이다.
도 1을 참조하면, 일반적인 반도체메모리소자는 중심 영역에 데이터의 입출력을 위한 데이터 패드(10, …)를 8비트 단위로, 4바이트(Byte) 구비한다. 외부전압을 인가받아 데이터-클럭을 생성하여, 각 데이터 패드로 출력되는 데이터를 데이터-클럭으로 제어하기 위한 데이터 제어부(20)를 구비한다. 그리고 8비트의 데이터 패드(10, …)를 단위로, 뱅크(30)가 상위 및 하위에 구분되어 배치된다. 각 뱅크에 고전위전압(VPP)을 공급하기 위한 고전위전압 공급장치(40, 50, …)가 각 뱅크단위로 구비된다.
이와 같이, 고전위전압 공급장치(40, 50, …)는 뱅크가 액티브되어 소모하는 고전위전압(VPP)을 공급하기 위한 것이다.
도시된 바와 같이, 데이터 제어부(20)와 복수의 데이터 패드(10, …)는 반도체메모리소자의 주변회로(CPERI) 영역에 배치된다.
도 2는 종래기술에 따른 고전위전압 공급장치(50)의 블록 구성도이다.
도 2를 참조하면, 종래기술에 따른 고전위전압 공급장치(50)는 기준전압(VREF)에 대한 고전위전압(VPP)의 레벨을 감지하여 레벨-감지신호(PPEA)를 출력하기 위한 레벨 감지부(52)와, 레벨-감지신호(PPEA)에 응답하여 일정 간격으로 외부전압(VDD)을 차지 펌핑하여 고전위전압(VPP)을 공급하기 위한 제1 및 제2 전압 공급부(54, 56)를 구비한다.
그리고 전압 공급부(54)는 레벨-감지신호(PPEA)에 응답하여 일정한 주기를 갖는 주기신호(OSC)를 생성하기 위한 주기신호 생성부(54a)와, 주기신호(OSC)의 활성화 구간동안 외부전압(VDD)을 차지 펌핑하여 이보다 높은 전압레벨을 갖는 고전위전압(VPP)을 공급하기 위한 고전압 펌핑부(54b)를 구비한다.
참고적으로, 제1 및 제2 전압 공급부(54, 56)가 레벨 감지부(52)를 공유하여, 레벨-감지신호(PPEA)에 따라 구동되는 경우를 예시하였다. 그러나 전압 공급부(54) 각각이 레벨 감지부(52)를 별도로 구비할 수 있으며, 이때에도 동일한 구동을 갖는다.
다음에서는 고전위전압 공급장치의 구동을 간략히 살펴보도록 한다.
먼저, 레벨 감지부(52)는 고전위전압(VPP)의 레벨이 기준전압(VREF)보다 낮은 레벨을 갖는 경우에는 레벨-감지신호(PPEA)를 활성화한다. 이어, 주기신호 생성 부(54a)는 레벨-감지신호(PPEA)의 활성화 동안, 일정한 주기를 갖는 주기신호(OSC)를 생성한다. 그리고 고전압 펌핑부(54b)는 주기신호(OSC)의 활성화 구간 동안 외부전압(VDD)을 펌핑하여, 외부전압(VDD)보다 높은 전압레벨을 갖는 고전위전압(VPP)을 출력한다. 주기신호 생성부 및 고전압 펌핑부(54b)의 구동 시, 제2 전압 공급부(56)도 함께 구동되어, 고전위전압(VPP)을 공급한다.
전술한 과정은, 고전위전압(VPP)의 레벨이 기준전압(VREF)에 대응되는 레벨을 가질 때까지 반복적으로 수행된다.
그런데, 고전위전압(VPP)은 외부전압(VDD)을 차지 펌핑하여 생성되기 때문에, 반도체메모리소자가 소모하는 전체 외부전압(VDD)의 소모량에 약 30%에 해당하는 외부전압 소모량을 갖는다. 따라서, 고전위전압(VPP)의 생성 시 외부전압(VDD)의 레벨이 하강하는 현상이 발생한다. 이에 관해 하기 도면을 참조하여 살펴보도록 한다.
도 3은 도 2에 도시된 고전위전압 공급장치의 구동에 의한 외부전압(VDD) 및 데이터-클럭(DT_CLK)에 대한 영향을 도시한 도면이다.
도 3에 도시된 바와 같이, 레벨-감지신호(PPEA)가 활성화되면, 고전위전압(VPP)을 생성하기 위한 고전압 펌핑부(54b)가 구동되어, 외부전압(VDD)의 소모가 발생 된다. 이러한 외부전압(VDD)의 소모는 레벨의 하강으로 연결된다.
외부전압(VDD)의 레벨이 하강과 같은 노이즈 성분으로 인해, 외부전압(VDD)을 구동전원으로 인가받는 데이터 제어부(20)가 영향을 받는다. 즉, 데이터-클럭(DT_CLK)의 스윙폭이 줄어들 뿐 아니라, 듀티 싸이클(Duty Cycle)가 50% 에서 55%으로 틀어지는 것을 알 수 있다.
이와 같이, 데이터-클럭(DT_CLK)의 듀티 싸이클이 틀어지게 되면, 데이터 패드로 데이터가 불규칙적으로 전달되기 때문에, 각 데이터 사이에 일정치 않은 시간 차이가 발생한다. 이러한 데이터 사이의 랜덤(Random)한 시간 차이에 의해 데이터의 유효 윈도우가 줄어들게 되며, 이는 고주파 구동의 제약이 된다.
더욱이, 전술한 바와 같은 영향은 뱅크와 뱅크 사이에 위치하는 고전위전압 공급장치에 의해 더욱 직접으로 큰 영향을 미치는데, 이는 데이터 제어부가 반도체메모리소자의 중간 영역에 배치되어 물리적으로 가깝기 때문이다.
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 제안된 것으로, 고전위전압의 생성에 의한 외부전압의 레벨 하강을 방지하여 유효 데이터의 윈도우를 확보함으로써, 고속동작이 가능한 반도체메모리소자를 제공하는데 그 목적이 있다.
상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따른 반도체메모리소자는 기준전압에 대한 고전위전압의 레벨을 감지하여 레벨-감지신호를 출력하기 위한 레벨 감지수단; 상기 레벨-감지신호와 리프레쉬신호를 인가받아 구동-제어신호를 생성하기 위한 구동 제어수단; 상기 구동-제어신호에 응답하여 일정 간격으 로 외부전압을 차지 펌핑하여 상기 고전위전압을 공급하기 위한 제1 전압 공급수단; 및 상기 레벨-감지신호에 응답하여 일정 간격으로 상기 외부전압을 차지 펌핑하여 상기 고전위전압을 공급하기 위한 제2 전압 공급수단을 구비한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시 예를 첨부된 도면을 참조하여 설명하기로 한다.
도 4는 본 발명의 제1 실시 예에 따른 반도체메모리소자 내 고전위전압 공급장치의 블록 구성도이다.
도 4를 참조하면, 제1 실시 예에 따른 고전위전압 공급장치는 기준전압(VREF)에 대한 고전위전압(VPP)의 레벨을 감지하여 레벨-감지신호(PPEA)를 출력하기 위한 레벨 감지부(100)와, 레벨-감지신호(PPEA)와 리프레쉬신호(AREF)를 인가받아 구동-제어신호(AREF_PPEA)를 생성하기 위한 구동 제어부(200)와, 구동-제어신호(AREF_PPEA)에 응답하여 일정 간격으로 외부전압(VDD)을 차지 펌핑하여 고전위전압(VPP)을 공급하기 위한 제1 전압 공급부(300)와, 레벨-감지신호(PPEA)에 응답하여 일정 간격으로 외부전압(VDD)을 차지 펌핑하여 고전위전압(VPP)을 공급하기 위한 제2 전압 공급부(400)를 구비한다.
그리고 제1 전압 공급부(300)는 구동-제어신호(AREF_PPEA)에 응답하여 일정한 주기를 갖는 주기신호(OSC)를 생성하기 위한 주기신호 생성부(320)와, 주기신호(OSC)의 활성화 구간동안 외부전압(VDD)을 차지 펌핑하여 이보다 높은 전압레벨 을 갖는 고전위전압(VPP)을 공급하기 위한 고전압 펌핑부(340)를 구비한다.
또한, 제2 전압 공급부(400)는 레벨-감지신호(PPEA)에 응답하여 일정한 주기를 갖는 주기신호(OSC)를 생성하기 위한 주기신호 생성부(420)와, 주기신호(OSC)의 활성화 구간동안 외부전압(VDD)을 차지 펌핑하여 이보다 높은 전압레벨을 갖는 고전위전압(VPP)을 공급하기 위한 고전압 펌핑부(440)를 구비한다.
도 5는 도 4의 구동 제어부(200)의 내부 회로도이다.
도 5를 참조하면, 구동 제어부(200)는 레벨-감지신호(PPEA)와 리프레쉬신호(AREF)를 입력으로 갖는 낸드게이트(ND1)와, 낸드게이트(ND1)의 출력신호를 반전하여 구동-제어신호(AREF_PPEA)로 출력하기 위한 인버터(I1)를 포함한다.
즉, 구동 제어부(200)는 리프레쉬신호(AREF)와 레벨-감지신호(PPEA)가 모두 논리레벨 'H'로 활성화되는 경우에, 구동-제어신호(AREF_PPEA)를 논리레벨 'H'로 활성화한다. 그리고 레벨-감지신호(PPEA) 또는 리프레쉬신호(AREF)가 논리레벨 'L'로 비활성화되는 경우, 구동-제어신호(AREF_PPEA)를 비활성화한다.
다음에서는 제1 실시 예에 따른 고전위전압 공급장치의 구동을 간략히 살펴보도록 한다.
먼저, 리프레쉬 구동 시를 가정하면, 리프레쉬커맨드에 의해 리프레쉬신호(AREF)가 논리레벨 'H'로 활성화된다.
그리고 레벨 감지부(52)는 고전위전압(VPP)의 레벨이 기준전압(VREF)보다 낮은 레벨을 갖는 경우에는 레벨-감지신호(PPEA)를 활성화한다. 이어, 구동 제어부(200)는 리프레쉬신호(AREF)와 레벨-감지신호(PPEA)가 모두 활성화되면, 이에 응 답하여 구동-제어신호(AREF_PPEA)를 활성화한다. 이어, 제1 전압 공급부(300)는 구동-제어신호(AREF_PPEA)의 활성화에 응답하여, 제2 전압 공급부(400)는 레벨-감지신호(PPEA)의 활성화에 응답하여, 일정 간격으로 외부전압(VDD)을 차지 펌핑하고 고전위전압(VPP)을 공급한다.
또한, 노말구동 시를 고려하여 살펴보도록 하자. 이때, 리프레쉬신호(AREF)는 논리레벨 'L'로 비활성화된다.
레벨 감지부는 고전위전압(VPP)의 레벨이 기준전압(VREF)보다 낮은 레벨을 갖는 경우에는 레벨-감지신호(PPEA)를 활성화한다. 이어, 구동 제어부(200)는 리프레쉬신호(AREF)의 비활성화에 응답하여 구동-제어신호(AREF_PPEA)를 비활성화한다. 따라서. 제1 전압 공급부(300)는 구동-제어신호(AREF_PPEA)의 비활성화에 의해 구동되지 않으며, 제2 전압 공급부(400)는 레벨-감지신호(PPEA)에 응답하여 일정 간격으로 외부전압(VDD)을 차지 펌핑하여 고전위전압(VPP)을 공급한다.
전술한 과정은, 고전위전압(VPP)의 레벨이 기준전압(VREF)에 대응되는 레벨을 가질 때까지 반복적으로 수행된다.
그러므로, 제1 실시 예에 따른 고전위전압 공급장치는 구동 제어부(200)를 더 포함하여, 리프레쉬 구동 시에는 제1 및 제2 전압 공급부(300, 400)를 모두 구동하고, 노말 구동 시에는 제2 전압 공급부(400)만을 구동한다. 즉, 고전위전압(VPP)의 소모가 많은 리프레쉬 동안에는 모든 전압 공급부(300, 400)를 턴온시켜, 필요한 고전위전압(VPP)을 공급하여 준다. 이는 오토리프레쉬 동안 모든 뱅크가 액티브되어 고전위전압의 소모량이 많기 때문이다. 또한, 고전위전압(VPP)의 소 모가 적은 노말 구동 시에는 두개 중 제2 전압 공급부(400)만을 구동하므로, 전압 공급부(300, 400)의 구동으로 인한 외부전압(VDD)의 소모를 줄일 수 있다. 따라서, 외부전압(VDD)의 레벨이 떨어지는 최고값(Peak)이 줄어들어, 데이터 제어부 주변에 외부전압(VDD)의 레벨이 안정적으로 유지된다.
도 6은 본 발명의 제2 실시 예에 따른 고전위전압 공급장치의 블록 구성도이다.
도 6을 참조하면, 제2 실시 예에 따른 고전위전압 공급장치는 기준전압(VREF)에 대한 고전위전압(VPP)의 레벨을 감지하여 레벨-감지신호(PPEA)를 출력하기 위한 레벨 감지부(500)와, 레벨-감지신호(PPEA)에 응답하여 주기신호(VPPOSC)를 생성하되, 리프레쉬신호(AREF)에 응답하여 주기신호(VPPOSC)의 주기를 조절하여 출력하기 위한 주기신호 생성부(600)와, 주기신호(VPPOSC)의 활성화 구간 동안 외부전압(VDD)을 차지 펌핑하여 이보다 높은 전압레벨을 갖는 고전위전압(VPP)을 공급하기 위한 고전압 펌핑부(700)를 구비한다.
참고적으로, 도면에는 도시되지 않았으나, 레벨-감지신호와 리프레쉬신호에 응답하여 구동되는 주기신호 생성부와, 주기신호 생성부의 출력신호에 응답하여 고전위전압을 생성하는 고전압 펌핑부를 더 포함할 수 있다.
그러므로, 제2 실시 예에 따른 고전위전압 공급장치는 리프레쉬신호(AREF)에 응답하여 주기신호(VPPOSC)의 주기를 달리한다. 따라서, 리프레쉬신호(AREF)가 비활성화되는 노말 구동 시에는 주기를 늘려줌으로써, 고전압 펌핑부(700)의 구동 횟수를 줄여, 외부전압(VDD)의 소모량을 줄인다.
한편, 제2 실시 예에 따른 주기신호 생성부(600)에 대해 하기 도면을 참조하여 구체적으로 살펴보도록 한다.
도 7은 도 6의 주기신호 생성부(600)의 내부 회로도이다.
도 7을 참조하면, 주기신호 생성부(600)는 레벨-감지신호(PPEA)와 주기신호(OSC)를 입력으로 갖는 낸드게이트(ND2)와, 낸드게이트(ND2)의 출력신호를 지연 및 반전하여 프리-주기신호(OSC)로 출력하기 위한 인버터 체인(620)과, 리프레쉬신호(AREF)에 응답하여 프리-주기신호(OSC)에 선택적으로 추가적인 지연을 부여하여 주기신호(VPPOSC)로 출력하기 위한 주기 조절부(640)를 포함한다.
도 8은 도 7의 주기 조절부(640)의 내부 회로도이다.
도 8을 참조하면, 주기 조절부(640)는 리프레쉬신호(AREF)와 프리-주기신호(OSC)를 입력으로 갖는 낸드게이트(ND3)와, 리프레쉬신호(AREF)를 반전시키기 위한 인버터(I2)와, 인버터(I2)의 출력신호와 프리-주기신호(OSC)를 입력으로 갖는 낸드게이트(ND4)와, 낸드게이트(ND4)의 출력신호를 소정시간 지연하기 위한 인버터 체인(642)과, 인버터 체인(642)의 출력신호와 낸드게이트(ND3)의 출력신호를 입력으로 가져 주기신호(VPPOSC)로 출력하기 위한 낸드게이트(ND5)를 포함한다.
즉, 주기 조절부(640)는 리프레쉬신호(AREF)가 논리레벨 'H'로 활성화되면, 프리-주기신호(OSC)에 추가적인 지연없이 주기신호(VPPOSC)로 출력한다. 그리고 리프레쉬신호(AREF)가 논리레벨 'L'로 비활성화되면, 프리-주기신호(OSC)에 인버터 체인(642)에 의한 지연을 더 부여하여 주기신호(VPPOSC)로 출력한다.
그러므로, 도 7및 도 8에 도시된 주기신호 생성부(600)의 구동을 간략히 살 펴보도록 한다.
먼저, 리프레쉬신호(AREF)가 활성화되는 리프레쉬 구동 시를 살펴보도록 한다.
레벨-감지신호(PPEA)의 활성화에 응답하여 낸드게이트(ND2)와 인버터체인(620)에 의한 지연을 부여하여 프리-주기신호(OSC)를 출력한다. 이어, 주기 조절부(640)는 리프레쉬신호(AREF)의 활성화에 응답하여 프리-주기신호(OSC)에 별도의 지연없이 주기신호(VPPOSC)로 출력한다.
또한, 리프레쉬신호(AREF)가 비활성화되는 노말 구동시를 살펴보면, 낸드게이트(ND2)가 레벨-감지신호(PPEA)에 응답하여 입력신호를 전달하며, 인버터 체인(620)이 이에 지연을 부여하여 프리-주기신호(OSC)로 출력한다. 이어, 주기 조절부(640)는 리프레쉬신호(AREF)의 비활성화에 응답하여 프리-주기신호(OSC)에 인버터체인(642)에 의한 지연을 추가적으로 부여하여 주기신호(VPPOSC)로 출력한다.
그러므로, 제2 실시 예에 따른 고전위전압 공급장치는 리프레쉬 구동 시에는 별도의 지연없이 주기신호(OSC)를 생성하고, 노말 구동 시에는 추가적인 지연을 부여하여 리프레쉬 구동 시 보다 긴 주기를 갖는 주기신호(OSC)를 생성하는 주기신호 생성부(600)를 포함한다. 즉, 노말 구동 시 생성되는 주기신호(OSC)의 주기가 리프레쉬 구동 시 보다 길어져서, 노말 구동시에는 리프레쉬 구동 시보다 적은 횟수로 고전압 펌핑부(700)가 구동된다. 따라서, 고전위전압(VPP)의 소모가 적게 발생하는 노말 구동 시에는 고전압 펌핑부(700)의 구동횟수를 줄여, 고전위전압(VPP) 펌핑부의 구동에 의한 외부전압(VDD)의 소모량을 줄인다.
도 9는 반도체메모리소자의 구조로서, 특히 제1 및 제2 실시 예에 따른 고전위전압 공급장치가 적용되는 영역을 도시한 도면이다.
도 9에 도시된 바와 같이, 전술한 고전위전압(VPP)의 구동제어는 주변회로(CPERI) 영역에 근접하여 배치된 고전위전압 공급장치(점선으로 블록처리된 부분.)에 제한하여 적용하기도 한다. 이는 데이터 제어부가 주변회로(CPERI) 영역에 배치되기 때문에, 주변회로(CPERI) 영역에 근접 배치된 고전위전압 공급장치에 의해 외부전압(VDD)의 레벨이 보다 큰 영향을 받기 때문이다.
도 10은 제1 및 제2 실시 예에 따른 고전위전압 공급장치를 적용하는 경우에 따른 외부전압(VDD) 및 데이터-클럭(DT_CLK)의 변동을 도시한 도면이다. 참고적으로, 종래의 외부전압(VDD) 레벨은 점선으로, 본 발명의 외부전압(VDD) 레벨은 실선으로 표기된다.
도 10을 참조하면, 레벨-감지신호(PPEA)가 논리레벨 'H'로 활성화되어, 고전압 펌핑부(340 및 440 또는 700)가 구동되어도 외부전압(VDD)의 레벨 하강이 종래보다 크지 않은 것을 알 수 있다. 이는 앞서 언급한 바와 같이, 고전위전압(VPP)의 많은 소모가 없는 노말 구동 시에는, 고전압 펌핑부(700)의 구동 횟수(제2 실시 예) 또는 구동되는 고전압 펌핑부(340 및 440)의 면적(제1 실시 예)을 줄여, 고전압 펌핑부(700 또는 340, 440)의 구동에 의한 외부전압(VDD)의 소모량을 줄이기 때문이다.
이와 같이, 외부전압(VDD)의 레벨 하강에 의한 노이즈 성분이 줄어들기 때문에, 이를 구동전원으로 인가받는 데이터 제어부가 안정적으로 데이터-클럭(DT_CLK) 을 생성한다.
그러므로, 고전위전압의 소모로 인해, 외부전압의 레벨에 노이즈 성분이 발생하는 것을 방지하여, 외부전압을 구동전원으로 하여 생성되는 데이터-클럭의 듀티 싸이클이 안정적으로 유지된다. 따라서, 종래 데이터-클럭의 듀티 싸이클이 틀어져 발생하던 데이터의 유효 구간의 감소를 방지할 수 있어, 고주파 구동 시에도 마진이 확보된다.
이상에서 설명한 본 발명은 전술한 실시 예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
전술한 본 발명은 노말 구동 시에는 고전위전압의 생성을 위해 구동되는 블록의 수를 줄이거나, 구동되는 횟수를 줄여, 고전위전압에 의한 외부전압의 레벨 하강을 방지하여 유효 데이터의 윈도우를 확보함으로써, 반도체메모리소자의 고속동작이 가능하도록 한다.

Claims (9)

  1. 기준전압에 대한 고전위전압의 레벨을 감지하여 레벨-감지신호를 출력하기 위한 레벨 감지수단;
    상기 레벨-감지신호와 리프레쉬신호를 인가받아 구동-제어신호를 생성하기 위한 구동 제어수단;
    상기 구동-제어신호에 응답하여 일정 간격으로 외부전압을 차지 펌핑하여 상기 고전위전압을 공급하기 위한 제1 전압 공급수단; 및
    상기 레벨-감지신호에 응답하여 일정 간격으로 상기 외부전압을 차지 펌핑하여 상기 고전위전압을 공급하기 위한 제2 전압 공급수단
    을 구비하는 반도체메모리소자.
  2. 제1항에 있어서,
    상기 제1 및 제2 전압 공급수단은 반도체메모리소자의 주변회로 영역에 근접하여 배치되는 것을 특징으로 하는 반도체메모리소자.
  3. 제2항에 있어서,
    상기 구동 제어수단은,
    상기 레벨-감지신호와 상기 리프레쉬신호를 입력으로 갖는 낸드게이트와,
    상기 낸드게이트의 출력신호를 반전하여 상기 구동-제어신호로 출력하기 위한 인버터를 포함하는 것
    을 특징으로 하는 반도체메모리소자.
  4. 제3항에 있어서,
    상기 제1 전압 공급수단은,
    상기 구동-제어신호에 응답하여 일정한 주기를 갖는 주기신호를 생성하기 위한 제1 주기신호 생성부와,
    상기 주기신호의 활성화 구간 동안 상기 외부전압을 차지 펌핑하여, 상기 외부전압 보다 높은 전압레벨을 갖는 상기 고전위전압을 공급하기 위한 제1 고전압 펌핑부를 구비하는 것
    을 특징으로 하는 반도체메모리소자.
  5. 제4항에 있어서,
    상기 제2 전압 공급수단은,
    상기 레벨-감지신호에 응답하여 일정한 주기를 갖는 상기 주기신호를 생성하기 위한 제2 주기신호 생성부와,
    상기 주기신호의 활성화 구간 동안 상기 외부전압을 차지 펌핑하여, 상기 외부전압보다 높은 전압레벨을 갖는 상기 고전위전압을 공급하기 위한 제2 고전압 펌핑부를 구비하는 것
    을 특징으로 하는 반도체메모리소자.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
KR1020070032051A 2007-03-31 2007-03-31 고전위전압 공급장치를 포함하는 반도체메모리소자 KR100885491B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070032051A KR100885491B1 (ko) 2007-03-31 2007-03-31 고전위전압 공급장치를 포함하는 반도체메모리소자
US12/003,674 US7688647B2 (en) 2007-03-31 2007-12-31 Semiconductor memory device with high voltage generator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070032051A KR100885491B1 (ko) 2007-03-31 2007-03-31 고전위전압 공급장치를 포함하는 반도체메모리소자

Publications (2)

Publication Number Publication Date
KR20080089067A KR20080089067A (ko) 2008-10-06
KR100885491B1 true KR100885491B1 (ko) 2009-02-24

Family

ID=39794049

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070032051A KR100885491B1 (ko) 2007-03-31 2007-03-31 고전위전압 공급장치를 포함하는 반도체메모리소자

Country Status (2)

Country Link
US (1) US7688647B2 (ko)
KR (1) KR100885491B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8000160B2 (en) * 2008-02-14 2011-08-16 Hynix Semiconductor Inc. Semiconductor device and cell plate voltage generating apparatus thereof
KR102084547B1 (ko) 2013-01-18 2020-03-05 삼성전자주식회사 비휘발성 메모리 장치, 그것을 포함하는 메모리 시스템, 및 그것의 외부 전원 제어 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030002813A (ko) * 2001-06-29 2003-01-09 주식회사 하이닉스반도체 반도체 메모리 장치의 고전압 발생회로
KR20050101687A (ko) * 2004-04-19 2005-10-25 주식회사 하이닉스반도체 고전압 발생 회로
KR20060104399A (ko) * 2005-03-30 2006-10-09 주식회사 하이닉스반도체 저전력 소모를 갖는 반도체메모리소자 및 그를 위한 구동방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5297097A (en) * 1988-06-17 1994-03-22 Hitachi Ltd. Large scale integrated circuit for low voltage operation
JPH07105682A (ja) * 1993-10-06 1995-04-21 Nec Corp ダイナミックメモリ装置
JP3090833B2 (ja) * 1993-12-28 2000-09-25 株式会社東芝 半導体記憶装置
JP3759758B2 (ja) * 1994-02-03 2006-03-29 株式会社ルネサステクノロジ 半導体記憶装置
JP3705842B2 (ja) * 1994-08-04 2005-10-12 株式会社ルネサステクノロジ 半導体装置
US5881614A (en) * 1996-12-09 1999-03-16 Millers Falls Tool Company Tool with reversible bit and method of assembly
JPH1186544A (ja) * 1997-09-04 1999-03-30 Mitsubishi Electric Corp 半導体集積回路装置
KR100272163B1 (ko) 1997-12-30 2000-11-15 윤종용 대기용어레이전압발생기를갖는반도체메모리장치
US6563746B2 (en) * 1999-11-09 2003-05-13 Fujitsu Limited Circuit for entering/exiting semiconductor memory device into/from low power consumption mode and method of controlling internal circuit at low power consumption mode
US7002854B2 (en) * 2000-07-25 2006-02-21 Nec Electronics Corp. Internal voltage level control circuit and semiconductor memory device as well as method of controlling the same
JP4748841B2 (ja) * 2000-10-24 2011-08-17 ルネサスエレクトロニクス株式会社 半導体装置
JP3705276B2 (ja) * 2003-04-21 2005-10-12 セイコーエプソン株式会社 半導体メモリ装置におけるリフレッシュ制御および内部電圧の生成
KR100548556B1 (ko) 2003-04-23 2006-02-02 주식회사 하이닉스반도체 메모리 장치용 감지 증폭기의 구동전압 제어 장치
KR100522429B1 (ko) 2003-04-29 2005-10-20 주식회사 하이닉스반도체 반도체 메모리 장치 및 반도체 메모리 장치의 코아전압생성방법
KR100587072B1 (ko) 2004-04-19 2006-06-08 주식회사 하이닉스반도체 내부 전압 발생기의 동작을 제어하는 장치
US7345931B2 (en) 2005-08-01 2008-03-18 Infineon Technologies Ag Maintaining internal voltages of an integrated circuit in response to a clocked standby mode

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030002813A (ko) * 2001-06-29 2003-01-09 주식회사 하이닉스반도체 반도체 메모리 장치의 고전압 발생회로
KR20050101687A (ko) * 2004-04-19 2005-10-25 주식회사 하이닉스반도체 고전압 발생 회로
KR20060104399A (ko) * 2005-03-30 2006-10-09 주식회사 하이닉스반도체 저전력 소모를 갖는 반도체메모리소자 및 그를 위한 구동방법

Also Published As

Publication number Publication date
US20080239835A1 (en) 2008-10-02
KR20080089067A (ko) 2008-10-06
US7688647B2 (en) 2010-03-30

Similar Documents

Publication Publication Date Title
KR20080045526A (ko) 클럭조절회로 및 이를 이용한 전압펌핑장치
US7983106B2 (en) Voltage stabilization circuit and semiconductor memory apparatus using the same
KR101097444B1 (ko) 내부전압 생성회로 및 내부전압 생성방법
KR100649973B1 (ko) 내부 전압 발생 장치
US7642837B2 (en) Internal voltage generation circuit for semiconductor device and method for generating internal voltage therein
KR100586545B1 (ko) 반도체 메모리 장치의 오실레이터용 전원공급회로 및 이를이용한 전압펌핑장치
KR100885491B1 (ko) 고전위전압 공급장치를 포함하는 반도체메모리소자
US20090219081A1 (en) Internal voltage generator of semiconductor memory device
US8649232B2 (en) Internal voltage generation circuit and semiconductor integrated circuit
KR100929848B1 (ko) 반도체 장치
KR101024137B1 (ko) 반도체 장치의 고전압 발생장치 및 고전압 발생 방법
KR100762241B1 (ko) 반도체 메모리의 승압 전압 발생 장치 및 그 제어 방법
US9158317B2 (en) Internal voltage generation circuits
KR100911189B1 (ko) 반도체 메모리 장치의 클럭 제어 회로
JP2004015804A (ja) データパターンにより生じるデータ出力時間変動を最小化するためのデータ出力ドライバ及びデータ出力方法
KR20120004017A (ko) 동적 전압 조정 모드 판별 장치와 방법 및 이를 이용한 펌핑 전압 감지 장치와 방법
KR19980041240A (ko) 승압 전원 전압 감지 회로
KR100398575B1 (ko) 반도체 메모리 장치의 고전압 발생회로
KR100592772B1 (ko) 고전압 발생회로
KR20100064157A (ko) 내부 전압 생성회로
KR101004667B1 (ko) 내부 전원 전압 생성회로 및 그의 생성 방법
KR20050118751A (ko) 파워-업시 내부 전원 전압 제어 방법 및 장치, 이를가지는 반도체 메모리 장치
KR100826647B1 (ko) 전압펌프 초기화 회로 및 이를 이용한 전압 펌핑장치
KR19990053727A (ko) 고전압 발생장치
KR20120005825A (ko) 반도체 소자의 고전압 생성 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120127

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee