KR20120005825A - 반도체 소자의 고전압 생성 회로 - Google Patents

반도체 소자의 고전압 생성 회로 Download PDF

Info

Publication number
KR20120005825A
KR20120005825A KR1020100066499A KR20100066499A KR20120005825A KR 20120005825 A KR20120005825 A KR 20120005825A KR 1020100066499 A KR1020100066499 A KR 1020100066499A KR 20100066499 A KR20100066499 A KR 20100066499A KR 20120005825 A KR20120005825 A KR 20120005825A
Authority
KR
South Korea
Prior art keywords
clock
pump
internal clock
response
clock signals
Prior art date
Application number
KR1020100066499A
Other languages
English (en)
Inventor
조현철
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020100066499A priority Critical patent/KR20120005825A/ko
Publication of KR20120005825A publication Critical patent/KR20120005825A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2227—Standby or low power modes
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

본 발명은 반도체 소자의 고전압 생성 회로에 관한 것으로, 클럭 신호에 응답하여 다수의 내부 클럭 신호를 생성하는 클럭 드라이버 회로와, 상기 다수의 내부 클럭 신호에 응답하여 고전압을 생성하여 출력단으로 출력하는 펌프 회로, 및 출력단의 전위를 검출하여 검출 신호를 생성하는 검출 회로를 포함하며, 상기 클럭 드라이버 회로는 상기 검출 신호에 응답하여 상기 다수의 내부 클럭 신호 중 일부를 디스에이블시킨다.

Description

반도체 소자의 고전압 생성 회로{High voltage generating circuit in semiconductor device}
본 발명은 반도체 소자의 고전압 생성 회로에 관한 것으로, 특히 고전압 생성 회로의 전력 소모를 감소시키고 출력 전압의 리플을 감소시킬 수 있는 반도체 소자의 고전압 생성 회로에 관한 것이다.
반도체 소자가 점차 고집적화됨에 따라, 반도체 소자를 구성하는 소자들의 크기는 점차 극미세화되어 가고 있다. 이와 같이 각 소자들의 크기가 극미세화되면서 고주파수 동작이 이루어지는 메모리 회로를 설계하기 위해서는, 기본적으로 전원전압(Vdd)이 점차 낮아질 수 밖에 없다. 이와 같이, 반도체 소자의 전원전압(Vdd)이 점차 낮아짐에 따라, 온-칩(on-chip)상에 탑재되는 고전압 생성 회로(high voltage generator)의 중요성이 더욱 크게 부각되고 있다. 이 기술분야에 잘 알려진 바와 같이, 고전압 생성 회로는 전원전압(Vdd) 이상의 고전압(high voltage)을 발생시키는 회로로서, 주고 메모리셀(memory cell)의 워드라인(WL; word-line)을 구동하기 위해 채용되고 있고, 또한 데이터 출력버퍼(data output buffer)의 구동전원(driving power)을 위해 채용되고 있기도 하다. 온-칩상에 채용되는 고전압 생성 회로의 대표적인 예가 VPP로 통용되는 펌핑전압(pumping voltage)을 발생하는 회로이다.
종래 기술에 따른 고전압 생성 회로는 고전압을 생성하는 동작시 목표로 설정한 타이밍과 바이어스를 맞추기 위해서 충분한 전류 구동능력을 필요로 한다. 그러나 구동능력이 크고 목표로 설정한 바이어스 크기가 클수록 전력 소모가 증가하며 생성된 고전압의 리플(ripple)이 증가하는 문제점이 발생한다.
본 발명이 이루고자 하는 기술적 과제는 목표로 설정한 바이어스 값에 따라 다수의 스테이지로 구성된 펌프 회로 중 일부 스테이지만을 활성화시켜 전력 소모를 감소시키고, 출력 전압이 상기 목표로 설정한 바이어스 값 이상으로 상승할 경우, 다수의 펌프단 중 일부만을 활성화시켜 전력 소모를 감소시키고 출력 전압의 리플을 감소시킬 수 있는 반도체 소자의 고전압 생성 회로를 제공하는 데 있다.
본 발명의 일 실시 예에 따른 반도체 소자의 고전압 생성 회로는 클럭 신호에 응답하여 다수의 내부 클럭 신호를 생성하되, 목표 바이어스 레벨에 따라 생성되는 상기 다수의 내부 클럭 신호의 수를 제어하는 클럭 드라이버 회로와, 상기 활성화되는 내부 클럭 신호에 응답하여 펌핑 동작을 수행하여 상기 목표 바이어스 레벨 이상의 고전압을 생성하되, 상기 활성화되는 내부 클럭 신호의 수에 따라 펌핑 동작을 수행하는 펌프 스테이지의 수가 제어되는 펌프 회로를 포함한다.
본 발명의 다른 실시 예에 따른 반도체 소자의 고전압 생성 회로는 클럭 신호에 응답하여 다수의 내부 클럭 신호를 생성하는 클럭 드라이버 회로와, 상기 다수의 내부 클럭 신호에 응답하여 고전압을 생성하여 출력단으로 출력하는 펌프 회로, 및 출력단의 전위를 검출하여 검출 신호를 생성하는 검출 회로를 포함하며, 상기 클럭 드라이버 회로는 상기 검출 신호에 응답하여 상기 다수의 내부 클럭 신호 중 일부를 디스에이블시킨다.
상기 클럭 드라이버 회로는 출력 전압 상승 구간에서는 활성화되는 상기 내부 클럭 신호의 수를 증가시켜 활성화되는 펌프 그룹의 수를 증가시켜 상기 펌프 회로의 구동 능력을 높이고, 출력 전압 안정화 구간에서는 상기 활성화되는 내부 클럭 신호의 수를 상기 출력 전압 상극 구간에서보다 감소시켜 상기 활성화되는 펌프 그룹의 수를 감소시켜 전력 소모를 감소시킨다.
본 발명의 실시 예에 따르면, 목표로 설정한 바이어스 값에 따라 다수의 스테이지로 구성된 펌프 회로 중 일부 스테이지만을 활성화시켜 전력 소모를 감소시키고, 출력 전압이 상기 목표로 설정한 바이어스 값 이상으로 상승할 경우, 다수의 펌프단 중 일부만을 활성화시켜 전력 소모를 감소시키고 출력 전압의 리플을 감소시킬 수 있다.
도 1은 본 발명의 일실시 예에 따른 반도체 소자의 고전압 생성 회로를 나타내는 구성도이다.
도 2는 본 발명의 다른 실시 예에 따른 반도체 소자의 고전압 생성 회로를 나타내는 구성도이다.
도 3은 도 2의 클럭 드라이버의 상세 회로도이다.
도 4는 본 발명의 실시 예에 따른 출력 전압과 사용되는 신호들을 나타내는 파형도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허청구범위에 의해서 이해되어야 한다.
도 1은 본 발명의 일실시 예에 따른 반도체 소자의 고전압 생성 회로를 나타내는 구성도이다.
고전압 생성 회로(100)는 오실레이터(110), 클럭 드라이버 회로(120), 펌프 회로(130)를 포함한다.
오실레이터(110)는 발진 동작을 수행하여 일정한 주기를 갖는 클럭 신호(CLK)를 생성한다.
클럭 드라이버 회로(120)는 다수의 클럭 드라이버(CD1 내지 CDn)를 포함한다. 다수의 클럭 드라이버(CD1 내지 CDn)는 목표로 설정한 바이어스 값(Vpp)에 따라 인에이블되는 제어 신호(CON_1 내지 CON_n)에 각각 응답하여 각각 내부 클럭 신호(CLK1 내지 CLKn)들 중 하나를 생성한다.
펌프 회로(130)는 다수의 펌프 유닛(PU_A1~PU_An, PU_B1~PU_Bn, PU_C1~PU_Cn)을 포함한다. 다수의 펌프 유닛(PU_A1~PU_An)과, 다수의 펌프 유닛(PU_B1~PU_Bn) 및 다수의 펌프 유닛(PU_C1~PU_Cn)은 각각 직렬 연결되며, 동일한 출력 노드(Q)를 공유한다. 또한 클럭 드라이버 회로(120)에서 출력된 다수의 내부 클럭 신호(CLK1 내지 CLKn)들 중 동일한 내부 클럭 신호(예를 들어 CLK1)를 인가받는 다수의 펌프 유닛(예를 들어 PU_A1, PU_B1, PU_C1)은 동일한 스테이지로 그룹핑된다. 즉, 다수의 펌프 유닛(PU_A1~PU_An, PU_B1~PU_Bn, PU_C1~PU_Cn)은 다수의 스테이지(131 내지 134)로 그룹핑될 수 있다. 다수의 펌프 유닛(PU_A1~PU_An, PU_B1~PU_Bn, PU_C1~PU_Cn) 각각은 부스팅 캐패시터를 포함하며, 입력되는 내부 클럭을 펌핑하여 펌핑 전압을 생성한다.
도 1을 참조하여 본 발명의 일실시 예에 따른 반도체 소자의 고전압 생성 회로의 동작을 설명하면 다음과 같다.
먼저 목표로 설정한 출력 바이어스 값이 10V라고 가정하고, 펌프 회로(130)의 하나의 스테이지에서 펌펑 동작을 수행하여 생성할 수 있는 전압이 2.5V라고 가정하여 설명한다.
오실레이터(110)는 발진 동작을 수행하여 일정한 주기의 클럭 신호(CLK)를 생성한다.
목표로 설정한 출력 바이어스 값이 10V이고, 하나의 스테이지에서 펌펑 동작을 수행하여 생성할 수 있는 전압이 2.5V이며, 적어도 4개의 스테이지가 펌펑 동작을 수행하여야 원하는 출력 바이어스 값 이상을 생성할 수 있다. 이에 클럭 드라이버 회로(120)의 클럭 드라이버(CDn-4 내지 CDn)를 활성화시켜 내부 클럭 신호(CLKn-4 내지 CLKn)를 생성한다. 즉, 클럭 드라이버(CDn-4 내지 CDn)가 활성화되는 제어 신호들(CON_n-4 내지 CON_n)에 내부 클럭 신호(CLKn-4 내지 CLKn)를 각각 생성한다.
이때 활성화되는 클럭 드라이버는 출력 노드(Q)와 인접한 펌프 회로(130)의 스테이지와 대응되는 순서대로 활성화되는 것이 바람직하다.
펌프 회로(130)는 클럭 드라이버 회로(120)에서 출력되는 내부 클럭 신호(CLKn-4 내지 CLKn)에 응답하여 대응하는 스테이지들이 펌펑 동작을 수행한다. 즉 내부 클럭 신호(CLKn-4 내지 CLKn)에 응답하여 출력 노드(Q)와 인접한 5개의 펌프 회로(130)의 스테이지들이 펌핑 동작을 수행하여 목표로 설정한 바이어스 이상의 전압을 생성하여 고전압(Vpp)으로 출력한다.
이때 나머지 스테이지에 포함된 펌프 유닛들은 내부 클럭 신호들이 인가되지 않으므로 펌핑 동작을 수행하지 않는다. 이로 인하여 반도체 소자의 전력 소모가 감소된다.
도 2는 본 발명의 다른 실시 예에 따른 반도체 소자의 고전압 생성 회로를 나타내는 구성도이다.
도 2를 참조하면, 고전압 생성 회로(200)는 오실레이터(210), 클럭 드라이버 회로(220), 펌프 회로(230), 및 검출 회로(240)를 포함한다.
오실레이터(210)는 발진 동작을 수행하여 일정한 주기를 갖는 클럭 신호(CLK)를 생성한다.
클럭 드라이버 회로(220)는 다수의 클럭 드라이버(CD1 내지 CD3)를 포함한다. 다수의 클럭 드라이버(CD1 내지 CD3)는 검출 회로(240)에서 출력된 검출 신호(DET)에 응답하여 각각 내부 클럭(CLK1 내지 CLK3) 중 하나를 출력한다.
펌프 회로(230)는 다수의 펌프 유닛(PU_A1~PU_An, PU_B1~PU_Bn, PU_C1~PU_Cn)을 포함한다. 다수의 펌프 유닛(PU_A1~PU_An)과, 다수의 펌프 유닛(PU_B1~PU_Bn) 및 다수의 펌프 유닛(PU_C1~PU_Cn)은 각각 직렬 연결되어 다수의 펌프 그룹(231, 232, 및 233)으로 정의된다. 각 펌프 그룹 내의 다수의 펌프 유닛들은 동일한 내부 클럭에 의해 펌핑 동작을 수행한다. 각 펌프 그룹(231, 232, 및 233)은 동일한 출력 노드(Q)를 공유한다. 다수의 펌프 유닛(PU_A1~PU_An, PU_B1~PU_Bn, PU_C1~PU_Cn) 각각은 부스팅 캐패시터를 포함하며, 입력되는 내부 클럭을 펌핑하여 펌핑 전압을 생성한다.
검출 회로(240)는 다수의 검출기(241 내지 242)를 포함한다. 다수의 검출기(241 내지 242) 각각은 출력 전압(Vpp)과 제1 내지 제3 기준 전압(Vref1 내지 Vref3)을 비교하여 다수의 검출 신호(DET; DET1 내지 DET3)를 출력한다.
도 3은 도 2의 클럭 드라이버의 상세 회로도이다.
다수의 클럭 드라이버는 서로 동일한 구조로 구성되고 사용되는 검출 신호(DET)만이 서로 다르다. 클럭 드라이버(CD1)을 예를 들어 설명하면 다음과 같다.
도 3을 참조하면, 클럭 드라이버(CD1)는 다수의 낸드 게이트(ND1 및ND2), 다수의 인버터(IV1 및 IV2)를 포함한다.
낸드 게이트(ND1)는 클럭 드라이버 인에이블 신호(EN)와 다수의 검출 신호 중 하나(DET1)를 논리 조합하여 출력 신호를 생성한다. 인버터(IV1)는 낸드 게이트(ND1)의 출력 신호를 반전시켜 클럭 인에이블 신호(CLK_EN)를 생성한다. 낸드 게이트(ND2)는 클럭 인에이블 신호(CLK_EN)와 오실레이터(210)에서 생성된 클럭 신호(CLK)를 논리 조합하여 출력 신호를 생성한다. 인버터(IV2)는 낸드 게이트(ND2)의 출력 신호를 반전시켜 내부 클럭 신호(CLK1)를 생성한다.
즉, 클럭 드라이버(CD1)는 다수의 검출 신호 중 하나(DET1)에 응답하여 클럭 신호(CLK)를 내부 클럭 신호(CLK1)로 생성하는 동작을 수행한다. 만약 클럭 드라이버(CD1)에 대응하는 검출 신호가 디스에이블 상태일 경우, 클럭 드라이버(CD1)는 내부 클럭 신호(CLK1)를 생성하지 않는다. 이로 인해 클럭 드라이버(CD1)에 대응하는 펌프 회로(230)의 펌프 그룹(231)은 비활성화된다.
도 4는 본 발명의 실시 예에 따른 출력 전압과 사용되는 신호들을 나타내는 파형도이다.
도 2 내지 도 4를 참조하여, 본 발명의 다른 실시 예에 따른 고전압 생성 회로의 동작을 설명하면 다음과 같다.
1) 전압 상승 구간(①)
전압 상승 구간은 로우 레벨의 출력 노드(Q)의 전위를 목표 바이어스 레벨까지 상승하키는 구간이다. 이를 위해 오실레이터(210)는 발진 동작을 수행하여 일정한 주기를 갖는 클럭 신호(CLK)를 생성한다. 검출 회로(240)는 초기 동작시 로우 레벨의 출력 노드(Q)의 전위를 검출하여 하이 레벨의 다수의 검출 신호(DET)를 출력한다. 클럭 드라이버 회로(220)의 다수의 클럭 드라이버(CD1 내지 CD3)는 하이 레벨의 다수의 검출 신호(DET)에 응답하여 하이 레벨의 클럭 인에이블 신호(CLK_EN(A))를 생성하고, 클럭 인에이블 신호(CLK_EN(A))와 클럭 신호(CLK)를 이용하여 클럭 신호들(CLK1 내지 CLK3)을 출력한다. 펌프 회로(230)의 다수의 펌프 그룹들(231 내지 233)은 내부 클럭 신호들(CLK1 내지 CLK3)에 각각 응답하여 펌핑 동작을 수행한다. 이로써 출력 노드(Q)의 출력 전압(Vpp)은 목표 바이어스 레벨까지 상승한다.
2) 안정화 구간((②)
출력 전압(Vpp)이 목표 바이어스 레벨 이상으로 상승한 경우, 검출 회로(240)는 출력 노드(Q)의 전위를 검출하여 다수의 검출 신호 중 일부만을 하이 레벨로 출력한다. 예를 들어 다수의 클럭 드라이버 중 클럭 드라이버(CD1)에 입력되는 검출 신호만을 하이 레벨로 출력하고, 나머지 클럭 드라이버(CD2 및 CD3)에 입력되는 검출 신호는 로우 레벨로 출력한다. 예를 들어 클럭 드라이버(CD1)는 검출 신호(DET)에 응답하여 하이 레벨의 클럭 인에이블 신호(CLK_EN(A))를 생성하고, 나머지 클럭 드라이버(CD2 및 CD3)는 검출 신호(DET)에 응답하여 로우 레벨의 클럭 인에이블 신호(CLK_EN(B))를 생성한다. 이로 인하여 클럭 드라이버(CD1) 만이 내부 클럭 신호(CLK1)를 생성하고, 나머지 클럭 드라이버(CD2 및 CD3)는 내부 클럭 신호를 생성하지 않는다. 따라서, 클럭 드라이버(CD1)에 대응하는 펌프 그룹(231)만이 펌핑 동작을 수행하여 출력 노드(Q)의 전위를 유지하게 된다. 이는 출력 노드(Q)의 전위가 목표 바이어스 이상으로 상승한 경우, 다수의 펌프 그룹 중 일부만이 펌핑 동작을 수행하여도 목표 바이어스를 유지할 수 있으므로 불필요한 펌프 그룹의 동작을 차단하여 전력 소모를 감소시키고, 구동 능력을 감소시켜 출력 전압(Vpp)의 리플을 감소시킬 수 있다.
3) 전압 복구 구간(③)
전압 복구 구간은 반도체 소자에서 출력 전압(Vpp)을 사용하여 출력 전압(Vpp)의 레벨이 하강할 경우 이를 다시 목표 바이어스 이상으로 상승시키는 구간이다. 이는 상술한 전압 상승 구간(①)의 동작과 동일하게 다수의 펌프 그룹(231 내지 233)을 사용하여 펌프 회로(230)의 구동능력을 상승시켜 빠르게 출력 전압(Vpp)을 목표 바이어스 이상으로 상승시킨다.
210 : 오실레이터 220 : 클럭 드라이버 회로
230 : 펌프 회로 240 : 검출 회로
CD1 ~ CD3 : 클럭 드라이버
PU_A1~PU_An, PU_B1~PU_Bn, PU_C1~PU_Cn : 펌프 유닛

Claims (11)

  1. 클럭 신호에 응답하여 다수의 내부 클럭 신호를 생성하되, 목표 바이어스 레벨에 따라 활성화되는 상기 다수의 내부 클럭 신호의 수를 제어하는 클럭 드라이버 회로; 및
    상기 활성화되는 내부 클럭 신호들에 응답하여 펌핑 동작을 수행하여 상기 목표 바이어스 레벨 이상의 고전압을 생성하되, 상기 활성화되는 내부 클럭 신호들의 수에 따라 펌핑 동작을 수행하는 펌프 스테이지의 수가 제어되는 펌프 회로를 포함하는 반도체 소자의 고전압 생성 회로.
  2. 제 1 항에 있어서,
    상기 클럭 신호를 생성하는 오실레이터를 더 포함하는 반도체 소자의 고전압 생성 회로.
  3. 제 1 항에 있어서,
    상기 클럭 드라이버 회로는 상기 다수의 내부 클럭 신호 중 어느 하나를 생성하는 다수의 클럭 드라이버를 포함하며, 상기 다수의 클럭 드라이버 각각은 상기 목표 바이어스 레벨에 따라 활성화되는 반도체 소자의 고전압 생성 회로.
  4. 제 1 항에 있어서,
    상기 펌프 회로는 다수의 상기 펌프 스테이지를 포함하며, 상기 다수의 펌프 스테이지는 출력단에 직렬 연결되는 반도체 소자의 고전압 생성 회로.
  5. 제 4 항에 있어서,
    상기 다수의 펌프 스테이지 각각은 상기 다수의 내부 클럭 신호 중 어느 하나에 응답하여 펌핑 동작을 수행하고, 상기 펌핑 동작으로 생성된 펌핑 전압을 인접한 펌프 스테이지로 전송하는 반도체 소자의 고전압 생성 회로.
  6. 클럭 신호에 응답하여 다수의 내부 클럭 신호를 생성하는 클럭 드라이버 회로;
    상기 다수의 내부 클럭 신호에 응답하여 고전압을 생성하여 출력단으로 출력하는 펌프 회로; 및
    출력단의 전위를 검출하여 검출 신호를 생성하는 검출 회로를 포함하며,
    상기 클럭 드라이버 회로는 상기 검출 신호에 응답하여 상기 다수의 내부 클럭 신호 중 일부를 디스에이블시키는 반도체 소자의 고전압 생성 회로.
  7. 제 6 항에 있어서,
    상기 클럭 신호를 생성하는 오실레이터를 더 포함하는 반도체 소자의 고전압 생성 회로.
  8. 제 6 항에 있어서,
    상기 클럭 드라이버 회로는 상기 클럭 신호와 상기 검출 신호에 응답하여 상기 다수의 내부 클럭 신호 중 어느 하나를 생성하는 다수의 클럭 드라이를 포함하는 반도체 소자의 고전압 생성 회로.
  9. 제 6 항에 있어서,
    상기 펌프 회로는 상기 출력단에 병렬 연결된 다수의 펌프 그룹을 포함하며, 각각의 상기 펌프 그룹은 상기 내부 클럭 신호들 중 어느 하나에 응답하여 펌핑 동작을 실행하는 반도체 소자의 고전압 생성 회로.
  10. 제 8 항에 있어서,
    상기 클럭 드라이버 회로는
    인에이블 신호와 상기 검출 신호에 응답하여 클럭 인에이블 신호를 생성하는 제1 논리 게이트; 및
    상기 클럭 인에이블 신호와 상기 클럭 신호에 응답하여 상기 내부 클럭 신호 중 어느 하나를 생성하는 제2 논리 게이트를 포함하는 반도체 소자의 고전압 생성 회로.
  11. 제 9 항에 있어서,
    상기 클럭 드라이버 회로는 출력 전압 상승 구간에서는 활성화되는 상기 내부 클럭 신호의 수를 증가시켜 활성화되는 펌프 그룹의 수를 증가시켜 상기 펌프 회로의 구동 능력을 높이고,
    출력 전압 안정화 구간에서는 상기 활성화되는 내부 클럭 신호의 수를 상기 출력 전압 상극 구간에서보다 감소시켜 상기 활성화되는 펌프 그룹의 수를 감소시켜 전력 소모를 감소시키는 반도체 소자의 고전압 생성 회로.
KR1020100066499A 2010-07-09 2010-07-09 반도체 소자의 고전압 생성 회로 KR20120005825A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100066499A KR20120005825A (ko) 2010-07-09 2010-07-09 반도체 소자의 고전압 생성 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100066499A KR20120005825A (ko) 2010-07-09 2010-07-09 반도체 소자의 고전압 생성 회로

Publications (1)

Publication Number Publication Date
KR20120005825A true KR20120005825A (ko) 2012-01-17

Family

ID=45611788

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100066499A KR20120005825A (ko) 2010-07-09 2010-07-09 반도체 소자의 고전압 생성 회로

Country Status (1)

Country Link
KR (1) KR20120005825A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190085845A (ko) * 2018-01-11 2019-07-19 윈본드 일렉트로닉스 코포레이션 반도체 기억 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190085845A (ko) * 2018-01-11 2019-07-19 윈본드 일렉트로닉스 코포레이션 반도체 기억 장치

Similar Documents

Publication Publication Date Title
JP6195393B1 (ja) 出力回路
US20080116963A1 (en) Clock control circuit and voltage pumping device using the same
JP2010124618A (ja) 電源回路
JP4805748B2 (ja) 昇圧回路
US9208834B2 (en) Latch circuit, nonvolatile memory device and integrated circuit
KR100521385B1 (ko) 고전압 발생 회로 및 그것을 포함한 반도체 메모리 장치
KR20080100539A (ko) 반도체 소자의 내부전압 발생기 및 발생방법
KR20070109104A (ko) 반도체 메모리 장치의 로우 어드레스 제어 회로 및 방법
US9557788B2 (en) Semiconductor memory device including array e-fuse
JP2005276408A (ja) 半導体素子における高電圧の発生回路及びその方法
US10651732B2 (en) Charge pumps and methods of operating charge pumps
US8779845B2 (en) Semiconductor apparatus
KR100870428B1 (ko) 반도체 메모리장치의 고전압발생회로
KR20120005825A (ko) 반도체 소자의 고전압 생성 회로
US7276959B2 (en) Pumping circuit of semiconductor device
US8692607B2 (en) Control circuit for an internal voltage generation circuit
KR100911189B1 (ko) 반도체 메모리 장치의 클럭 제어 회로
KR100941631B1 (ko) 반도체장치의 고전압제어회로
JP2012099176A (ja) 電圧発生回路
KR101005128B1 (ko) 반도체 소자의 차지 펌프 회로
KR100675899B1 (ko) 내부전압 발생회로 및 내부전압 공급장치
KR100915826B1 (ko) 반도체 집적회로의 전압 생성 장치 및 그 제어 방법
KR100877623B1 (ko) 피크 전류와 전원 노이즈를 감소시키기 위한 고전압발생회로와 그 방법
US9134749B2 (en) Internal voltage generator and method of generating internal voltage
KR101040001B1 (ko) 전압 공급 회로

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination