KR100877623B1 - 피크 전류와 전원 노이즈를 감소시키기 위한 고전압발생회로와 그 방법 - Google Patents

피크 전류와 전원 노이즈를 감소시키기 위한 고전압발생회로와 그 방법 Download PDF

Info

Publication number
KR100877623B1
KR100877623B1 KR1020070014467A KR20070014467A KR100877623B1 KR 100877623 B1 KR100877623 B1 KR 100877623B1 KR 1020070014467 A KR1020070014467 A KR 1020070014467A KR 20070014467 A KR20070014467 A KR 20070014467A KR 100877623 B1 KR100877623 B1 KR 100877623B1
Authority
KR
South Korea
Prior art keywords
clock signals
generating
high voltage
clock
response
Prior art date
Application number
KR1020070014467A
Other languages
English (en)
Other versions
KR20080075376A (ko
Inventor
권오석
최기환
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070014467A priority Critical patent/KR100877623B1/ko
Priority to US11/962,436 priority patent/US7554386B2/en
Publication of KR20080075376A publication Critical patent/KR20080075376A/ko
Application granted granted Critical
Publication of KR100877623B1 publication Critical patent/KR100877623B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Read Only Memory (AREA)

Abstract

고전압 발생회로가 개시된다. 상기 고전압 발생회로는 다수의 고전압 발생유닛들 및 제어회로를 구비한다. 상기 다수의 고전압 발생유닛들 각각은 다수의 클럭신호들 중에서 대응하는 클럭신호에 응답하여 서로 다른 전압 레벨을 갖는 고전압을 발생한다. 상기 제어회로는 상기 고전압의 전압 레벨에 기초하여 서로 동시에 토글링되지 않는 상기 다수의 클럭신호들을 발생한다.
고전압 발생회로, 클럭신호, 펌핑, 피크 전류

Description

피크 전류와 전원 노이즈를 감소시키기 위한 고전압 발생회로와 그 방법{High voltage generation circuit and method for reducing peak current and power noise}
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 일반적인 고전압 발생회로의 구조도이다.
도 2는 일반적인 고전압 발생회로의 고전압을 발생시키기 위한 클럭신호들의 타이밍도이다.
도 3은 본 발명의 실시예에 따른 고전압 발생회로의 구조도이다.
도 4는 도 3에 도시된 펌프의 회로도이다.
도 5는 도 3에 도시된 레귤레이터의 회로도이다.
도 6은 본 발명의 실시예에 따른 고전압 발생회로의 고전압을 발생시키기 위한 클럭신호들의 타이밍도이다.
도 7은 본 발명의 다른 실시예에 따른 고전압 발생회로의 고전압을 발생시키기 위한 클럭신호들의 타이밍도이다.
본 발명은 고전압 발생회로에 관한 것으로, 보다 상세하게는 소모 전류의 피크 값과 전원 노이즈를 감소시킬 수 있는 고전압 발생회로 및 그 발생방법에 관한 것이다.
전기적으로 프로그램 및 소거할 수 있는 메모리 셀들을 구비하는 NAND 플래쉬 메모리 장치, NOR 플래쉬 메모리 장치, EEPROM 장치 등의 반도체 메모리 장치들은 상기 메모리 셀들을 프로그램하거나 소거하기 위하여 일반적인 전원 전압보다 높은 고전압을 이용한다.
예를 들면 플래쉬 메모리 장치는 메모리 셀들에 대한 프로그램 동작, 소거 동작, 또는 데이터 독출 동작시 서로 다른 전압 레벨을 갖는 전압들을 필요로 한다.
즉, 상기 다수의 반도체 메모리 장치들 각각은 동작 목적에 따라 서로 다른 전압 레벨을 가지는 다수의 고전압을 발생하는 고전압 발생회로를 필요로 한다.
도 1은 일반적인 고전압 발생회로(100)의 구조도이고, 도 2는 상기 고전압 발생회로(100)의 고전압을 발생시키기 위한 클럭신호들(CLK1과 CLK2)의 타이밍도이다
도 1을 참조하면, 상기 고전압 발생회로(100)는 다수의 고전압 발생유닛들(110과 120)을 구비한다. 상기 다수의 고전압 발생유닛들(110과 120) 각각은 서로 다른 전압 레벨을 갖는 고전압(VPP1과 VPP2)을 발생한다.
상기 다수의 고전압 발생유닛들(110과 120) 각각은 레귤레이터(112 또는 122), 클럭 발생기(114 또는 124), 및 펌프(116 또는 126)를 구비한다. 상기 레귤레이터들(112와 122) 각각은 대응하는 고전압(VPP1 또는 VPP2)의 전압 레벨에 기초하여 인에이블 신호(EN_CLK1 또는 EN_CLK2)를 발생한다.
상기 레귤레이터(112 또는 122)들 각각은 상기 인에이블 신호(EN_CLK1 또는 EN_CLK2)에 응답하여 클럭신호(CLK1 또는 CLK2)를 발생한다. 도 2를 참조하면 상기 클럭신호들(CLK1과 CLK2)은 동일한 위상을 가질 수 있다.
상기 펌프들(116과 126) 각각은 상기 클럭신호(CLK1 또는 CLK2)를 수신하고 상기 클럭신호(CLK1 또는 CLK2)에 상응하는 고전압들(VPP1 또는 VPP2)을 발생하여 출력한다. 도 2에 도시된 바와 같이 상기 클럭신호들(CLK1과 CLK2)이 동일한 위상을 가질 경우 상기 펌프들(116과 126)은 동시에 고전압 발생을 위한 펌핑 동작을 시작한다.
상기 다수의 펌프들(116과 126) 각각이 동시에 고전압(VPP1과 VPP2)을 출력하는 경우 상기 고전압 발생회로(100)의 소모 전류의 피크 값과 전원 노이즈가 증가할 수 있다.
더구나 상기 클럭신호들(CLK1과 CLK2)의 위상이 동일한 경우 상기 다수의 펌프들(116과 126) 각각이 펌핑 동작을 수행하는 시점이 동일하게 되므로 소모 전류의 피크 값과 전원 노이즈는 더욱 증가할 수 있다. 상기 고전압 발생회로(100)가 안정적인 고전압을 발생하기 위해서는 상기 소모 전류의 피크 값과 상기 전원 노이즈를 감소시킬 필요가 있다.
따라서 본 발명이 이루고자 하는 기술적인 과제는 다수의 고전압들을 발생시키기 위한 클럭신호들의 토글링 구간 또는 상기 클럭신호들의 위상을 제어함으로써 소모 전류의 피크 값과 전원 노이즈를 감소시킬 수 있는 고전압 발생회로를 제공하는 것이다.
상기 기술적 과제를 달성하기 위한 고전압 발생회로는 다수의 고전압 발생유니들 및 제어회로를 구비한다. 상기 다수의 고전압 발생유닛들 각각은 다수의 제1클럭신호들 중에서 대응하는 제1클럭신호에 응답하여 서로 다른 전압 레벨을 갖는 고전압을 발생하고, 상기 고전압의 전압 레벨에 기초하여 제2클럭신호를 발생한다.
상기 제어회로는 상기 다수의 제2클럭신호들을 수신하고, 수신된 상기 다수의 제2클럭신호들 각각에 기초하여 서로 동시에 토글링되지 않는 상기 다수의 제1클럭신호들을 발생한다.
상기 고전압 발생 유닛들 각각은 펌프, 레귤레이터, 및 클럭 발생기를 더 구비할 수 있다. 상기 펌프는 상기 다수의 제1클럭신호들 중에서 대응하는 제1클럭신호에 응답하여 상기 다수의 고전압들 중에서 대응하는 고전압을 발생한다.
상기 레귤레이터는 상기 대응하는 고전압의 전압 레벨에 기초하여 인에이블 신호를 발생한다. 상기 클럭 발생기는 상기 인에이블 신호에 응답하여 상기 다수의 제2클럭신호들 중에서 대응하는 제2클럭신호를 발생한다.
상기 기술적 과제를 달성하기 위한 다른 고전압 발생회로는 다수의 고전압 발생유닛들 및 제어회로를 구비한다. 상기 다수의 고전압 발생유닛들 각각은 다수 의 제1클럭신호들 중에서 대응하는 제1클럭신호에 응답하여 서로 다른 전압 레벨을 갖는 고전압을 발생하고, 상기 고전압의 전압 레벨에 기초하여 제2클럭신호를 발생한다.
상기 제어회로는 상기 다수의 제2클럭신호들을 수신하고, 수신된 상기 다수의 제2클럭신호들 각각에 기초하여 서로 다른 위상을 갖는 상기 다수의 제1클럭신호들을 발생한다.
상기 고전압 발생 유닛들 각각은 펌프, 레귤레이터, 및 클럭 발생기를 더 구비할 수 있다. 상기 펌프는 상기 다수의 제1클럭신호들 중에서 대응하는 제1클럭신호에 응답하여 상기 다수의 고전압들 중에서 대응하는 고전압을 발생한다.
상기 레귤레이터는 상기 대응하는 고전압의 전압 레벨에 기초하여 인에이블 신호를 발생한다. 상기 클럭 발생기는 상기 인에이블 신호에 응답하여 상기 다수의 제2클럭신호들 중에서 대응하는 제2클럭신호를 발생한다.
상기 기술적 과제를 달성하기 위한 고전압 발생방법은 다수의 제1클럭신호들 각각에 응답하여 서로 다른 전압 레벨을 갖는 다수의 고전압들을 발생하고, 상기 다수의 고전압들 각각의 전압 레벨에 기초하여 다수의 제2클럭신호들을 발생하는 단계 및 상기 다수의 제2클럭신호들을 수신하고, 수신된 상기 다수의 제2클럭신호들 각각에 기초하여 서로 동시에 토글링되지 않는 상기 다수의 제1클럭신호들을 발생하는 단계를 구비한다.
상기 제2클럭신호들을 발생하는 단계는 상기 다수의 제1클럭신호들 각각에 응답하여 상기 다수의 고전압들을 발생하는 단계, 상기 다수의 고전압들 각각의 전 압 레벨에 기초하여 다수의 인에이블 신호들을 발생하는 단계, 및 상기 다수의 인에이블 신호들 각각에 응답하여 상기 다수의 제2클럭신호들을 발생하는 단계를 더 구비할 수 있다.
상기 기술적 과제를 달성하기 위한 다른 고전압 발생방법은 다수의 제1클럭신호들 에 응답하여 서로 다른 전압 레벨을 갖는 다수의 고전압들을 발생하고, 상기 고전압들 각각의 전압 레벨에 기초하여 다수의 제2클럭신호들을 발생하는 단계 및 상기 다수의 제2클럭신호들을 수신하고, 수신된 상기 다수의 제2클럭신호들 각각에 기초하여 서로 다른 위상을 갖는 상기 다수의 제1클럭신호들을 발생하는 단계를 구비한다.
상기 제2클럭신호들을 발생하는 단계는 상기 다수의 제1클럭신호들 각각에 응답하여 상기 다수의 고전압들을 발생하는 단계, 상기 다수의 고전압들 각각의 전압 레벨에 기초하여 다수의 인에이블 신호들을 발생하는 단계, 및 상기 다수의 인에이블 신호들 각각에 응답하여 상기 다수의 제2클럭신호들을 발생하는 단계를 더 구비할 수 있다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 3은 본 발명의 실시예에 따른 고전압 발생회로(300)의 구조도이다. 도 3을 참조하면, 상기 고전압 발생회로(300)는 제어회로(305) 및 다수의 고전압 발생유닛들(310과 320)를 구비한다.
상기 다수의 고전압 발생유닛들(310과 320) 각각은 다수의 제1클럭신호들(CLK11 또는 CLK12) 중에서 대응하는 제1클럭신호에 응답하여 고전압(VPP1 또는 VPP2)을 발생한다. 상기 고전압들(VPP1과 VPP2)의 전압 레벨은 서로 다를 수 있다.
그러므로 상기 고전압들(VPP1과 VPP2) 각각은 서로 다른 용도(예컨대, 반도체 메모리 장치의 프로그램 전압, 소거 전압 등)로 사용될 수 있다. 또한 상기 다수의 고전압 발생유닛들(310과 320) 각각은 상기 고전압들(VPP1과 VPP2) 각각의 전압 레벨에 기초하여 제2클럭신호(CLK21 또는 CLK22)를 발생한다.
상기 제어회로(305)는 상기 다수의 제2클럭신호들(CLK21과 CLK22)을 수신하고, 수신된 상기 다수의 제2클럭신호들(CLK21과 CLK22) 각각에 기초하여 서로 동시에 토글링되지 않는 상기 다수의 제1클럭신호들(CLK11과 CLK12)을 발생한다.
상기 다수의 고압 발생유닛들(310과 320) 각각은 펌프(312 또는 322), 레귤레이터(314 또는 324), 및 클럭 발생기(316 또는 326)를 구비한다.
상기 펌프(312 또는 322)는 상기 다수의 제1클럭신호들(CLK11 또는 CLK12) 중에서 대응하는 제1클럭신호에 응답하여 상기 다수의 고전압들(VPP1 또는 VPP2) 중에서 대응하는 고전압을 발생한다.
상기 레귤레이터(314 또는 324)는 상기 대응하는 고전압의 전압 레벨에 기초하여 인에이블 신호(EN_CLK1 또는 EN_CLK2)를 발생한다. 상기 클럭 발생기(316 또 는 326)는 상기 인에이블 신호(EN_CLK1 또는 EN_CLK2)에 응답하여 상기 다수의 제2클럭신호들(CLK21과 CLK22) 중에서 대응하는 제2클럭신호를 발생한다.
도 4는 도 3에 도시된 펌프(312)의 회로도이다. 도 4를 참조하면, 상기 펌프(312)는 전원 전압 라인(VCC)와 출력단자(VPP) 사이에 직렬로 접속된 다수의 다이오드들(D1~Dn) 및 상기 다수의 다이오드들(D1~Dn) 각각의 입력단에 접속되는 다수의 커패시터들(C1~Cn)을 구비한다.
상기 다수의 커패시터들(C1~Cn) 각각은 클럭신호(CLK11) 또는 상보 클럭신호(CLK11B)에 응답하여 인접한 커패시터와 서로 교대로 인에이블된다. 상기 다수의 커패시터들(C1~Cn) 중에서 인에이블된 커패시터는 상기 출력단자(VPP)로 전하를 펌핑한다.
도 5는 도 3에 도시된 레귤레이터(314)의 회로도이다. 상기 레귤레이터(314)는 상기 고전압 발생회로(300)로부터 출력되는 고전압(VPP1)의 전압 레벨에 기초하여 인에이블 신호(EN_CLK1)를 발생한다.
상기 레귤레이터(314)는 상기 고전압(VPP1)으로부터 다수의 전압 분배 저항들(R1와 R2)에 의하여 분배된 센싱 전압(VS)과 기준 전압(Vref)을 비교하고, 비교 결과에 기초하여 인에이블 신호(EN_CLK1)를 발생한다.
상기 레귤레이터(314)는 상기 센싱 전압(VS)이 상기 기준 전압(Vref)보다 낮으면 제1논리 레벨 값(예컨대, 논리값 '0')을 가지는 인에이블 신호를 출력하고, 상기 센싱 전압(VS)이 상기 기준 전압(Vref)보다 높으면 제2논리 레벨 값(예컨대, 논리값 '1')을 가지는 인에이블 신호를 출력할 수 있다.
도 6과 도 7 각각은 본 발명의 실시예에 따른 고전압 발생회로(300)의 고전압을 발생시키기 위한 클럭신호들(CLK11~CLK22)의 타이밍도이다.
이하에서 도 3 내지 도6을 참조하여 상기 다수의 클럭신호들(CLK11~CLK22)이 발생하는 과정 및 상기 고전압들(VPP1 및 VPP2)이 발생하는 과정을 설명한다.
다수의 고압 발생유닛들(310과 320) 각각의 클럭 발생기(316 또는 326)는 대응하는 레귤레이터(314 또는 324)로부터 출력되는 인에이블 신호(EN_CLK1 또는 EN_CLK2)에 응답하여 상기 제2클럭신호(CLK21 또는 CLK22)를 발생한다. 도 6 또는 도 7에 도시된 바와 같이 상기 제2클럭신호들(CLK21과 CLK22)은 동일한 위상을 가질 수 있다.
제어회로(305)는 상기 다수의 제2클럭신호들(CLK21와 CLK22)을 수신하고, 상기 제2클럭신호들(CLK21와 CLK22) 각각의 토글링 구간을 제어하거나 상기 제2클럭신호들(CLK21와 CLK22) 각각의 위상을 제어하여 상기 다수의 제1클럭신호들(CLK11과 CLK12)을 발생한다.
도 6에 도시된 바와 같이, 상기 제어회로(305)는 상기 다수의 제1클럭신호들(CLK11와 CLK12)이 동시에 토글링 되지 않도록 상기 제2클럭신호들(CLK21과 CLK22)제어할 수 있다.
즉, 상기 제어회로(305)는 상기 다수의 제2클럭신호들(CLK21과 CLK22)에 기초하여 서로 동시에 토글링되지 않는 상기 다수의 제1클럭신호들(CLK11과 CLK12)을 발생할 수 있다.
그러면 고전압 발생을 위한 상기 다수의 펌프들(310과 320)의 펌핑 동작은 동시에 수행하지 않는다. 즉, 상기 다수의 펌프들(310과 320)의 동작 구간이 겹치지 않기 때문에 상기 고전압 발생회로(300)의 소모 전류의 피크 값과 전원 노이즈는 감소될 수 있다.
도 7에 도시된 바와 같이, 상기 제어회로(305)는 상기 다수의 제1제어신호들(CLK11와 CLK12)이 서로 다른 위상을 가지도록 상기 제2클럭신호들(CLK21과 CLK22)제어할 수 있다.
그러면 상기 다수의 펌프들(310과 320)은 동일한 시점에서 전하 펌핑 동작을 시작하지 않는다. 그러므로 상기 고전압 발생회로(300)의 소모 전류의 피크 값과 전원 노이즈는 감소될 수 있다.
본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 고압 발생회로는 소모 전류의 피크 값과 전원 노이즈를 감소시킴으로써 안정된 고전압을 제공할 수 있는 효과가 있다.

Claims (8)

  1. 삭제
  2. 각각이 다수의 제1클럭신호들 중에서 대응하는 제1클럭신호에 응답하여 서로 다른 전압 레벨을 갖는 고전압을 발생하고, 상기 고전압의 전압 레벨에 기초하여 제2클럭신호를 발생하는 다수의 고전압 발생유닛들; 및
    상기 다수의 제2클럭신호들을 수신하고, 수신된 상기 다수의 제2클럭신호들 각각에 기초하여 서로 동시에 토글링되지 않는 상기 다수의 제1클럭신호들을 발생하는 제어회로를 구비하며,
    상기 다수의 고전압 발생유닛들 각각은,
    상기 다수의 제1클럭신호들 중에서 대응하는 제1클럭신호에 응답하여 상기 다수의 고전압들 중에서 대응하는 고전압을 발생하는 펌프;
    상기 대응하는 고전압의 전압 레벨에 기초하여 인에이블 신호를 발생하는 레귤레이터; 및
    상기 인에이블 신호에 응답하여 상기 다수의 제2클럭신호들 중에서 대응하는 제2클럭신호를 발생하는 클럭 발생기를 구비하는 고전압 발생회로.
  3. 각각이 다수의 제1클럭신호들 중에서 대응하는 제1클럭신호에 응답하여 서로 다른 전압 레벨을 갖는 고전압을 발생하고, 상기 고전압의 전압 레벨에 기초하여 제2클럭신호를 발생하는 다수의 고전압 발생유닛들; 및
    상기 다수의 제2클럭신호들을 수신하고, 수신된 상기 다수의 제2클럭신호들 각각에 기초하여 서로 다른 위상을 갖는 상기 다수의 제1클럭신호들을 발생하는 제어회로를 구비하며,
    상기 다수의 고전압 발생유닛들 각각은,
    상기 다수의 제1클럭신호들 중에서 대응하는 제1클럭신호에 응답하여 상기 다수의 고전압들 중에서 대응하는 고전압을 발생하는 펌프;
    상기 대응하는 고전압의 전압 레벨에 기초하여 인에이블 신호를 발생하는 레귤레이터; 및
    상기 인에이블 신호에 응답하여 상기 다수의 제2클럭신호들 중에서 대응하는 제2클럭신호를 발생하는 클럭 발생기를 구비하는 고전압 발생회로.
  4. 삭제
  5. 삭제
  6. 다수의 제1클럭신호들 각각에 응답하여 서로 다른 전압 레벨을 갖는 다수의 고전압들을 발생하고, 상기 다수의 고전압들 각각의 전압 레벨에 기초하여 다수의 제2클럭신호들을 발생하는 단계; 및
    상기 다수의 제2클럭신호들을 수신하고, 수신된 상기 다수의 제2클럭신호들 각각에 기초하여 서로 동시에 토글링되지 않는 상기 다수의 제1클럭신호들을 발생하는 단계를 구비하며,
    상기 다수의 제2클럭신호들을 발생하는 단계는,
    상기 다수의 제1클럭신호들 각각에 응답하여 상기 다수의 고전압들을 발생하는 단계;
    상기 다수의 고전압들 각각의 전압 레벨에 기초하여 다수의 인에이블 신호들을 발생하는 단계; 및
    상기 다수의 인에이블 신호들 각각에 응답하여 상기 다수의 제2클럭신호들을 발생하는 단계를 구비하는 고전압 발생방법.
  7. 다수의 제1클럭신호들 각각에 응답하여 서로 다른 전압 레벨을 갖는 다수의 고전압들을 발생하고, 상기 다수의 고전압들 각각의 전압 레벨에 기초하여 다수의 제2클럭신호들을 발생하는 단계; 및
    상기 다수의 제2클럭신호들을 수신하고, 수신된 상기 다수의 제2클럭신호들 각각에 기초하여 서로 다른 위상을 갖는 상기 다수의 제1클럭신호들을 발생하는 단계를 구비하며,
    상기 다수의 제2클럭신호들을 발생하는 단계는,
    상기 다수의 제1클럭신호들 각각에 응답하여 상기 다수의 고전압들을 발생하는 단계;
    상기 다수의 고전압들 각각의 전압 레벨에 기초하여 다수의 인에이블 신호들을 발생하는 단계; 및
    상기 다수의 인에이블 신호들 각각에 응답하여 상기 다수의 제2클럭신호들을 발생하는 단계를 구비하는 고전압 발생방법.
  8. 삭제
KR1020070014467A 2007-02-12 2007-02-12 피크 전류와 전원 노이즈를 감소시키기 위한 고전압발생회로와 그 방법 KR100877623B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070014467A KR100877623B1 (ko) 2007-02-12 2007-02-12 피크 전류와 전원 노이즈를 감소시키기 위한 고전압발생회로와 그 방법
US11/962,436 US7554386B2 (en) 2007-02-12 2007-12-21 High voltage generation circuit and method for reducing peak current and power noise for a semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070014467A KR100877623B1 (ko) 2007-02-12 2007-02-12 피크 전류와 전원 노이즈를 감소시키기 위한 고전압발생회로와 그 방법

Publications (2)

Publication Number Publication Date
KR20080075376A KR20080075376A (ko) 2008-08-18
KR100877623B1 true KR100877623B1 (ko) 2009-01-09

Family

ID=39685324

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070014467A KR100877623B1 (ko) 2007-02-12 2007-02-12 피크 전류와 전원 노이즈를 감소시키기 위한 고전압발생회로와 그 방법

Country Status (2)

Country Link
US (1) US7554386B2 (ko)
KR (1) KR100877623B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8482340B2 (en) * 2011-11-04 2013-07-09 Texas Instruments Incorporated Master-slave low-noise charge pump circuit and method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050094266A (ko) * 2004-03-22 2005-09-27 주식회사 하이닉스반도체 반도체 소자에서의 고전압 발생 회로 및 그 방법
KR20060046999A (ko) * 2004-11-12 2006-05-18 삼성전기주식회사 서로 다른 위상의 클럭신호를 사용한 복수개의 펌핑회로를구비한 차지 펌프
KR20060104893A (ko) * 2005-03-31 2006-10-09 주식회사 하이닉스반도체 전압 부스터 회로

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5602794A (en) 1995-09-29 1997-02-11 Intel Corporation Variable stage charge pump
US6002599A (en) * 1998-04-22 1999-12-14 Industrial Technology Research Institute Voltage regulation circuit with adaptive swing clock scheme
JP2000331489A (ja) 1999-05-18 2000-11-30 Hitachi Ltd 半導体装置及びマイクロコンピュータ
JP2001176279A (ja) 1999-12-14 2001-06-29 Hitachi Ltd 半導体回路装置及び不揮発性半導体メモリ
JP4007494B2 (ja) 2002-05-29 2007-11-14 シャープ株式会社 昇圧装置
JP2004236432A (ja) * 2003-01-30 2004-08-19 Renesas Technology Corp 半導体装置
US7030683B2 (en) * 2004-05-10 2006-04-18 Sandisk Corporation Four phase charge pump operable without phase overlap with improved efficiency
US7427889B2 (en) * 2006-04-28 2008-09-23 Ememory Technology Inc. Voltage regulator outputting positive and negative voltages with the same offsets
JP4843376B2 (ja) * 2006-05-17 2011-12-21 株式会社東芝 電源回路
KR100762241B1 (ko) * 2006-06-30 2007-10-01 주식회사 하이닉스반도체 반도체 메모리의 승압 전압 발생 장치 및 그 제어 방법
KR100816168B1 (ko) * 2006-09-29 2008-03-21 주식회사 하이닉스반도체 반도체 소자의 고전압 발생 장치
US7446596B1 (en) * 2007-05-25 2008-11-04 Atmel Corporation Low voltage charge pump

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050094266A (ko) * 2004-03-22 2005-09-27 주식회사 하이닉스반도체 반도체 소자에서의 고전압 발생 회로 및 그 방법
KR20060046999A (ko) * 2004-11-12 2006-05-18 삼성전기주식회사 서로 다른 위상의 클럭신호를 사용한 복수개의 펌핑회로를구비한 차지 펌프
KR20060104893A (ko) * 2005-03-31 2006-10-09 주식회사 하이닉스반도체 전압 부스터 회로

Also Published As

Publication number Publication date
KR20080075376A (ko) 2008-08-18
US20080191785A1 (en) 2008-08-14
US7554386B2 (en) 2009-06-30

Similar Documents

Publication Publication Date Title
KR100877625B1 (ko) 출력전압의 리플을 감소시키기 위한 고전압 발생회로와 그방법
US7595682B2 (en) Multi-stage charge pump without threshold drop with frequency modulation between embedded mode operations
JP5142861B2 (ja) 内部電圧発生回路
US20150194878A1 (en) Charge pump system and memory
US20100124140A1 (en) Power supply circuit and nand-type flash memory
KR100660638B1 (ko) 고전압 발생 회로 및 이를 구비하는 반도체 장치
JP2003134800A (ja) 電荷ポンプ回路及びポンプ方法
JP2007312492A (ja) 電源回路
US7623394B2 (en) High voltage generating device of semiconductor device
US7245176B2 (en) Apparatus for generating internal voltage in test mode and its method
US6762970B2 (en) Flash memory device
US6373326B1 (en) Writing circuit
KR100877623B1 (ko) 피크 전류와 전원 노이즈를 감소시키기 위한 고전압발생회로와 그 방법
KR100870428B1 (ko) 반도체 메모리장치의 고전압발생회로
KR100803364B1 (ko) 반도체 메모리 장치의 펌핑 전압 생성 회로
CN113903385A (zh) 一种用于物联网安全芯片中非挥发性存储器的低功耗编程电压产生电路及工作方法
KR20100088920A (ko) 반도체 소자의 내부 전압 생성 회로
JP2009129470A (ja) 半導体記憶装置
KR100592772B1 (ko) 고전압 발생회로
KR101005128B1 (ko) 반도체 소자의 차지 펌프 회로
JP2012099176A (ja) 電圧発生回路
KR101040001B1 (ko) 전압 공급 회로
KR100634441B1 (ko) 고전압 발생회로
CN106816176B (zh) 电源供应装置以及升压装置
KR101005143B1 (ko) 고전압 발생 장치의 동작 방법 및 이를 구현하는 고전압 발생 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee