JP2004236432A

JP2004236432A - 半導体装置

Info

Publication number: JP2004236432A
Application number: JP2003021758A
Authority: JP
Inventors: Minoru Senda; 稔千田
Original assignee: Renesas Technology Corp
Current assignee: Renesas Technology Corp
Priority date: 2003-01-30
Filing date: 2003-01-30
Publication date: 2004-08-19
Also published as: CN1286256C; US20040150463A1; CN1520014A; TWI229491B; TW200414654A; US6927620B2

Abstract

【課題】スタンバイ時の消費電流を抑えつつかつ電圧変動の少ない昇圧を実現する昇圧回路を備えた半導体装置を提供する。
【解決手段】半導体装置はスタンバイ時に電源電圧を供給する昇圧回路を備える。昇圧回路は、チャージポンプ回路１１と、チャージポンプ回路１１の出力電圧を検出する第１及び第２の検出回路１３、１５とを備える。第２の検出回路１５は、第１の検出回路１３と異なるＤＣ電流で動作し、第１の検出回路１３の出力Ｖｄｅｔ１により活性化される。チャージポンプ回路１１は、少なくとも第２の検出回路１５の出力Ｖｄｅｔ２に基いて活性化される。
【選択図】図１

Description

【０００１】
【発明の属する技術分野】
本発明は半導体装置における内部電源電圧を発生させる昇圧回路の制御に関する。
【０００２】
【従来の技術】
半導体装置においては装置内部にて所望の電圧を発生させるための回路としてチャージポンプ回路がある。ＦＬＡＳＨＭＥＭＯＲＹ等の半導体装置ではスタンバイ電流を少なくするため、通常動作時とスタンバイ状態のそれぞれで動作する２つの内部電圧発生回路を備えている。
【０００３】
半導体装置における内部電圧発生回路として特許文献１や特許文献２に開示のものがある。これらの特許文献には、チャージポンプ回路と、その出力電圧を検出し、その出力電圧に基いてチャージポンプ回路の動作を制御する回路とを備えた昇圧回路が開示されている。具体的には、その昇圧回路においては、チャージポンプ回路の出力電圧Ｖｐｐを検出し、その出力電圧Ｖｐｐを基準電圧と比較し、出力電圧Ｖｐｐが基準電圧よりも低いときチャージポンプ回路を活性化し、出力電圧Ｖｐｐが基準電圧に達したときにチャージポンプ回路を非活性化する技術が開示されている。
【０００４】
【特許文献１】
特開２００１−９５２３４号公報（段落［０００７］、図１２、図１３等参照）
【特許文献２】
特開２００２−１５５７１号公報（図１〜３、段落［００４３］［００４４］等参照）
【０００５】
【発明が解決しようとする課題】
上記のような昇圧回路では、半導体装置のスタンバイ状態時において消費電流を低減するためには、スタンバイ状態時にチャージポンプ回路の出力電圧に基いてチャージポンプ回路の動作を制御する回路に流れるＤＣ電流を小さくすることが考えられる。
【０００６】
しかし、ＤＣ電流を小さくすると回路の応答性が悪化し、実用上問題となる。スタンバイ状態時において、半導体装置中のトランジスタのリーク電流等による電圧降下の速度は非常に遅いものであるが、チャージポンプ回路による電圧の昇圧速度はそれに比して非常に速い。このため、昇圧回路の応答性が低いと、チャージポンプ回路動作時に高い電圧まで昇圧が行なわれてしまい、電源電圧のリップル量が大きくなるという問題がある。
【０００７】
本発明は上記課題を解決すべくなされたものであり、その目的とするところは、スタンバイ時の消費電流を抑えつつかつ電圧変動の少ない昇圧を実現する昇圧回路を備えた半導体装置を提供することにある。
【０００８】
【課題を解決するための手段】
本発明に係る半導体装置はスタンバイ時に電源電圧を供給する昇圧回路を備える。昇圧回路は、チャージポンプ回路と、チャージポンプ回路の出力電圧を検出する第１及び第２の検出回路とを備える。第２の検出回路は、第１の検出回路と異なるＤＣ電流で動作し、第１の検出回路の出力により活性化される。チャージポンプ回路は少なくとも第２の検出回路の出力に基いて活性化される。
【０００９】
【発明の実施の形態】
以下添付の図面を参照して、本発明に係る半導体装置の実施の形態を詳細に説明する。
【００１０】
実施の形態１．
図１は本発明に係る半導体装置に含まれる昇圧回路の構成を示した図である。この昇圧回路は半導体装置のスタンバイ時の内部電源電圧を発生させるための回路である。昇圧回路は、半導体装置の内部電源電圧を供給するチャージポンプ回路１１と、チャージポンプ回路１１の出力を検出する第１の電圧検出回路１３及び第２の電圧検出回路１５とを備える。チャージポンプ回路１１は第１の電圧検出回路１３及び第２の電圧検出回路１５のそれぞれの出力Ｖｄｅｔ１、Ｖｄｅｔ２に基いて活性化される。第２の検出回路１５は第１の検出回路１３の出力電圧Ｖｄｅｔ１により活性化される。
【００１１】
第１の電圧検出回路１３は比較回路２１と分圧回路２３とを備える。分圧回路２３は図２に示すように複数の抵抗からなる。各抵抗の抵抗値は分圧回路２３の出力Ｖｄｉｖ１がＶｐｐ×ＶＲＥＦ／Ｖｐｐｔａｒｇｅｔとなるよう定められる。ここで、ＶＲＥＦは基準電圧であり、チャージポンプ回路の目標電圧値Ｖｐｐｔａｒｇｅｔに相当する値に設定されている。Ｖｐｐｔａｒｇｅｔはチャージポンプ回路を作動させる際の目標電圧である。分圧回路２３にはＤＣ電流Ｉｄｉｖ１が流れる。比較回路２１は図３に示すように、カレントミラー回路と、トランジスタ３１、３２と、電流源３３と、インバータ３４とからなる。比較回路２１にはＤＣ電流Ｉｄｅｔ１が流れる。
【００１２】
第２の電圧検出回路１５は比較回路２５と分圧回路２７とを備える。分圧回路２７は図４に示すように複数の抵抗からなる。各抵抗の抵抗値は分圧回路２７の出力Ｖｄｉｖ２がＶｐｐ×ＶＲＥＦ／Ｖｐｐｔａｒｇｅｔとなるよう定められる。比較回路２５は図５に示すように、カレントミラー回路と、トランジスタ３５、３６と、電流源３７と、インバータ３８とからなる。分圧回路２７にはＤＣ電流Ｉｄｉｖ１よりも大きいＤＣ電流Ｉｄｉｖ２が流れ、比較回路２５にはＤＣ電流Ｉｄｅｔ１よりも大きいＤＣ電流Ｉｄｅｔ２が流れる。よって、第２の電圧検出回路１５は第１の電圧検出回路１３よりも速い応答性を示す。
【００１３】
第１の検出回路１３はチャージポンプ回路１１の出力電圧Ｖｐｐを入力し、電圧Ｖｐｐの値が目標値Ｖｐｐｔａｒｇｅｔを下回ったときに「Ｈｉｇｈ」レベルの信号を出力する。
【００１４】
第２の検出回路１５はチャージポンプ回路１１の出力電圧Ｖｐｐを入力する。第２の検出回路１５は第１の検出回路１３の出力電圧Ｖｄｅｔ１を入力し、第１の検出回路１３の出力Ｖｄｅｔ１が「Ｈｉｇｈ」であるときに活性化される。第２の検出回路１３は検出した電圧Ｖｐｐの値が目標値Ｖｐｐｔａｒｇｅｔを下回り、かつ、第１の検出回路１３の出力Ｖｄｅｔ１が「Ｈｉｇｈ」であるときに「Ｈｉｇｈ」レベルの信号を出力する。
【００１５】
チャージポンプ回路１１は、第１及び第２の検出回路１３、１５の出力Ｖｄｅｔ１、Ｖｄｅｔ２のＡＮＤ演算を行ないポンプイネーブル信号を内部で生成し、そのポンプイネーブル信号により活性／非活性にされる。すなわち、第１及び第２の検出回路１３、１５の出力がともに「Ｈｉｇｈ」になったときにのみ動作する。
【００１６】
図６を用いて昇圧回路の動作をより詳細に説明する。
チャージポンプ回路の出力である内部電源電圧Ｖｐｐが目標値Ｖｐｐｔａｒｇｅｔよりも高い期間は第１及び第２の検出回路１３、１５の双方とも「Ｌｏｗ」を出力する。内部電源電圧Ｖｐｐが半導体装置内のトランジスタのリーク電流等により徐々に減少していき、目標値Ｖｐｐよりも低くなると、その時点から応答時間Ｔｒｅｓ１ｄ経過後に第１の検出回路１３の出力Ｖｄｅｔ１は「Ｈｉｇｈ」になる。
【００１７】
一方、第２の検出回路１５は、内部電源電圧Ｖｐｐが目標値Ｖｐｐを下回っても、第１の検出回路１３の出力Ｖｄｅｔ１が「Ｈｉｇｈ」でない期間、すなわち応答時間Ｔｒｅｓ１ｄ経過前は「Ｌｏｗ」を出力する。故に、チャージポンプ回路１１内部のポンプイネーブル信号は「Ｌｏｗ」のままであり、チャージポンプ回路１１は活性化されない。
【００１８】
そして、応答時間Ｔｒｅｓ１ｄ経過後、第１の検出回路１３の出力が「Ｌｏｗ」から「Ｈｉｇｈ」に切り替わると、その時点から応答時間Ｔｒｅｓ２ｄ経過後に、第２の検出回路１５の出力Ｖｄｅｔ２は「Ｈｉｇｈ」になる。ここで、図６に示すように、第２の検出回路１５の応答時間Ｔｒｅｓ２ｄが第１の検出回路１３の応答時間Ｔｒｅｓ１ｄよりも短いのは、第２の検出回路１５が第１の検出回路１３よりも高い応答性を有しているからである。
【００１９】
第１及び第２の検出回路１３、１５の出力がともに「Ｈｉｇｈ」になると、チャージポンプ回路１１内部で生成されるポンプイネーブル信号が「Ｈｉｇｈ」になり、チャージポンプ回路１１が活性され、動作を開始する。これにより、内部電源電圧Ｖｐｐが上昇し始める。
【００２０】
内部電源電圧Ｖｐｐが上昇し、目標値Ｖｐｐｔａｒｇｅｔを超えると、第１の検出回路１３は応答時間Ｔｒｅｓ１ｕ後に、第２の検出回路１５は応答時間Ｔｒｅｓ２ｕ後に、その出力Ｖｄｅｔ２が「Ｌｏｗ」に切り替わる。このとき、第２の検出回路１５は高い応答性を有することから、Ｔｒｅｓ２ｕ＜Ｔｒｅｓ１ｕとなる。故に、ポンプイネーブル信号の「Ｈｉｇｈ」期間は、第１の検出回路１３の出力Ｖｄｅｔ１の「Ｈｉｇｈ」期間よりも短くなる。このため、チャージポンプ回路１１の動作期間が短くなり、チャージポンプ回路１１による内部電源電圧Ｖｐｐの過剰な上昇を抑制できる。
【００２１】
なお、上記の例では、ポンプイネーブル信号を第１及び第２の検出回路の出力Ｖｄｅｔ１、Ｖｄｅｔ２のＡＮＤ演算により生成したが、第２の検出回路の出力Ｖｄｅｔ２をポンプイネーブル信号として利用することもできる。
【００２２】
本実施形態では、第２の検出回路１５のＤＣ電流を第１の検出回路１３のＤＣ電流よりも高くしているため、スタンバイ電流Ｉｓの増加が懸念されるが、チャージポンプ回路１１の動作期間が短くなるため、全体としてスタンバイ電流Ｉｓを低減することができる。
【００２３】
上記回路構成によるスタンバイ電流Ｉｓは次式で得られる。
Ｉｓ＝Ｎ×Ｉｌｅａｋ＋（Ｉｄｅｔ１＋Ｎ×Ｉｄｅｖ１）
＋｛（Ｉｄｅｔ２＋Ｎ×Ｉｄｅｖ２）×（Ｔｒｅｓ１ｄ＋Ｔｒｅｓ１ｕ）／Ｔｃｙｃｌｅ｝
ここで、Ｎはチャージポンプ回路の効率、Ｔｃｙｃｌｅはチャージポンプ回路の活性化効率を示す。また、Ｉｌｅａｋは昇圧回路が内部電源を供給する半導体装置内の全トランジスタのリーク電流の総和を示す。上式より｛（Ｔｒｅｓ１ｄ＋Ｔｒｅｓ１ｕ）／Ｔｃｙｃｌｅ｝を制御することによりスタンバイ電流Ｉｓを制御することができることがわかる。
【００２４】
以上のように本実施形態の昇圧回路は、チャージポンプ回路を活性化させるための信号を出力する内部電源電圧の検出回路を２つ設け、第１の検出回路の出力に基いて第２の検出回路が活性化され、第２の検出回路の出力に基いてチャージポンプ回路の活性／非活性を制御する。これにより、チャージポンプ回路の動作期間を短くできるため、スタンバイ時の消費電力を低減でき、また、内部電源電圧の過度の上昇を抑制できるため内部電源電圧に含まれるリップル量を低減できる。
【００２５】
実施の形態２．
昇圧回路の別の例を示す。本実施形態の構成は基本的に実施の形態１のものと同じであるが、第２の検出回路の検出レベルを、第１の検出回路の検出レベルに対して所定値Δだけ異ならせた点が、実施の形態１のものと異なる。すなわち、図７に示すように、本実施形態における第２の検出回路の分圧回路２７ｂは次式で得られる出力電圧Ｖｄｉｖ２を出力するように各抵抗の抵抗値が設定される。
Ｖｄｉｖ２＝Ｖｐｐ×ＶＲＥＦ／（Ｖｐｐｔａｒｇｅｔ＋Δ）
【００２６】
図８を用いて昇圧回路の動作をより詳細に説明する。
内部電源電圧Ｖｐｐが目標値Ｖｐｐｔａｒｇｅｔよりも高い期間は第１及び第２の検出回路１３、１５の双方とも「Ｌｏｗ」を出力する。内部電源電圧Ｖｐｐが徐々に減少していき、目標値Ｖｐｐよりも低くなると、その時点から応答時間Ｔｒｅｓ１ｄ経過後に第１の検出回路１３の出力Ｖｄｅｔ１が「Ｈｉｇｈ」となる。
【００２７】
一方、第２の検出回路１５は内部電源電圧Ｖｐｐが目標値Ｖｐｐを下回っても、第１の検出回路１３が「Ｈｉｇｈ」を出力しない期間、すなわち応答時間Ｔｒｅｓ１ｄ経過前は「Ｌｏｗ」を出力する。故に、チャージポンプ回路１１内部のポンプイネーブル信号は「Ｌｏｗ」のままであり、チャージポンプ回路１１は活性化されない。
【００２８】
そして、応答時間Ｔｒｅｓ１ｄ経過後、第１の検出回路１３の出力Ｖｄｅｔ１が「Ｌｏｗ」から「Ｈｉｇｈ」に切り替わると、その時点から応答時間Ｔｒｅｓ２ｄ経過後に、第２の検出回路１５の出力Ｖｄｅｔ２は「Ｈｉｇｈ」になる。
【００２９】
第１及び第２の検出回路１３、１５の出力Ｖｄｅｔ１、Ｖｄｅｔ２がともに「Ｈｉｇｈ」になると、ポンプイネーブル信号が「Ｈｉｇｈ」になり、チャージポンプ回路１１が活性され、動作を開始する。これにより、内部電源電圧Ｖｐｐが上昇し始める。
【００３０】
内部電源電圧Ｖｐｐが上昇し、電圧値Ｖｐｐｔａｒｇｅｔ＋Δを超えると、第２の検出回路１５は、その時点から応答時間Ｔｒｅｓ２ｕ後に、その出力Ｖｄｅｔ２が「Ｌｏｗ」に切り替わる。これにより、ポンプイネーブル信号も「Ｌｏｗ」になり、チャージポンプ回路１１が非活性化され、その昇圧動作が終了する。
【００３１】
以上のように、第１及び第２の検出回路１３、１５それぞれの検出のための基準値をΔだけ異ならせることにより、実施の形態１の場合に比べてその差Δに応じてチャージポンプ回路１１の昇圧動作期間を増大させることができる。チャージポンプ回路１１の活性期間をより長くすることができる。本実施形態の昇圧回路は、特に、能力が低いチャージポンプ回路を使用する場合に有効である。すなわち、チャージポンプ回路の能力が低い場合、チャージポンプ回路が動作しても電圧上昇に時間がかかる。このため、第２の検出回路の検出レベルを適宜設定してチャージポンプ回路の活性期間を長くすることにより、チャージポンプ回路の活性化率（Ｔｒｅｓ１ｄ＋Ｔｒｅｓ１ｕ）／Ｔｃｙｃｌｅの増加を伴わずに十分な昇圧電圧を得ることができ、低消費電流で低リップル量の電源電圧の供給が可能となる。
【００３２】
実施の形態３．
本発明の半導体装置が有する昇圧回路のさらに別の例を示す。図９に昇圧回路の構成を示す。本実施形態の昇圧回路において、チャージポンプ回路１１は第２の検出回路１５ｂの出力のみに基いて活性／非活性化される。
【００３３】
第２の検出回路１５ｂは実施の形態２で説明した検出回路であり、第１の検出回路の検出レベルと異なった検出レベルを持つ分圧回路２７ｂを備えている。第２の検出回路１５ｂには第１の検出回路１３の出力電圧Ｖｄｅｔ１と第２の検出回路１５ｂの出力電圧Ｖｄｅｔ２とのＯＲ演算を行なった電圧が入力される。第２の検出回路１５ｂはこのＯＲ演算による電圧に基いて活性化されるようになっている。
【００３４】
図１０は本実施形態の昇圧回路の動作を示した図である。第１の検出回路１３は内部電源電圧Ｖｐｐが目標値Ｖｐｐｔａｒｇｅｔよりも低くなってから応答時間Ｔｒｅｓ１ｄ経過後にその出力が「Ｈｉｇｈ」になり、その後、内部電源電圧Ｖｐｐが目標値Ｖｐｐｔａｒｇｅｔを超えたときから応答時間Ｔｒｅｓ１ｕ経過後にその出力が「Ｌｏｗ」になる。一方、第２の検出回路１５ｂは、内部電源電圧Ｖｐｐが目標値Ｖｐｐｔａｒｇｅｔよりも低くなり、かつ、第１の検出回路１３の出力Ｖｄｅｔ１が「Ｈｉｇｈ」になったときから応答時間Ｔｒｅｓ２ｄ経過後に、その出力Ｖｄｅｔ２が「Ｈｉｇｈ」になる。その後、第１の検出回路１３の出力Ｖｄｅｔ１が「Ｌｏｗ」になっても、内部電源電圧Ｖｐｐが目標値Ｖｐｐｔａｒｇｅｔ＋Δを超えない限りは、第２の検出回路１５ｂは「Ｈｉｇｈ」を出力しつづける。やがて、内部電源電圧Ｖｐｐが目標値Ｖｐｐｔａｒｇｅｔ＋Δを超えると、応答時間Ｔｒｅｓ２ｕ経過後に第２の検出回路１５ｂの出力Ｖｄｅｔ２は「Ｌｏｗ」になり、チャージポンプ回路１１が停止される。
【００３５】
以上のように本実施形態の昇圧回路は実施の形態２の場合と同様、第２の検出回路の検出レベルを適宜設定してチャージポンプ回路の活性期間を長くすることにより、チャージポンプ回路の活性化率（Ｔｒｅｓ１ｄ＋Ｔｒｅｓ１ｕ）／Ｔｃｙｃｌｅの増加を伴わずに十分な昇圧電圧を得ることができ、低消費電流で低リップル量の電源電圧の供給が可能となる。
【００３６】
【発明の効果】
本発明によれば、半導体装置においてスタンバイ時の消費電流を低減しつつ、かつ、リップル量を低減した内部電源電圧を供給できる備えた昇圧回路を実現できる。
【図面の簡単な説明】
【図１】本発明の実施の形態１の半導体装置における昇圧回路の構成図
【図２】昇圧回路の第１の検出回路内の分圧回路の構成図
【図３】昇圧回路の第１の検出回路内の比較回路の構成図
【図４】昇圧回路の第２の検出回路内の分圧回路の構成図（実施の形態１）
【図５】昇圧回路の第２の検出回路内の比較回路の構成図
【図６】実施の形態１における昇圧回路の昇圧動作時の信号波形を示す図
【図７】昇圧回路の第２の検出回路内の比較回路の構成図（実施の形態２）
【図８】本発明の実施の形態２の半導体装置における昇圧回路の昇圧動作時の信号波形を示す図
【図９】本発明の実施の形態３の半導体装置における昇圧回路の構成図
【図１０】実施の形態３における昇圧回路の昇圧動作時の信号波形を示す図
【符号の説明】
１１チャージポンプ回路、１３第１の検出回路、１５，１５ｂ第２の検出回路、２１，２５比較回路、２３，２７，２７ｂ分圧回路

Claims

スタンバイ時に電源電圧を供給する昇圧回路を備えた半導体装置において、該昇圧回路は、
チャージポンプ回路と、
前記チャージポンプ回路の出力電圧を検出する第１の検出回路と、
前記チャージポンプ回路の出力電圧を検出する回路であって、前記第１の検出回路と異なるＤＣ電流で動作し、前記第１の検出回路の検出信号により活性化される第２の検出回路とを備え、
前記チャージポンプ回路は、少なくとも前記第２の検出回路の検出信号に基いて活性化されることを特徴とする半導体装置。
第１の検出回路の検出レベルと、第２の検出回路の検出レベルとが異なることを特徴とする請求項１記載の半導体装置。