JP2004364393A - スイッチングレギュレータ - Google Patents
スイッチングレギュレータ Download PDFInfo
- Publication number
- JP2004364393A JP2004364393A JP2003158734A JP2003158734A JP2004364393A JP 2004364393 A JP2004364393 A JP 2004364393A JP 2003158734 A JP2003158734 A JP 2003158734A JP 2003158734 A JP2003158734 A JP 2003158734A JP 2004364393 A JP2004364393 A JP 2004364393A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- error amplifier
- transistor
- soft start
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000007704 transition Effects 0.000 abstract description 6
- 230000000630 rising effect Effects 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 13
- 239000003990 capacitor Substances 0.000 description 8
- 230000007257 malfunction Effects 0.000 description 6
- 238000009499 grossing Methods 0.000 description 5
- 230000010355 oscillation Effects 0.000 description 4
- 230000002265 prevention Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 239000000470 constituent Substances 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/36—Means for starting or stopping converters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S323/00—Electricity: power supply or regulation systems
- Y10S323/901—Starting circuits
Abstract
【課題】ソフトスタートが働く電源立ち上げ時から、帰還回路により負荷側出力を出力設定電圧に維持する通常動作時への移行する際に発生するオーバシュート電圧を抑制するスイッチングレギュレータの提供。
【解決手段】ソフトスタート回路（１３）と誤差増幅器（１１）との間にクランプ回路（９）を設け、ソフトスタート回路（１３）の出力（ＳＳ）から誤差増幅器（１１）の出力（ＦＢ）までの上限値を設定し、電源立ち上げ時に誤差増幅器（１１）の出力（ＦＢ）の電圧が上昇するのを抑え、誤差増幅器（１１）の出力（ＦＢ）が安定するまでの時間を短くすることによって、負荷側出力（ＶＯＵＴ）に発生するオーバシュート電圧を抑制する。
【選択図】 図１
【解決手段】ソフトスタート回路（１３）と誤差増幅器（１１）との間にクランプ回路（９）を設け、ソフトスタート回路（１３）の出力（ＳＳ）から誤差増幅器（１１）の出力（ＦＢ）までの上限値を設定し、電源立ち上げ時に誤差増幅器（１１）の出力（ＦＢ）の電圧が上昇するのを抑え、誤差増幅器（１１）の出力（ＦＢ）が安定するまでの時間を短くすることによって、負荷側出力（ＶＯＵＴ）に発生するオーバシュート電圧を抑制する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】本発明は、スイッチング素子を通して電源側から負荷側に電力を供給するものであって、このスイッチング素子を所定の制御のもとに断続させて所定の負荷側の電圧（出力設定電圧）を得ることができるスイッチングレギュレータ、特に、ソフトスタート機能を有するスイッチングレギュレータに関する。
【０００２】
【従来の技術】従来より、出力設定電圧を得る方式の１つとして、スイッチング素子を所定の制御のもとに断続させるスイッチングレギュレータ方式があり、小型で高効率を達成できることから広く使用されてきた。そして、電源立ち上げ時にこのスイッチング素子に流れる突入電流を抑制するために、ソフトスタート動作が行われている（例えば、特許文献１）。
【０００３】
図６は従来のスイッチングレギュレータの回路図である。スイッチングレギュレータ１０１において、ＰＭＯＳトランジスタであるスイッチング素子１１４は、電源側（ＶＣＣ）から負荷側に電力を供給し、所定の制御のもと、すなわち、後述するコンパレータ１１０の出力に応じて開閉することにより、負荷側出力（ＶＯＵＴ）を出力設定電圧に保持する。スイッチング素子１１４の負荷側には、コイル、コンデンサなどからなる平滑回路１１５が接続され、スイッチング素子１１４からの電圧を平滑化している。負荷側出力（ＶＯＵＴ）は、直列抵抗からなる分圧器１１６により分圧され、誤差増幅器１１１の反転入力側に入力される。誤差増幅器１１１の出力（ＦＢ）と反転入力側の間には、抵抗とコンデンサからなる発振止め回路１１７が接続されている。誤差増幅器１１１は、誤差比較基準電圧１１８と反転入力側に入力された電圧との誤差を増幅して出力する。誤差増幅器１１１の出力（ＦＢ）と後述するソフトスタート回路１１３の出力（ＳＳ）は、コンパレータ１１０に入力され、その内の低い方の電圧と三角波発生器（ＴＲＩ）１１２からの三角波電圧とが比較される。コンパレータ１１０の出力は、反転バッファ１１９により反転され、前述したスイッチング素子１１４のゲートに入力される。このように、スイッチング素子１１４は、負荷側出力（ＶＯＵＴ）からの帰還回路により制御される。
【０００４】
前述したソフトスタート回路１１３は、電源立ち上がり時に緩やかに上昇する電圧を発生させるための定電流源１２２とコンデンサ１２３を有しており、さらに、低電源電圧誤動作防止回路（ＵＶＬＯ）１２０やサーマルシャットダウン回路（ＴＳＤ）１２１などを有して構成される。
【０００５】
また、基準電圧発生器（ＶＲＥＦ）１２４が設けられ、その出力（Ｖｒｅｆ）は誤差増幅器１１１、三角波発生器１１２、ソフトスタート回路１１３などの電源となっている。
【０００６】
図７は電源立ち上げ時から通常動作時へ移行するまでの電圧値を示す特性図である。まず、電源立ち上げ時には、ソフトスタート回路１１３の出力（ＳＳ）の方が誤差増幅器１１１の出力（ＦＢ）よりも電圧が低い。よって、コンパレータ１１０ではソフトスタート回路１１３の出力（ＳＳ）と三角波が比較される。ここで、ソフトスタート回路１１３の出力（ＳＳ）が三角波よりも高いとコンパレータ１１０からはＨｉｇｈレベルが出力され、反転バッファ１１９により反転されてスイッチング素子１１４のゲートにＬｏｗレベルが入力される。その結果、スイッチング素子１１４は閉じる（ＯＮする）。また、ソフトスタート回路１１３の出力（ＳＳ）が三角波よりも低いと、コンパレータ１１０からはＬｏｗレベルが出力され、反転バッファ１１９により反転されてスイッチング素子１１４のゲートにＨｉｇｈレベルが入力される。その結果、スイッチング素子１１４は開く（ＯＦＦする）。
【０００７】
そして、電源立ち上げ初期には、スイッチング素子１１４のゲートに入力されるＬｏｗレベルの期間は短く、Ｈｉｇｈレベルの期間が長い。徐々にＬｏｗレベルの期間を長く、Ｈｉｇｈレベルの期間を短くすることにより、スイッチング素子１１４に流れる突入電流を抑制している。
【０００８】
次いで、通常動作に移行すると、誤差増幅器１１１の出力（ＦＢ）の方がソフトスタート回路１１３の出力（ＳＳ）よりも電圧が低くなる。よって、コンパレータ１１０では誤差増幅器１１１の出力（ＦＢ）と三角波が比較される。
【０００９】
ここで、誤差増幅器１１１の出力（ＦＢ）が三角波よりも高いと、コンパレータ１１０からはＨｉｇｈレベルが出力され、反転バッファ１１９により反転されてスイッチング素子１１４のゲートにＬｏｗレベルが入力される。また、誤差増幅器１１１の出力（ＦＢ）が三角波よりも低いと、コンパレータ１１０からはＬｏｗレベルが出力され、反転バッファ１１９により反転されてスイッチング素子１１４のゲートにＨｉｇｈレベルが入力される。
【００１０】
【特許文献１】特開平７−３３６９９９号公報
【００１１】
【発明が解決しようとする課題】
このように、コンパレータ１１０では、電源立ち上げ時にはソフトスタート回路１１３の出力（ＳＳ）と三角波が比較され、通常動作に移行すると、誤差増幅器１１１の出力（ＦＢ）と三角波が比較される。このソフトスタート回路１１３の出力（ＳＳ）は、電源立ち上げから緩やかに上昇し、基準電圧（Ｖｒｅｆ）に漸近するものである。一方、誤差増幅器１１１の出力（ＦＢ）は、電源立ち上げからすぐに基準電圧（Ｖｒｅｆ）近くまで上昇し、負荷側出力（ＶＯＵＴ）が出力設定電圧を超えると帰還回路の作用により下降を始める。この下降により、ソフトスタート回路１１３の出力（ＳＳ）よりも電圧が低くなり、そして通常動作時の安定した電圧となる。
【００１２】
それに伴い、負荷側出力（ＶＯＵＴ）は出力設定電圧で安定するが、この間に高いオーバシュート電圧が発生する。負荷側出力（ＶＯＵＴ）を早期に安定させ、負荷側出力（ＶＯＵＴ）につながるデバイスの早期動作を可能にするためには、このオーバシュートの期間を減ずる必要があった。また、このオーバシュート電圧が高いために、負荷側出力（ＶＯＵＴ）につながるデバイスが破壊される危険性もあった。
【００１３】
本発明は、係る事由に鑑みてなしたもので、オーバシュート電圧を抑制することができるスイッチングレギュレータを提供することにある。
【００１４】
【課題を解決するための手段】
上記の課題を解決するために、請求項１に係わるスイッチングレギュレータは、開閉することにより、電源側から負荷側に電力を供給し、負荷側を出力設定電圧に保持するスイッチング素子と、前記負荷側の電圧を分圧する分圧器と、該分圧器からの電圧を受ける誤差増幅器と、三角波電圧を発生する三角波発生器と、前記電源側の電圧の立ち上がり時に緩やかに立ち上がる電圧を発生するソフトスタート回路と、該ソフトスタート回路の出力電圧から前記誤差増幅器の出力電圧までの上限値を設定するクランプ回路と、前記ソフトスタート回路の出力電圧と前記誤差増幅器の出力電圧との低い方の電圧と前記三角波電圧とを比較するコンパレータと、を備え、該コンパレータの出力に応じて前記スイッチング素子が開閉されることを特徴とする。
【００１５】
請求項１記載のクランプ回路により、ソフトスタート回路の出力から誤差増幅器の出力までの上限値が設定されているので、電源立ち上げ時に誤差増幅器の出力の電圧が上昇するのを抑え、誤差増幅器の出力が安定するまでの時間を短くすることができ、よって、負荷側出力に発生するオーバシュート電圧を抑制する。
【００１６】
請求項２に係わるスイッチングレギュレータは、前記クランプ回路は、前記誤差増幅器の出力が接続される第１のトランジスタと、前記ソフトスタート回路の出力が接続され、エミッタ・ベース間電圧が第１のトランジスタよりも小さい第２のトランジスタと、を備え、該エミッタ・ベース間電圧の差により、前記ソフトスタート回路の出力電圧から前記誤差増幅器の出力電圧までの前記上限値を設定することを特徴とする。
【００１７】
請求項２記載のクランプ回路は構成素子の数が少なく、半導体集積回路でのクランプ回路の占有面積を小さくできる。また、構成素子の数が少いために、エミッタ・ベース間接合面積の差から発生する電位差も比較的簡単に調整できる。
【００１８】
請求項３に係わるスイッチングレギュレータは、前記クランプ回路は、前記誤差増幅器の出力がエミッタに接続される第１のトランジスタと、該第１のトランジスタのベースにエミッタが接続される第２のトランジスタと、該第２のトランジスタのベースにエミッタが接続される第３のトランジスタと、該第３のトランジスタのベースと定電流源が接続される抵抗と、該抵抗の他端にエミッタが接続され、前記ソフトスタート回路の出力がベースに接続される第４のトランジスタと、を備え、前記第１と第２のトランジスタのエミッタ・ベース間電圧の差と、前記定電流源の電流が前記抵抗に流れることにより発生する電圧とにより、前記ソフトスタート回路の出力電圧から前記誤差増幅器の出力電圧までの前記上限値を設定することを特徴とする。
【００１９】
請求項３記載のクランプ回路では、抵抗に流れることにより発生する電位差もクランプ電圧を設定する要因になっているので、クランプ回路の誤差増幅器の出力につながる第１のトランジスタのエミッタ・ベース間接合面積を大きくすることが可能であり、駆動能力が大きい誤差増幅器の場合であっても、十分に電圧をクランプすることができる。
【００２０】
【発明の実施の形態】
以下、本発明の実施形態を図面を参照しながら詳細に説明する。図１は本発明の実施形態であるスイッチングレギュレータの構成を示す回路図である。このスイッチングレギュレータ１は、従来の技術で説明したものと実質的に同様の構成要素を備え、後に詳述するクランプ回路を付設したものである。
【００２１】
スイッチングレギュレータ１において、スイッチング素子１４は電源側（ＶＣＣ）から負荷側に電力を供給し、所定の制御のもと、すなわち、後述するコンパレータ１０の出力に応じて開閉することにより、負荷側出力（ＶＯＵＴ）を出力設定電圧に保持する。スイッチング素子１４の負荷側には、コイル、コンデンサなどからなる平滑回路１５が接続され、スイッチング素子１４からの電圧を平滑化している。負荷側出力（ＶＯＵＴ）は直列抵抗からなる分圧器１６により分圧され、誤差増幅器１１の反転入力側に入力される。誤差増幅器１１の出力（ＦＢ）と反転入力側の間には、抵抗とコンデンサからなる発振止め回路１７が接続されている。誤差増幅器１１は、誤差比較基準電圧１８と反転入力側に入力された電圧との誤差を増幅して出力する。誤差増幅器１１の出力（ＦＢ）とソフトスタート回路１３の出力（ＳＳ）はコンパレータ１０に入力され、その内の低い方の電圧と三角波発生器（ＴＲＩ）１２からの三角波電圧とが比較される。コンパレータ１０の出力は、反転バッファ１９により反転され、前述したスイッチング素子１４のゲートに入力される。このように、スイッチング素子１４は、負荷側出力（ＶＯＵＴ）からの帰還回路により制御される。
【００２２】
前述したソフトスタート回路１３は、電源立ち上がり時に緩やかに上昇する電圧を発生させるための定電流源２２とコンデンサ２３を有しており、さらに、低電源電圧誤動作防止回路（ＵＶＬＯ）２０やサーマルシャットダウン回路（ＴＳＤ）２１などを有して構成される。低電源電圧誤動作防止回路（ＵＶＬＯ）２０は、電源側（ＶＣＣ）が一定の電圧よりも低い場合にはＨｉｇｈレベルを出力し、ソフトスタート回路１３の出力（ＳＳ）を強制的に接地電位に固定し、スイッチングレギュレータ１の誤動作を防止している。同様に、サーマルシャットダウン回路（ＴＳＤ）２１は異常高温によるスイッチングレギュレータ１の誤動作を防止している。
【００２３】
そして、電源立ち上げ時から通常動作時に移行する際の負荷側出力（ＶＯＵＴ）のオーバシュート電圧を抑制するために、ソフトスタート回路１３の出力（ＳＳ）と誤差増幅器１１の出力（ＦＢ）との間にクランプ回路（Ｃｌａｍｐｅｒ）９を設けるのである。
【００２４】
基準電圧発生器（ＶＲＥＦ）２４は、その出力（Ｖｒｅｆ）を誤差増幅器１１、三角波発生器１２、ソフトスタート回路１３、クランプ回路９などの電源としている。
【００２５】
本実施形態では、スイッチング素子１４、平滑回路１５、分圧器１６、発振止め回路１７、コンデンサ２３を外付けとし、その他の部材を半導体集積回路２に内蔵している。
【００２６】
次に、クランプ回路９を図２に基づいて詳述する。クランプ回路９は、エミッタ・ベース接合面積が基本トランジスタのＭ倍のＰＮＰトランジスタ３１と、同じくＮ倍のＮＰＮトランジスタと、定電流源３３と、を有している。そして、ＰＮＰトランジスタ３１のエミッタに誤差増幅器１１の出力（ＦＢ）を接続し、コレクタを接地し、ベースをＮＰＮトランジスタ３２のエミッタおよび他端が接地されている定電流源３３に接続している。ＮＰＮトランジスタ３２のコレクタを基準電位Ｖｒｅｆに接続し、ベースをソフトスタート回路１３の出力（ＳＳ）に接続しているのである。
【００２７】
また、ＰＮＰトランジスタとＮＰＮトランジスタの各基本トランジスタのマスクパターンは当然に異なるものであるが、エミッタ・ベース間の特性がほぼ等しいものとしている。さらに、この実施形態では、ＰＮＰトランジスタ３１のＭの値は１に、ＮＰＮトランジスタ３２のＮの値は８に、定電流源３３は１０〜１００μＡ程度に、それぞれ設定している。
【００２８】
ソフトスタート回路１３の出力（ＳＳ）がベースに接続されるＮＰＮトランジスタ３２においては、エミッタ電圧はベースよりもエミッタ・ベース間電圧分だけ低い。誤差増幅器１１の出力（ＦＢ）がエミッタに接続されるＰＮＰトランジスタ３１においては、ベース電圧はエミッタよりもエミッタ・ベース間電圧分だけ低い。ここで、ＰＮＰトランジスタ３１のエミッタ・ベース接合面積は１倍に設定してあり、ＮＰＮトランジスタ３２のエミッタ・ベース接合面積は８倍であるため、ＰＮＰトランジスタ３１のエミッタ・ベース間電圧はＮＰＮトランジスタ３２のエミッタ・ベース間電圧よりも０．１Ｖ程度高い電圧に制限される。
【００２９】
よって、誤差増幅器１１の出力（ＦＢ）は、ソフトスタート回路１３の出力（ＳＳ）よりも０．１Ｖ程度高い電圧に制限される。なお、誤差増幅器１１の出力（ＦＢ）がそれ以下の場合は、ＰＮＰトランジスタ３１には電流は流れないので、誤差増幅器１１の出力（ＦＢ）はこのクランプ回路によって影響を受けない。
【００３０】
クランプ回路の本第１実施例では、誤差増幅器１１の出力（ＦＢ）につながるＰＮＰトランジスタ３１は１倍であるため電流駆動能力がそれほど高くはないので、駆動能力が比較的小さな誤差増幅器１１向きであるが、構成素子の数を少なくすることができ、半導体集積回路２のコストを削減することができる。
【００３１】
次に、本発明の別の実施形態であるスイッチングレギュレータを説明する。このものは、先の実施形態とはクランプ回路のみが異なるものであり、図３はその回路図である。クランプ回路９は、Ｍ’倍のＰＮＰトランジスタ５１と、Ｎ’倍のＮＰＮトランジスタ５２と、１倍のＮＰＮトランジスタ５４と、１倍のＰＮＰトランジスタ５８と、複数の定電流源５３、５５、５６と、抵抗５７と、を有している。
【００３２】
そして、ＰＮＰトランジスタ５１のエミッタを誤差増幅器１１の出力（ＦＢ）に接続し、コレクタを接地し、ベースをＮＰＮトランジスタ５２のエミッタおよび他端が接地されている定電流源５３に接続している。また、ＮＰＮトランジスタ５２のコレクタを基準電位Ｖｒｅｆに接続し、ベースを１倍のＮＰＮトランジスタ５４のエミッタおよび他端が接地されている定電流源５５に接続している。また、ＮＰＮトランジスタ５４のコレクタを基準電位Ｖｒｅｆに接続し、ベースを抵抗５７の一端に接続し、かつ他端が基準電位Ｖｒｅｆに接続されている定電流源５６に接続している。さらに、ＰＮＰトランジスタ５８のエミッタを抵抗５７の他端に接続し、コレクタを接地し、ベースをソフトスタート回路１３の出力（ＳＳ）に接続している。
【００３３】
本クランプ回路では、ＰＮＰトランジスタ５１のＭ’の値は１２に、ＮＰＮトランジスタ５２のＮ’の値は８に、定電流源５３、５５、５６は１０〜１００μＡ程度に、抵抗５７は１Ｋ〜５０ＫΩ程度に、それぞれ設定している。誤差増幅器１１の出力（ＦＢ）のソフトスタート回路１３の出力（ＳＳ）に対するクランプ電圧は、トランジスタのエミッタ・ベース接合面積の比にも影響されるが、特に抵抗５７の抵抗値に強く影響される。例えば、定電流源５６が１０μＡで、抵抗５７が１０ＫΩならば、抵抗５７には０．１Ｖ程度の電位差が発生する。
【００３４】
ソフトスタート回路１３の出力（ＳＳ）がベースに接続されるＰＮＰトランジスタ５８においては、エミッタ電圧はベースよりもエミッタ・ベース間電圧分だけ高い。ＮＰＮトランジスタ５４のベース電圧はＰＮＰトランジスタ５８のエミッタよりも抵抗５７による０．１Ｖだけ高い。ＮＰＮトランジスタ５４のエミッタ電圧はベースよりもエミッタ・ベース間電圧分だけ低い。ＰＮＰトランジスタ５８とＮＰＮトランジスタ５４のエミッタ・ベース間電圧がほぼ等しいとすると、ＮＰＮトランジスタ５４のエミッタ電圧はソフトスタート回路１３の出力（ＳＳ）よりも０．１Ｖ高い。
【００３５】
ＮＰＮトランジスタ５２においては、エミッタ電圧はベースよりもエミッタ・ベース間電圧分だけ低く、ＰＮＰトランジスタ５１のエミッタはベースよりもエミッタ・ベース間電圧分だけ高い。ここで、ＮＰＮトランジスタ５２とＰＮＰトランジスタ５１のエミッタ・ベース間電圧の差はＮ’、Ｍ’の値によって変わり、０．１Ｖよりも非常に小さいとすることができる。このようにして、ＰＮＰトランジスタ５１のエミッタにつながる誤差増幅器１１の出力（ＦＢ）はソフトスタート回路１３の出力（ＳＳ）よりもほぼ０．１Ｖ高くすることができる。
【００３６】
本実施形態では、誤差増幅器１１の出力（ＦＢ）につながるＰＮＰトランジスタ５１は１２倍であり電流駆動能力が高いので、駆動能力が大きい誤差増幅器１１の場合であっても、十分に電圧をクランプすることができる。
【００３７】
なお、上述の２つの実施形態のクランプ回路において、エミッタ・ベース間接合面積、抵抗値、定電流源の電流値は一例であって、所望の特性に合わせて任意に増減できることは当然のことである。
【００３８】
図４は各節点における電源立ち上げ時から通常動作時への移行を示す図である。また、図５は電源立ち上げ時から通常動作時への移行の瞬間を詳細に示す図である。まず、電源立ち上げ時には、ソフトスタート回路１３の出力（ＳＳ）の方が誤差増幅器１１の出力（ＦＢ）よりも電圧が低い。よって、コンパレータ１０では、ソフトスタート回路１３の出力（ＳＳ）と三角波が比較される。ソフトスタート回路１３の出力（ＳＳ）電圧が三角波電圧よりも高いと、コンパレータ１０からはＨｉｇｈレベルが出力され、反転バッファ１９により反転され、反転バッファ１９の出力（ＯＵＴＨ）からスイッチング素子１４のゲートにＬｏｗレベルが出力される。一方、ソフトスタート回路１３の出力（ＳＳ）電圧が三角波電圧よりも低いと、コンパレータ１０からはＬｏｗレベルが出力され、反転バッファ１９により反転され、反転バッファ１９の出力（ＯＵＴＨ）からスイッチング素子１４のゲートにＨｉｇｈレベルが出力される。
【００３９】
次に、通常動作に移行すると、誤差増幅器１１の出力（ＦＢ）の方がソフトスタート回路１３の出力（ＳＳ）よりも電圧が低い。よって、コンパレータ１０では誤差増幅器１１の出力（ＦＢ）と三角波が比較される。誤差増幅器１１の出力（ＦＢ）電圧が三角波電圧よりも高いと、コンパレータ１０からはＨｉｇｈレベルが出力され、反転バッファ１９により反転され、反転バッファ１９の出力（ＯＵＴＨ）からスイッチング素子１４のゲートにＬｏｗレベルが出力される。誤差増幅器１１の出力（ＦＢ）電圧が三角波電圧よりも低いと、コンパレータ１０からはＬｏｗレベルが出力され、反転バッファ１９により反転され、反転バッファ１９の出力（ＯＵＴＨ）からスイッチング素子１４のゲートにＨｉｇｈレベルが出力される。
【００４０】
ソフトスタート回路１３の出力（ＳＳ）は電源立ち上げから緩やかに上昇し、基準電圧（Ｖｒｅｆ）に漸近する。誤差増幅器１１の出力（ＦＢ）は電源立ち上げからクランプ回路９が正常動作する電圧まで上昇し、その後はソフトスタート回路１３の出力（ＳＳ）よりも０．１Ｖ（クランプ電圧）だけ高い電圧にクランプされる。負荷側出力（ＶＯＵＴ）が出力設定電圧を超えると、帰還回路の作用により下降を始める。下降し始めると、ソフトスタート回路１３の出力（ＳＳ）よりも電圧が低くなり、そして通常動作時の安定した電圧となる。誤差増幅器１１の出力（ＦＢ）は、クランプ回路９によりクランプされていたため安定した電圧に下降するまでの電位差が小さい。
【００４１】
それに伴い、負荷側出力（ＶＯＵＴ）も出力設定電圧で安定する。この間のオーバシュート電圧が発生する期間は、誤差増幅器１１の出力（ＦＢ）がクランプ回路９によりクランプされていたために、短くなる。また、オーバシュート電圧の値も抑制される。
【００４２】
以上の実施形態は、本発明を説明する一例であり、降圧型のスイッチングレギュレータについて説明しているが、スイッチング素子１４や平滑回路などの構成や結線を変えることによって、昇圧型のスイッチングレギュレータに適用することも当業者ならば容易にすることができる。
【００４３】
【発明の効果】
上記の通り、本発明のスイッチングレギュレータによれば、ソフトスタート機能を有するものにおいて、電源立ち上げ時に誤差増幅器の出力の電圧が上昇するのを抑え、負荷側出力に発生するオーバシュート電圧を抑制することができる。
【図面の簡単な説明】
【図１】本発明の実施形態であるスイッチングレギュレータの構成を示す回路図。
【図２】同上のクランプ回路の構成を示す回路図。
【図３】本発明の別の実施形態であるスイッチングレギュレータのクランプ回路の構成を示す回路図。
【図４】実施形態における電源立ち上げ時から通常動作時への移行を示す波形図。
【図５】実施形態における電源立ち上げ時から通常動作時への移行の瞬間を詳細に示す波形図。
【図６】従来におけるスイッチングレギュレータの構成を示す回路図。
【図７】従来における電源立ち上げ時から通常動作時への移行を示す波形図。
【符号の説明】
１ レギュレータ
２ 半導体集積回路
９ クランプ回路
１０ コンパレータ
１１ 誤差増幅器
１２ 三角波発生器
１３ ソフトスタート回路
１４ スイッチング素子
１５ 平滑回路
１６ 分圧器
１７ 発振止め回路
１８ 誤差比較基準電圧
１９ 反転バッファ
２０ 低電源電圧誤動作防止回路
２１ サーマルシャットダウン回路
２２ 定電流源
２３ コンデンサ
２４ 基準電圧発生器
３１、５１，５８ ＰＮＰトランジスタ
３２、５２、５４ ＮＰＮトランジスタ
３３、５３、５５、５６ 定電流源
５７ 抵抗
【発明の属する技術分野】本発明は、スイッチング素子を通して電源側から負荷側に電力を供給するものであって、このスイッチング素子を所定の制御のもとに断続させて所定の負荷側の電圧（出力設定電圧）を得ることができるスイッチングレギュレータ、特に、ソフトスタート機能を有するスイッチングレギュレータに関する。
【０００２】
【従来の技術】従来より、出力設定電圧を得る方式の１つとして、スイッチング素子を所定の制御のもとに断続させるスイッチングレギュレータ方式があり、小型で高効率を達成できることから広く使用されてきた。そして、電源立ち上げ時にこのスイッチング素子に流れる突入電流を抑制するために、ソフトスタート動作が行われている（例えば、特許文献１）。
【０００３】
図６は従来のスイッチングレギュレータの回路図である。スイッチングレギュレータ１０１において、ＰＭＯＳトランジスタであるスイッチング素子１１４は、電源側（ＶＣＣ）から負荷側に電力を供給し、所定の制御のもと、すなわち、後述するコンパレータ１１０の出力に応じて開閉することにより、負荷側出力（ＶＯＵＴ）を出力設定電圧に保持する。スイッチング素子１１４の負荷側には、コイル、コンデンサなどからなる平滑回路１１５が接続され、スイッチング素子１１４からの電圧を平滑化している。負荷側出力（ＶＯＵＴ）は、直列抵抗からなる分圧器１１６により分圧され、誤差増幅器１１１の反転入力側に入力される。誤差増幅器１１１の出力（ＦＢ）と反転入力側の間には、抵抗とコンデンサからなる発振止め回路１１７が接続されている。誤差増幅器１１１は、誤差比較基準電圧１１８と反転入力側に入力された電圧との誤差を増幅して出力する。誤差増幅器１１１の出力（ＦＢ）と後述するソフトスタート回路１１３の出力（ＳＳ）は、コンパレータ１１０に入力され、その内の低い方の電圧と三角波発生器（ＴＲＩ）１１２からの三角波電圧とが比較される。コンパレータ１１０の出力は、反転バッファ１１９により反転され、前述したスイッチング素子１１４のゲートに入力される。このように、スイッチング素子１１４は、負荷側出力（ＶＯＵＴ）からの帰還回路により制御される。
【０００４】
前述したソフトスタート回路１１３は、電源立ち上がり時に緩やかに上昇する電圧を発生させるための定電流源１２２とコンデンサ１２３を有しており、さらに、低電源電圧誤動作防止回路（ＵＶＬＯ）１２０やサーマルシャットダウン回路（ＴＳＤ）１２１などを有して構成される。
【０００５】
また、基準電圧発生器（ＶＲＥＦ）１２４が設けられ、その出力（Ｖｒｅｆ）は誤差増幅器１１１、三角波発生器１１２、ソフトスタート回路１１３などの電源となっている。
【０００６】
図７は電源立ち上げ時から通常動作時へ移行するまでの電圧値を示す特性図である。まず、電源立ち上げ時には、ソフトスタート回路１１３の出力（ＳＳ）の方が誤差増幅器１１１の出力（ＦＢ）よりも電圧が低い。よって、コンパレータ１１０ではソフトスタート回路１１３の出力（ＳＳ）と三角波が比較される。ここで、ソフトスタート回路１１３の出力（ＳＳ）が三角波よりも高いとコンパレータ１１０からはＨｉｇｈレベルが出力され、反転バッファ１１９により反転されてスイッチング素子１１４のゲートにＬｏｗレベルが入力される。その結果、スイッチング素子１１４は閉じる（ＯＮする）。また、ソフトスタート回路１１３の出力（ＳＳ）が三角波よりも低いと、コンパレータ１１０からはＬｏｗレベルが出力され、反転バッファ１１９により反転されてスイッチング素子１１４のゲートにＨｉｇｈレベルが入力される。その結果、スイッチング素子１１４は開く（ＯＦＦする）。
【０００７】
そして、電源立ち上げ初期には、スイッチング素子１１４のゲートに入力されるＬｏｗレベルの期間は短く、Ｈｉｇｈレベルの期間が長い。徐々にＬｏｗレベルの期間を長く、Ｈｉｇｈレベルの期間を短くすることにより、スイッチング素子１１４に流れる突入電流を抑制している。
【０００８】
次いで、通常動作に移行すると、誤差増幅器１１１の出力（ＦＢ）の方がソフトスタート回路１１３の出力（ＳＳ）よりも電圧が低くなる。よって、コンパレータ１１０では誤差増幅器１１１の出力（ＦＢ）と三角波が比較される。
【０００９】
ここで、誤差増幅器１１１の出力（ＦＢ）が三角波よりも高いと、コンパレータ１１０からはＨｉｇｈレベルが出力され、反転バッファ１１９により反転されてスイッチング素子１１４のゲートにＬｏｗレベルが入力される。また、誤差増幅器１１１の出力（ＦＢ）が三角波よりも低いと、コンパレータ１１０からはＬｏｗレベルが出力され、反転バッファ１１９により反転されてスイッチング素子１１４のゲートにＨｉｇｈレベルが入力される。
【００１０】
【特許文献１】特開平７−３３６９９９号公報
【００１１】
【発明が解決しようとする課題】
このように、コンパレータ１１０では、電源立ち上げ時にはソフトスタート回路１１３の出力（ＳＳ）と三角波が比較され、通常動作に移行すると、誤差増幅器１１１の出力（ＦＢ）と三角波が比較される。このソフトスタート回路１１３の出力（ＳＳ）は、電源立ち上げから緩やかに上昇し、基準電圧（Ｖｒｅｆ）に漸近するものである。一方、誤差増幅器１１１の出力（ＦＢ）は、電源立ち上げからすぐに基準電圧（Ｖｒｅｆ）近くまで上昇し、負荷側出力（ＶＯＵＴ）が出力設定電圧を超えると帰還回路の作用により下降を始める。この下降により、ソフトスタート回路１１３の出力（ＳＳ）よりも電圧が低くなり、そして通常動作時の安定した電圧となる。
【００１２】
それに伴い、負荷側出力（ＶＯＵＴ）は出力設定電圧で安定するが、この間に高いオーバシュート電圧が発生する。負荷側出力（ＶＯＵＴ）を早期に安定させ、負荷側出力（ＶＯＵＴ）につながるデバイスの早期動作を可能にするためには、このオーバシュートの期間を減ずる必要があった。また、このオーバシュート電圧が高いために、負荷側出力（ＶＯＵＴ）につながるデバイスが破壊される危険性もあった。
【００１３】
本発明は、係る事由に鑑みてなしたもので、オーバシュート電圧を抑制することができるスイッチングレギュレータを提供することにある。
【００１４】
【課題を解決するための手段】
上記の課題を解決するために、請求項１に係わるスイッチングレギュレータは、開閉することにより、電源側から負荷側に電力を供給し、負荷側を出力設定電圧に保持するスイッチング素子と、前記負荷側の電圧を分圧する分圧器と、該分圧器からの電圧を受ける誤差増幅器と、三角波電圧を発生する三角波発生器と、前記電源側の電圧の立ち上がり時に緩やかに立ち上がる電圧を発生するソフトスタート回路と、該ソフトスタート回路の出力電圧から前記誤差増幅器の出力電圧までの上限値を設定するクランプ回路と、前記ソフトスタート回路の出力電圧と前記誤差増幅器の出力電圧との低い方の電圧と前記三角波電圧とを比較するコンパレータと、を備え、該コンパレータの出力に応じて前記スイッチング素子が開閉されることを特徴とする。
【００１５】
請求項１記載のクランプ回路により、ソフトスタート回路の出力から誤差増幅器の出力までの上限値が設定されているので、電源立ち上げ時に誤差増幅器の出力の電圧が上昇するのを抑え、誤差増幅器の出力が安定するまでの時間を短くすることができ、よって、負荷側出力に発生するオーバシュート電圧を抑制する。
【００１６】
請求項２に係わるスイッチングレギュレータは、前記クランプ回路は、前記誤差増幅器の出力が接続される第１のトランジスタと、前記ソフトスタート回路の出力が接続され、エミッタ・ベース間電圧が第１のトランジスタよりも小さい第２のトランジスタと、を備え、該エミッタ・ベース間電圧の差により、前記ソフトスタート回路の出力電圧から前記誤差増幅器の出力電圧までの前記上限値を設定することを特徴とする。
【００１７】
請求項２記載のクランプ回路は構成素子の数が少なく、半導体集積回路でのクランプ回路の占有面積を小さくできる。また、構成素子の数が少いために、エミッタ・ベース間接合面積の差から発生する電位差も比較的簡単に調整できる。
【００１８】
請求項３に係わるスイッチングレギュレータは、前記クランプ回路は、前記誤差増幅器の出力がエミッタに接続される第１のトランジスタと、該第１のトランジスタのベースにエミッタが接続される第２のトランジスタと、該第２のトランジスタのベースにエミッタが接続される第３のトランジスタと、該第３のトランジスタのベースと定電流源が接続される抵抗と、該抵抗の他端にエミッタが接続され、前記ソフトスタート回路の出力がベースに接続される第４のトランジスタと、を備え、前記第１と第２のトランジスタのエミッタ・ベース間電圧の差と、前記定電流源の電流が前記抵抗に流れることにより発生する電圧とにより、前記ソフトスタート回路の出力電圧から前記誤差増幅器の出力電圧までの前記上限値を設定することを特徴とする。
【００１９】
請求項３記載のクランプ回路では、抵抗に流れることにより発生する電位差もクランプ電圧を設定する要因になっているので、クランプ回路の誤差増幅器の出力につながる第１のトランジスタのエミッタ・ベース間接合面積を大きくすることが可能であり、駆動能力が大きい誤差増幅器の場合であっても、十分に電圧をクランプすることができる。
【００２０】
【発明の実施の形態】
以下、本発明の実施形態を図面を参照しながら詳細に説明する。図１は本発明の実施形態であるスイッチングレギュレータの構成を示す回路図である。このスイッチングレギュレータ１は、従来の技術で説明したものと実質的に同様の構成要素を備え、後に詳述するクランプ回路を付設したものである。
【００２１】
スイッチングレギュレータ１において、スイッチング素子１４は電源側（ＶＣＣ）から負荷側に電力を供給し、所定の制御のもと、すなわち、後述するコンパレータ１０の出力に応じて開閉することにより、負荷側出力（ＶＯＵＴ）を出力設定電圧に保持する。スイッチング素子１４の負荷側には、コイル、コンデンサなどからなる平滑回路１５が接続され、スイッチング素子１４からの電圧を平滑化している。負荷側出力（ＶＯＵＴ）は直列抵抗からなる分圧器１６により分圧され、誤差増幅器１１の反転入力側に入力される。誤差増幅器１１の出力（ＦＢ）と反転入力側の間には、抵抗とコンデンサからなる発振止め回路１７が接続されている。誤差増幅器１１は、誤差比較基準電圧１８と反転入力側に入力された電圧との誤差を増幅して出力する。誤差増幅器１１の出力（ＦＢ）とソフトスタート回路１３の出力（ＳＳ）はコンパレータ１０に入力され、その内の低い方の電圧と三角波発生器（ＴＲＩ）１２からの三角波電圧とが比較される。コンパレータ１０の出力は、反転バッファ１９により反転され、前述したスイッチング素子１４のゲートに入力される。このように、スイッチング素子１４は、負荷側出力（ＶＯＵＴ）からの帰還回路により制御される。
【００２２】
前述したソフトスタート回路１３は、電源立ち上がり時に緩やかに上昇する電圧を発生させるための定電流源２２とコンデンサ２３を有しており、さらに、低電源電圧誤動作防止回路（ＵＶＬＯ）２０やサーマルシャットダウン回路（ＴＳＤ）２１などを有して構成される。低電源電圧誤動作防止回路（ＵＶＬＯ）２０は、電源側（ＶＣＣ）が一定の電圧よりも低い場合にはＨｉｇｈレベルを出力し、ソフトスタート回路１３の出力（ＳＳ）を強制的に接地電位に固定し、スイッチングレギュレータ１の誤動作を防止している。同様に、サーマルシャットダウン回路（ＴＳＤ）２１は異常高温によるスイッチングレギュレータ１の誤動作を防止している。
【００２３】
そして、電源立ち上げ時から通常動作時に移行する際の負荷側出力（ＶＯＵＴ）のオーバシュート電圧を抑制するために、ソフトスタート回路１３の出力（ＳＳ）と誤差増幅器１１の出力（ＦＢ）との間にクランプ回路（Ｃｌａｍｐｅｒ）９を設けるのである。
【００２４】
基準電圧発生器（ＶＲＥＦ）２４は、その出力（Ｖｒｅｆ）を誤差増幅器１１、三角波発生器１２、ソフトスタート回路１３、クランプ回路９などの電源としている。
【００２５】
本実施形態では、スイッチング素子１４、平滑回路１５、分圧器１６、発振止め回路１７、コンデンサ２３を外付けとし、その他の部材を半導体集積回路２に内蔵している。
【００２６】
次に、クランプ回路９を図２に基づいて詳述する。クランプ回路９は、エミッタ・ベース接合面積が基本トランジスタのＭ倍のＰＮＰトランジスタ３１と、同じくＮ倍のＮＰＮトランジスタと、定電流源３３と、を有している。そして、ＰＮＰトランジスタ３１のエミッタに誤差増幅器１１の出力（ＦＢ）を接続し、コレクタを接地し、ベースをＮＰＮトランジスタ３２のエミッタおよび他端が接地されている定電流源３３に接続している。ＮＰＮトランジスタ３２のコレクタを基準電位Ｖｒｅｆに接続し、ベースをソフトスタート回路１３の出力（ＳＳ）に接続しているのである。
【００２７】
また、ＰＮＰトランジスタとＮＰＮトランジスタの各基本トランジスタのマスクパターンは当然に異なるものであるが、エミッタ・ベース間の特性がほぼ等しいものとしている。さらに、この実施形態では、ＰＮＰトランジスタ３１のＭの値は１に、ＮＰＮトランジスタ３２のＮの値は８に、定電流源３３は１０〜１００μＡ程度に、それぞれ設定している。
【００２８】
ソフトスタート回路１３の出力（ＳＳ）がベースに接続されるＮＰＮトランジスタ３２においては、エミッタ電圧はベースよりもエミッタ・ベース間電圧分だけ低い。誤差増幅器１１の出力（ＦＢ）がエミッタに接続されるＰＮＰトランジスタ３１においては、ベース電圧はエミッタよりもエミッタ・ベース間電圧分だけ低い。ここで、ＰＮＰトランジスタ３１のエミッタ・ベース接合面積は１倍に設定してあり、ＮＰＮトランジスタ３２のエミッタ・ベース接合面積は８倍であるため、ＰＮＰトランジスタ３１のエミッタ・ベース間電圧はＮＰＮトランジスタ３２のエミッタ・ベース間電圧よりも０．１Ｖ程度高い電圧に制限される。
【００２９】
よって、誤差増幅器１１の出力（ＦＢ）は、ソフトスタート回路１３の出力（ＳＳ）よりも０．１Ｖ程度高い電圧に制限される。なお、誤差増幅器１１の出力（ＦＢ）がそれ以下の場合は、ＰＮＰトランジスタ３１には電流は流れないので、誤差増幅器１１の出力（ＦＢ）はこのクランプ回路によって影響を受けない。
【００３０】
クランプ回路の本第１実施例では、誤差増幅器１１の出力（ＦＢ）につながるＰＮＰトランジスタ３１は１倍であるため電流駆動能力がそれほど高くはないので、駆動能力が比較的小さな誤差増幅器１１向きであるが、構成素子の数を少なくすることができ、半導体集積回路２のコストを削減することができる。
【００３１】
次に、本発明の別の実施形態であるスイッチングレギュレータを説明する。このものは、先の実施形態とはクランプ回路のみが異なるものであり、図３はその回路図である。クランプ回路９は、Ｍ’倍のＰＮＰトランジスタ５１と、Ｎ’倍のＮＰＮトランジスタ５２と、１倍のＮＰＮトランジスタ５４と、１倍のＰＮＰトランジスタ５８と、複数の定電流源５３、５５、５６と、抵抗５７と、を有している。
【００３２】
そして、ＰＮＰトランジスタ５１のエミッタを誤差増幅器１１の出力（ＦＢ）に接続し、コレクタを接地し、ベースをＮＰＮトランジスタ５２のエミッタおよび他端が接地されている定電流源５３に接続している。また、ＮＰＮトランジスタ５２のコレクタを基準電位Ｖｒｅｆに接続し、ベースを１倍のＮＰＮトランジスタ５４のエミッタおよび他端が接地されている定電流源５５に接続している。また、ＮＰＮトランジスタ５４のコレクタを基準電位Ｖｒｅｆに接続し、ベースを抵抗５７の一端に接続し、かつ他端が基準電位Ｖｒｅｆに接続されている定電流源５６に接続している。さらに、ＰＮＰトランジスタ５８のエミッタを抵抗５７の他端に接続し、コレクタを接地し、ベースをソフトスタート回路１３の出力（ＳＳ）に接続している。
【００３３】
本クランプ回路では、ＰＮＰトランジスタ５１のＭ’の値は１２に、ＮＰＮトランジスタ５２のＮ’の値は８に、定電流源５３、５５、５６は１０〜１００μＡ程度に、抵抗５７は１Ｋ〜５０ＫΩ程度に、それぞれ設定している。誤差増幅器１１の出力（ＦＢ）のソフトスタート回路１３の出力（ＳＳ）に対するクランプ電圧は、トランジスタのエミッタ・ベース接合面積の比にも影響されるが、特に抵抗５７の抵抗値に強く影響される。例えば、定電流源５６が１０μＡで、抵抗５７が１０ＫΩならば、抵抗５７には０．１Ｖ程度の電位差が発生する。
【００３４】
ソフトスタート回路１３の出力（ＳＳ）がベースに接続されるＰＮＰトランジスタ５８においては、エミッタ電圧はベースよりもエミッタ・ベース間電圧分だけ高い。ＮＰＮトランジスタ５４のベース電圧はＰＮＰトランジスタ５８のエミッタよりも抵抗５７による０．１Ｖだけ高い。ＮＰＮトランジスタ５４のエミッタ電圧はベースよりもエミッタ・ベース間電圧分だけ低い。ＰＮＰトランジスタ５８とＮＰＮトランジスタ５４のエミッタ・ベース間電圧がほぼ等しいとすると、ＮＰＮトランジスタ５４のエミッタ電圧はソフトスタート回路１３の出力（ＳＳ）よりも０．１Ｖ高い。
【００３５】
ＮＰＮトランジスタ５２においては、エミッタ電圧はベースよりもエミッタ・ベース間電圧分だけ低く、ＰＮＰトランジスタ５１のエミッタはベースよりもエミッタ・ベース間電圧分だけ高い。ここで、ＮＰＮトランジスタ５２とＰＮＰトランジスタ５１のエミッタ・ベース間電圧の差はＮ’、Ｍ’の値によって変わり、０．１Ｖよりも非常に小さいとすることができる。このようにして、ＰＮＰトランジスタ５１のエミッタにつながる誤差増幅器１１の出力（ＦＢ）はソフトスタート回路１３の出力（ＳＳ）よりもほぼ０．１Ｖ高くすることができる。
【００３６】
本実施形態では、誤差増幅器１１の出力（ＦＢ）につながるＰＮＰトランジスタ５１は１２倍であり電流駆動能力が高いので、駆動能力が大きい誤差増幅器１１の場合であっても、十分に電圧をクランプすることができる。
【００３７】
なお、上述の２つの実施形態のクランプ回路において、エミッタ・ベース間接合面積、抵抗値、定電流源の電流値は一例であって、所望の特性に合わせて任意に増減できることは当然のことである。
【００３８】
図４は各節点における電源立ち上げ時から通常動作時への移行を示す図である。また、図５は電源立ち上げ時から通常動作時への移行の瞬間を詳細に示す図である。まず、電源立ち上げ時には、ソフトスタート回路１３の出力（ＳＳ）の方が誤差増幅器１１の出力（ＦＢ）よりも電圧が低い。よって、コンパレータ１０では、ソフトスタート回路１３の出力（ＳＳ）と三角波が比較される。ソフトスタート回路１３の出力（ＳＳ）電圧が三角波電圧よりも高いと、コンパレータ１０からはＨｉｇｈレベルが出力され、反転バッファ１９により反転され、反転バッファ１９の出力（ＯＵＴＨ）からスイッチング素子１４のゲートにＬｏｗレベルが出力される。一方、ソフトスタート回路１３の出力（ＳＳ）電圧が三角波電圧よりも低いと、コンパレータ１０からはＬｏｗレベルが出力され、反転バッファ１９により反転され、反転バッファ１９の出力（ＯＵＴＨ）からスイッチング素子１４のゲートにＨｉｇｈレベルが出力される。
【００３９】
次に、通常動作に移行すると、誤差増幅器１１の出力（ＦＢ）の方がソフトスタート回路１３の出力（ＳＳ）よりも電圧が低い。よって、コンパレータ１０では誤差増幅器１１の出力（ＦＢ）と三角波が比較される。誤差増幅器１１の出力（ＦＢ）電圧が三角波電圧よりも高いと、コンパレータ１０からはＨｉｇｈレベルが出力され、反転バッファ１９により反転され、反転バッファ１９の出力（ＯＵＴＨ）からスイッチング素子１４のゲートにＬｏｗレベルが出力される。誤差増幅器１１の出力（ＦＢ）電圧が三角波電圧よりも低いと、コンパレータ１０からはＬｏｗレベルが出力され、反転バッファ１９により反転され、反転バッファ１９の出力（ＯＵＴＨ）からスイッチング素子１４のゲートにＨｉｇｈレベルが出力される。
【００４０】
ソフトスタート回路１３の出力（ＳＳ）は電源立ち上げから緩やかに上昇し、基準電圧（Ｖｒｅｆ）に漸近する。誤差増幅器１１の出力（ＦＢ）は電源立ち上げからクランプ回路９が正常動作する電圧まで上昇し、その後はソフトスタート回路１３の出力（ＳＳ）よりも０．１Ｖ（クランプ電圧）だけ高い電圧にクランプされる。負荷側出力（ＶＯＵＴ）が出力設定電圧を超えると、帰還回路の作用により下降を始める。下降し始めると、ソフトスタート回路１３の出力（ＳＳ）よりも電圧が低くなり、そして通常動作時の安定した電圧となる。誤差増幅器１１の出力（ＦＢ）は、クランプ回路９によりクランプされていたため安定した電圧に下降するまでの電位差が小さい。
【００４１】
それに伴い、負荷側出力（ＶＯＵＴ）も出力設定電圧で安定する。この間のオーバシュート電圧が発生する期間は、誤差増幅器１１の出力（ＦＢ）がクランプ回路９によりクランプされていたために、短くなる。また、オーバシュート電圧の値も抑制される。
【００４２】
以上の実施形態は、本発明を説明する一例であり、降圧型のスイッチングレギュレータについて説明しているが、スイッチング素子１４や平滑回路などの構成や結線を変えることによって、昇圧型のスイッチングレギュレータに適用することも当業者ならば容易にすることができる。
【００４３】
【発明の効果】
上記の通り、本発明のスイッチングレギュレータによれば、ソフトスタート機能を有するものにおいて、電源立ち上げ時に誤差増幅器の出力の電圧が上昇するのを抑え、負荷側出力に発生するオーバシュート電圧を抑制することができる。
【図面の簡単な説明】
【図１】本発明の実施形態であるスイッチングレギュレータの構成を示す回路図。
【図２】同上のクランプ回路の構成を示す回路図。
【図３】本発明の別の実施形態であるスイッチングレギュレータのクランプ回路の構成を示す回路図。
【図４】実施形態における電源立ち上げ時から通常動作時への移行を示す波形図。
【図５】実施形態における電源立ち上げ時から通常動作時への移行の瞬間を詳細に示す波形図。
【図６】従来におけるスイッチングレギュレータの構成を示す回路図。
【図７】従来における電源立ち上げ時から通常動作時への移行を示す波形図。
【符号の説明】
１ レギュレータ
２ 半導体集積回路
９ クランプ回路
１０ コンパレータ
１１ 誤差増幅器
１２ 三角波発生器
１３ ソフトスタート回路
１４ スイッチング素子
１５ 平滑回路
１６ 分圧器
１７ 発振止め回路
１８ 誤差比較基準電圧
１９ 反転バッファ
２０ 低電源電圧誤動作防止回路
２１ サーマルシャットダウン回路
２２ 定電流源
２３ コンデンサ
２４ 基準電圧発生器
３１、５１，５８ ＰＮＰトランジスタ
３２、５２、５４ ＮＰＮトランジスタ
３３、５３、５５、５６ 定電流源
５７ 抵抗
Claims (3)
- 開閉することにより、電源側から負荷側に電力を供給し、負荷側を出力設定電圧に保持するスイッチング素子と、
前記負荷側の電圧を分圧する分圧器と、
該分圧器からの電圧を受ける誤差増幅器と、
三角波電圧を発生する三角波発生器と、
前記電源側の電圧の立ち上がり時に緩やかに立ち上がる電圧を発生するソフトスタート回路と、
該ソフトスタート回路の出力電圧から前記誤差増幅器の出力電圧までの上限値を設定するクランプ回路と、
前記ソフトスタート回路の出力電圧と前記誤差増幅器の出力電圧との低い方の電圧と前記三角波電圧とを比較するコンパレータと、を備え、
該コンパレータの出力に応じて前記スイッチング素子が開閉されるスイッチングレギュレータ。 - 前記クランプ回路は、前記誤差増幅器の出力が接続される第１のトランジスタと、
前記ソフトスタート回路の出力が接続され、エミッタ・ベース間電圧が第１のトランジスタよりも小さい第２のトランジスタと、を備え、
該エミッタ・ベース間電圧の差により、前記ソフトスタート回路の出力電圧から前記誤差増幅器の出力電圧までの前記上限値を設定する請求項１に記載のスイッチングレギュレータ。 - 前記クランプ回路は、前記誤差増幅器の出力がエミッタに接続される第１のトランジスタと、
該第１のトランジスタのベースにエミッタが接続される第２のトランジスタと、
該第２のトランジスタのベースにエミッタが接続される第３のトランジスタと、
該第３のトランジスタのベースと定電流源が接続される抵抗と、
該抵抗の他端にエミッタが接続され、前記ソフトスタート回路の出力がベースに接続される第４のトランジスタと、を備え、
前記第１と第２のトランジスタのエミッタ・ベース間電圧の差と、前記定電流源の電流が前記抵抗に流れることにより発生する電圧とにより、前記ソフトスタート回路の出力電圧から前記誤差増幅器の出力電圧までの前記上限値を設定する請求項１に記載のスイッチングレギュレータ。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003158734A JP3739760B2 (ja) | 2003-06-04 | 2003-06-04 | スイッチングレギュレータ |
| US10/847,439 US7002330B2 (en) | 2003-06-04 | 2004-05-18 | Switching regulator |
| TW093114884A TW200503393A (en) | 2003-06-04 | 2004-05-26 | Switching regulator |
| KR1020040040274A KR20040104924A (ko) | 2003-06-04 | 2004-06-03 | 스위칭 레귤레이터 |
| CNB2004100484237A CN100490285C (zh) | 2003-06-04 | 2004-06-03 | 开关稳压器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003158734A JP3739760B2 (ja) | 2003-06-04 | 2003-06-04 | スイッチングレギュレータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004364393A true JP2004364393A (ja) | 2004-12-24 |
| JP3739760B2 JP3739760B2 (ja) | 2006-01-25 |
Family
ID=33487441
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003158734A Expired - Fee Related JP3739760B2 (ja) | 2003-06-04 | 2003-06-04 | スイッチングレギュレータ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7002330B2 (ja) |
| JP (1) | JP3739760B2 (ja) |
| KR (1) | KR20040104924A (ja) |
| CN (1) | CN100490285C (ja) |
| TW (1) | TW200503393A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7511458B2 (en) | 2005-03-23 | 2009-03-31 | Nec Electronics Corporation | Charging apparatus |
| JP2009136064A (ja) * | 2007-11-29 | 2009-06-18 | Rohm Co Ltd | スイッチングレギュレータの制御回路、制御方法およびそれを利用したスイッチングレギュレータ |
| JP2009268346A (ja) * | 2008-04-22 | 2009-11-12 | Seiko Instruments Inc | スイッチングレギュレータ |
| JP2010028951A (ja) * | 2008-07-17 | 2010-02-04 | Ricoh Co Ltd | スイッチング電源回路 |
| JP2011041418A (ja) * | 2009-08-17 | 2011-02-24 | Fujitsu Semiconductor Ltd | 電源回路及び電子機器 |
| JP2011244677A (ja) * | 2010-04-23 | 2011-12-01 | Rohm Co Ltd | スイッチング電源の制御回路およびそれを用いたスイッチング電源、発光装置および電子機器 |
| JP2015012737A (ja) * | 2013-07-01 | 2015-01-19 | 新日本無線株式会社 | スイッチング電源回路 |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7573252B1 (en) | 2004-06-07 | 2009-08-11 | National Semiconductor Corporation | Soft-start reference ramp and filter circuit |
| JP4652726B2 (ja) * | 2004-06-11 | 2011-03-16 | 富士通セミコンダクター株式会社 | Ｄｃ−ｄｃコンバータの制御回路、ｄｃ−ｄｃコンバータ及び電子機器 |
| TWI252967B (en) * | 2004-07-19 | 2006-04-11 | Richtek Techohnology Corp | Output voltage overload suppression circuit applied in voltage regulator |
| TWI354435B (en) * | 2004-12-21 | 2011-12-11 | Rohm Co Ltd | Switching regulator |
| US7123492B1 (en) * | 2005-03-23 | 2006-10-17 | Princeton Technology Corporation | Circuit for reducing inrush current generated during startup of a switching power supply |
| US7518348B1 (en) * | 2005-04-20 | 2009-04-14 | National Semiconductor Corporation | Adaptive error amplifier clamp circuit to improve transient response of DC/DC converter with current mode control |
| JP4570507B2 (ja) * | 2005-04-21 | 2010-10-27 | 株式会社リコー | 定電圧回路、定電圧回路を備えた半導体装置及び定電圧回路の制御方法 |
| CN100386958C (zh) * | 2005-04-27 | 2008-05-07 | 圆创科技股份有限公司 | 多个电路通道的依序软启动电路 |
| US7408332B2 (en) * | 2005-10-26 | 2008-08-05 | Micrel, Inc. | Intelligent soft start for switching regulators |
| WO2007080777A1 (ja) * | 2006-01-10 | 2007-07-19 | Rohm Co., Ltd. | 電源装置及びこれを備えた電子機器 |
| CN101379688B (zh) * | 2006-04-18 | 2012-02-01 | 半导体元件工业有限责任公司 | 用于调节电压的方法及其电路 |
| JP5136016B2 (ja) * | 2006-11-27 | 2013-02-06 | セイコーエプソン株式会社 | 駆動装置、物理量測定装置及び電子機器 |
| TW200906056A (en) * | 2007-07-27 | 2009-02-01 | Niko Semiconductor Co Ltd | Pulse width modulation controller applied to a switch-mode regulator |
| JP5174390B2 (ja) * | 2007-08-06 | 2013-04-03 | ローム株式会社 | 電源装置及びこれを備えた電子機器 |
| US7852642B2 (en) * | 2007-12-06 | 2010-12-14 | Faraday Technology Corp. | Full digital soft-start circuit and power supply system using the same |
| TW200931778A (en) * | 2008-01-08 | 2009-07-16 | Richtek Technology Corp | Asynchronous boost converter |
| CN101494417B (zh) * | 2008-01-21 | 2012-08-15 | 立锜科技股份有限公司 | 异步升压式转换器 |
| CN101640482B (zh) * | 2008-07-31 | 2012-06-20 | 上海华虹Nec电子有限公司 | 应用于电源调整器的上电过冲电压抑制装置 |
| CN101943938B (zh) * | 2009-07-08 | 2012-07-25 | 新唐科技股份有限公司 | 电源控制装置及使用电源控制装置的系统 |
| JP2011234519A (ja) * | 2010-04-28 | 2011-11-17 | Renesas Electronics Corp | 電源制御装置、電源装置及び電源制御方法 |
| CN103259405B (zh) * | 2012-02-20 | 2015-10-07 | 理光微电子株式会社 | Dcdc转换器 |
| KR20130098041A (ko) * | 2012-02-27 | 2013-09-04 | 삼성전자주식회사 | 낮은 외부 전원 전압에 적합한 전압 발생부들 |
| CN102751858B (zh) * | 2012-06-27 | 2014-05-14 | 电子科技大学 | 一种用于电压调整器中的软启动电路 |
| KR101316385B1 (ko) * | 2012-09-28 | 2013-10-08 | 한양대학교 산학협력단 | 소프트 스타트 회로를 가지는 전압 레귤레이터 |
| US9285812B2 (en) * | 2013-02-01 | 2016-03-15 | Allegro Microsystems, Llc | Soft start circuits and techniques |
| JP6257363B2 (ja) * | 2014-02-06 | 2018-01-10 | エスアイアイ・セミコンダクタ株式会社 | スイッチングレギュレータ制御回路及びスイッチングレギュレータ |
| JP6253436B2 (ja) * | 2014-02-13 | 2017-12-27 | エスアイアイ・セミコンダクタ株式会社 | Ｄｃ／ｄｃコンバータ |
| KR20170039153A (ko) * | 2014-06-30 | 2017-04-10 | 스카이워크스 솔루션즈, 인코포레이티드 | 전압 레귤레이터들의 전압 레귤레이션을 바이패싱하기 위한 회로들, 디바이스들, 및 방법들 |
| JP6265092B2 (ja) * | 2014-09-22 | 2018-01-24 | 株式会社デンソー | スイッチング電源装置 |
| KR102199691B1 (ko) | 2015-06-29 | 2021-01-07 | 온세미컨덕터코리아 주식회사 | 스위치 제어 회로 및 이를 포함하는 벅 컨버터 |
| DE102015216493B4 (de) * | 2015-08-28 | 2021-07-08 | Dialog Semiconductor (Uk) Limited | Linearer Regler mit verbesserter Stabilität |
| CN109067163A (zh) * | 2018-08-24 | 2018-12-21 | 上海艾为电子技术股份有限公司 | 软启动电路、控制芯片、降压转换器及升压转换器 |
| CN110572022B (zh) * | 2019-09-02 | 2020-10-13 | 广州视源电子科技股份有限公司 | 软启动电路、方法和用电设备 |
| CN111509968B (zh) * | 2020-04-28 | 2021-10-19 | 重庆斯微奇电子技术有限公司 | 一种开关电源输出电压控制电路 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2600103Y2 (ja) | 1993-02-26 | 1999-10-04 | 太陽誘電株式会社 | 電源回路 |
| JP3251770B2 (ja) | 1994-06-02 | 2002-01-28 | ローム株式会社 | 半導体集積回路の電源回路 |
| JPH08317637A (ja) | 1995-05-22 | 1996-11-29 | Nemic Lambda Kk | スイッチング電源装置のソフトスタート回路 |
| JPH0973990A (ja) * | 1995-09-04 | 1997-03-18 | Minebea Co Ltd | 圧電トランスを使用した冷陰極管点灯装置 |
| JP3474095B2 (ja) | 1998-02-18 | 2003-12-08 | セイコーインスツルメンツ株式会社 | スイッチング・レギュレータ |
| JP2002218745A (ja) | 2001-01-17 | 2002-08-02 | Funai Electric Co Ltd | 電流制限機能を有する電源装置 |
| EP1367703A1 (en) * | 2002-05-31 | 2003-12-03 | STMicroelectronics S.r.l. | Method of regulation of the supply voltage of a load and relative voltage regulator |
| JP2004173460A (ja) * | 2002-11-22 | 2004-06-17 | Fujitsu Ltd | Ｄｃ−ｄｃコンバータの制御方法、ｄｃ−ｄｃコンバータ、半導体集積回路装置、及び電子機器 |
-
2003
- 2003-06-04 JP JP2003158734A patent/JP3739760B2/ja not_active Expired - Fee Related
-
2004
- 2004-05-18 US US10/847,439 patent/US7002330B2/en active Active
- 2004-05-26 TW TW093114884A patent/TW200503393A/zh unknown
- 2004-06-03 KR KR1020040040274A patent/KR20040104924A/ko not_active Application Discontinuation
- 2004-06-03 CN CNB2004100484237A patent/CN100490285C/zh not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7511458B2 (en) | 2005-03-23 | 2009-03-31 | Nec Electronics Corporation | Charging apparatus |
| JP2009136064A (ja) * | 2007-11-29 | 2009-06-18 | Rohm Co Ltd | スイッチングレギュレータの制御回路、制御方法およびそれを利用したスイッチングレギュレータ |
| JP2009268346A (ja) * | 2008-04-22 | 2009-11-12 | Seiko Instruments Inc | スイッチングレギュレータ |
| JP2010028951A (ja) * | 2008-07-17 | 2010-02-04 | Ricoh Co Ltd | スイッチング電源回路 |
| JP2011041418A (ja) * | 2009-08-17 | 2011-02-24 | Fujitsu Semiconductor Ltd | 電源回路及び電子機器 |
| JP2011244677A (ja) * | 2010-04-23 | 2011-12-01 | Rohm Co Ltd | スイッチング電源の制御回路およびそれを用いたスイッチング電源、発光装置および電子機器 |
| JP2015012737A (ja) * | 2013-07-01 | 2015-01-19 | 新日本無線株式会社 | スイッチング電源回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100490285C (zh) | 2009-05-20 |
| CN1574577A (zh) | 2005-02-02 |
| TW200503393A (en) | 2005-01-16 |
| KR20040104924A (ko) | 2004-12-13 |
| JP3739760B2 (ja) | 2006-01-25 |
| US20040245974A1 (en) | 2004-12-09 |
| US7002330B2 (en) | 2006-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3739760B2 (ja) | スイッチングレギュレータ | |
| US7248026B2 (en) | Single-pin tracking/soft-start function with timer control | |
| JP3732884B2 (ja) | 内部電源電圧発生回路、内部電圧発生回路および半導体装置 | |
| US8513935B2 (en) | Combinations of current feedback for frequency compensation, overload detection, and super overload detection in switching power converters | |
| US9882558B1 (en) | Power-on reset circuit | |
| US8427130B2 (en) | Methods and apparatuses for combined frequency compensation and soft start processes | |
| JP2008187847A (ja) | 過電流保護回路及びこれを用いた電源装置 | |
| JP2004236432A (ja) | 半導体装置 | |
| JP2012088987A (ja) | レギュレータ用半導体集積回路 | |
| JP2004280923A (ja) | 内部電源回路 | |
| US7940094B2 (en) | Semiconductor start control device, method, and system | |
| JP2011083050A (ja) | チャージポンプ回路、チャージポンプ回路の制御方法 | |
| JP2014023272A (ja) | スイッチング電源回路 | |
| TWI328332B (en) | Dc/dc converter | |
| JP2007159306A (ja) | ソフトスタート回路及びこれを用いたスイッチング電源 | |
| US6693410B1 (en) | Power sequencing and ramp rate control circuit | |
| KR100784386B1 (ko) | 내부 전원 전압을 발생하는 장치 및 그 방법 | |
| US20190109541A1 (en) | Switching regulator | |
| USRE39274E1 (en) | Voltage down converter with switched hysteresis | |
| JP2004153965A (ja) | Ｄｃ−ｄｃコンバータ及びｄｃ−ｄｃコンバータの駆動回路 | |
| JP4228013B2 (ja) | 電源電圧リセット回路、およびリセット信号生成方法 | |
| JP2009075882A (ja) | 電圧可変レギュレータ | |
| US10418896B2 (en) | Switching regulator including an offset enabled comparison circuit | |
| JP2008301581A (ja) | ソフトスタート回路、およびそれを備えたスイッチング方式ｄｃ−ｄｃコンバータ | |
| JP6629593B2 (ja) | 電源回路およびその制御回路、制御方法、ならびにそれを用いた電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050801 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050809 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051005 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051101 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051102 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3739760 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081111 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111111 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121111 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131111 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |