KR100784386B1 - 내부 전원 전압을 발생하는 장치 및 그 방법 - Google Patents

내부 전원 전압을 발생하는 장치 및 그 방법 Download PDF

Info

Publication number
KR100784386B1
KR100784386B1 KR1020060102401A KR20060102401A KR100784386B1 KR 100784386 B1 KR100784386 B1 KR 100784386B1 KR 1020060102401 A KR1020060102401 A KR 1020060102401A KR 20060102401 A KR20060102401 A KR 20060102401A KR 100784386 B1 KR100784386 B1 KR 100784386B1
Authority
KR
South Korea
Prior art keywords
voltage
reference voltage
power supply
starting
internal power
Prior art date
Application number
KR1020060102401A
Other languages
English (en)
Inventor
조종필
김찬용
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060102401A priority Critical patent/KR100784386B1/ko
Priority to DE102007050361A priority patent/DE102007050361A1/de
Priority to US11/976,006 priority patent/US8085019B2/en
Application granted granted Critical
Publication of KR100784386B1 publication Critical patent/KR100784386B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S323/00—Electricity: power supply or regulation systems
    • Y10S323/901—Starting circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Control Of Electrical Variables (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

본 발명의 내부 전원 전압 발생 장치는 외부 전원 전압을 이용하여 시동전압을 생성하기 위한 시동전압 생성부; 상기 시동전압을 이용하여 기준전압을 생성하기 위한 기준전압 생성부; 및 상기 기준전압에 응답하여 상기 외부 전원 전압을 이용하여 내부 전원 전압을 생성하기 위한 내부 전원 전압 생성부를 구비하며, 상기 시동전압 생성부는 상기 기준전압 생성부에 의해서 생성된 상기 기준전압에 의해서 오프된다.
따라서, 본 발명은 외부 전원 전압의 사용으로 인한 노이즈 발생을 억제하면서도 내부 전원 전압을 기준전압의 소스로 사용함에 따른 시동 문제를 모두 해결할 수 있다.
기준전압, 내부전압, 시동전압(Start-up voltage), 밴드 갭 레퍼런스(BGR), 피드백, 시동 기준 전압, 차동 증폭기, 레귤레이터.

Description

내부 전원 전압을 발생하는 장치 및 그 방법{DEVICE FOR GENERATING INTERNAL POWER SUPPLY VOLTAGE AND METHOD THEREOF}
도 1은 종래기술의 일 실시예에 따른 내부 전원 전압 발생 장치를 개략적으로 도시한 블록 구성도.
도 2는 종래기술의 다른 실시예에 따른 내부 전원 전압 발생 장치를 개략적으로 도시한 블록 구성도.
도 3은 도 2에 도시된 내부 전원 전압 발생 장치의 시동 문제점을 도시한 타이밍도.
도 4는 본 발명의 일 실시예에 따른 내부 전원 전압 발생 장치를 개략적으로 도시한 블록 구성도.
도 5는 도 4에 도시된 시동전압 생성부의 일 예를 도시한 회로도.
도 6은 도 4에 도시된 기준전압 생성부의 일 실시예를 도시한 회로도.
도 7은 도 4에 도시된 내부전압 생성부의 일 실시예를 도시한 회로도.
도 8은 본 발명에 따른 내부 전원 전압 발생 장치의 동작을 시뮬레이션한 타이밍도.
* 도면의 주요부분에 대한 부호의 설명 *
40 : 시동전압 생성부 41 : 기준전압 생성부
42 : 내부전압 생성부
본 발명은 반도체 집적 회로 장치에 관한 것으로, 특히 내부 전원 전압을 발생하는 장치에 관한 것이다.
최근 시스템의 저전력화와 반도체 공정의 미세화가 진행되면서 칩의 공급 전압(이하, 외부 전원 전압이라 함)도 저 전압화되어 가고 있는 추세이다. 하지만, 모든 칩들을 동시에 저 전압화시키는 것은 현실적으로 불가능하며, 이로 인해 시스템의 저 전압화는 칩의 저 전압화보다 느린 실정이다. 이는 서로 다른 외부 전원 전압들을 제공하는 시스템들이 시장에 공존함을 의미하며, 시장에 공존하는 다양한 시스템들(즉, 상이한 외부 전원 전압들을 사용하는 시스템들)에 대응하기 위해서는, 칩 내부에 상이한 외부 전원 전압들에 관계없이 일정한 내부 전원 전압을 발생하는 전압 변환 장치가 구비되어야 한다. 이러한 전압 변환 장치를 칩 내부에 구현함으로써, 상이한 외부 전원 전압들을 제공하는 시스템들에 동일한 칩을 적용하는 것이 가능하다.
도 1은 종래기술의 일 실시예에 따른 내부 전원 전압 발생 장치를 개략적으로 도시한 블록 구성도이다.
도 1을 참조하면, 종래기술에 따른 내부 전원 발생 장치는 외부 전원 전압(VDD_EXT)을 이용하여 기준전압(VREF)를 생성하기 위한 기준전압 생성부(10)와, 기준전압(VREF)를 이용하여 내부 전원 전압(VDD_INT)를 생성하기 위한 내부전압 생성부(11)를 구비하여 구성된다.
기준전압 생성부(10)와 내부 전원 전압 생성부(11)는 모두 동작 전압으로서 외부로부터 제공되는 전압 즉, 외부 전원 전압(VDD_EXT)을 사용한다. 기준전압 생성부(10)는 이 분야에 잘 알려진 밴드 갭 형태의 기준전압(Band-Gap Reference; 이하 BGR이라 함) 생성부다.
외부 전원 전압(VDD_EXT)이 칩에 공급됨에 따라, 기준전압 생성부(10)는 기준전압(VREF)을 생성하고, 내부 전원 전압 생성부(11)는 기준전압(VREF)을 근거로 하여 외부 전원 전압(VDD_EXT)을 내부 전원 전압(VDD_INT)으로 변환한다. 내부 전원 전압(VDD_INT)은 다음과 같은 과정을 통해 생성된다.
부연하면, 내부 전원 전압 생성부(11)는 외부 전원 전압(VDD_EXT)을 입력받고, 집적 회로 장치 내부에서 생성한 기준전압(VREF)을 근거로 하여 이미 정해진 레벨의 내부 전원 전압(VDD_INT)을 생성하게 된다. 내부 전원 전압 생성부(11)가 기준전압(VREF)을 이용하여 내부 전원 전압(VDD_INT)을 생성하기 때문에, 기준전압 생성부(10) 역시 동작 전압으로서 외부 전원 전압(VDD_EXT)을 이용하게 된다.
한편, 외부 전원 전압(VDD_EXT)은 반도체 집적 회로 장치가 적용되는 시스템에 따라 다르다. 외부 전원 전압이 넓은 전압 범위에서 가변 되더라도, 일정한 내부 전원 전압(VDD_INT)을 얻기 위해서는 외부 전원 전압의 변화에 무관하게 일정한 기준전압이 요구된다. 하지만, 도 1에 도시된 내부 전원 전압 발생 장치를 채용한 반도체 집적 회로 장치는 다음과 같은 문제점을 갖는다.
즉, 도 1의 내부 전원 전압 발생 장치가 시스템에 적용될 때, 시스템에서 공급되는 전압(즉, 외부 전원 전압)에 관계없이 내부 전원 전압(VDD_INT) 뿐만 아니라 기준전압(VREF)이 일정하게 유지되어야 한다. 내부 전원 전압(VDD_INT)이 일정하게 유지되기 위해서는 무엇보다 기준전압(VREF)이 외부 전원 전압(VDD_EXT)의 변화에 관계없이(또는, 외부 전원 전압이 변화되는 전압 범위 내에서) 일정하게 유지되어야 한다.
예컨대, 5V, 3V 그리고 1.8V의 외부 전원 전압들을 모두 지원한다고 가정했을 경우, 동작 마진을 고려하여 볼 때 5.5V에서 1.5V 사이의 전압 범위 내에 속하는 외부 전원 전압에서 안정되게 동작하도록(또는, 일정한 기준전압을 생성하도록) 기준전압 생성부(10)가 구현되어야 한다. 외부 전원 전압(VDD_EXT)의 전압 범위에서 기준전압 생성부(10)의 안정된 동작을 보장하지 못하는 경우, 기준전압(VREF)이 낮은 동작 전압 영역 및 높은 동작 전압 영역에서 일정하게 유지되지 않는다. 즉, 기준전압(VREF)이 낮은 동작 전압 영역 또는/및 높은 동작 전압 영역에서 변화된다. 이는 내부 전원 전압(VDD_INT)이 일정하게 유지되지 못함을 의미한다.
따라서, 기준전압 생성부(10)를 포함한 반도체 집적 회로 장치가 다양한 시스템들에 적용되기 때문에, 기준전압 생성부(10)의 안정된 동작은 넓은 전압 범위 내에서 보장되어야 한다.
도 2는 종래기술의 다른 실시예에 따른 내부 전원 전압 발생 장치를 개략적으로 도시한 블록 구성도이다.
도 2를 참조하면, 제2종래기술에 따른 내부 전원 발생 장치는 내부 전원 전 압(VDD_INT)을 이용하여 기준전압(VREF)를 생성하기 위한 기준전압 생성부(20)와, 기준전압(VREF)를 이용하여 내부 전원 전압(VDD_INT)를 생성하기 위한 내부전압 생성부(21)를 구비하여 구성된다.
도 2에 도시된 구조에서는 도 1에 도시된 구조와는 달리 기준전압 생성부(20)의 동작 전압으로 외부 전원 전압(VDD_EXT)이 아닌 내부 전원 전압(VDD_INT)을 사용하고, 내부 전원 전압 생성부(21)는 동작 전압으로서 외부 전원 전압(VDD_EXT)을 사용한다.
이 경우 도 1의 외부 전원 전압에 따른 문제점을 개선할 수 있으나, 기준전압 생성부(20)와 내부 전원 전압 생성부(21)의 시동(Start-up)에 따른 문제점이 발생한다.
즉, 내부 전원 전압 생성부(21)가 내부 전원 전압(VDD_INT)을 생성하는 과정은 초기에 기준전압 생성부(20)가 기준전압(VREF)을 만들고, 기준전압(VREF)을 기준으로 내부 전원 전압(VDD_INT)을 생성하는 순서를 가지는 바, 이러한 구조적인 특징으로 인해 내부 전원 전압(VDD_INT)이 제대로 생성되지 않은 초기 시점에는 기준전압 생성부(20)가 올바른 동작을 할 수 없어 전체적인 내부 전원 전압 생성부(21)가 내부 전원 전압(VDD_INT)을 올바로 생성하지 못하는 문제가 있다.
도 3은 도 2에 도시된 내부 전원 전압 발생 장치의 시동 문제점을 도시한 타이밍도이다.
도 3을 참조하면, 외부 전원 전압(VDD_EXT)이 인가되었음에도 기준전압 생성부(20)의 시동이 제대로 이루어지지 않아 내부 전원 전압(VDD_INT)이 생성되지 않 은 문제가 발생함을 확인할 수 있다. 다시 말해서, 도 2에 도시된 내부 전원 전압 발생 장치는 내부 전원 전압(VDD_INT)이 기준 전압 생성부(20)의 동작 전압으로 사용되고, 내부 전압 생성부(21)가 기준 전압(VREF)을 이용하여 내부 전원 전압(VDD_INT)을 생성하는 구조를 갖는다. 그러한 까닭에, 도 2에 도시된 기준 전압 생성부(20)를 통해 요구되는 레벨을 갖는 기준 전압(VREF)을 생성하는 것이 어렵다. 이는 내부 전원 전압(VDD_INT)이 요구되는 레벨을 갖지 못함을 의미한다.
따라서, 내부 전원 전압(VDD_INT)을 기준전압 생성부(20)의 동작 전압으로 사용하는 내부 전원 전압 발생 장치에서 요구되는 레벨을 갖는 기준 전압(VREF)을 안정적으로 생성할 수 있는 기술이 절실히 요구되고 있다.
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위해 제안된 것으로서, 내부 전원 전압을 기준전압 생성부의 동작 전원 전압으로 사용함에 따른 시동 문제를 방지할 수 있는 내부 전원 전압 발생 장치 및 그 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은, 외부 전원 전압을 이용하여 시동전압을 생성하기 위한 시동전압 생성부; 상기 시동전압을 이용하여 기준전압을 생성하기 위한 기준전압 생성부; 및 상기 기준전압에 응답하여 상기 외부 전원 전압을 이용하여 내부 전원 전압을 생성하기 위한 내부 전원 전압 생성부를 구비하며, 상기 시동전압 생성부는 상기 기준전압 생성부에 의해서 생성된 상기 기준전압에 의 해서 오프되는 것을 특징으로 하는 내부 전원 전압 발생 장치를 제공한다.
또한, 상기 목적을 달성하기 위하여 본 발명은, 외부 전원 전압을 이용하여 시동전압을 생성하는 단계; 상기 시동전압을 이용하여 기준전압을 생성하는 단계; 상기 기준전압을 피드백시켜 상기 시동전압 생성을 중지시키는 단계; 및 상기 기준전압에 응답하여 상기 외부 전원 전압을 이용하여 내부 전원 전압을 생성하는 단계를 포함하는 내부 전원 전압 생성 방법을 제공한다.
본 발명은 기준전압 생성부의 초기 시동에 필요한 시동전압을 제공하기 위한 시동전압 생성부를 배치하고 기준전압 생성부에 시동전압을 제공한다. 시동전압 생성부는 트랜지스터 로직을 통해 자체 생성된 시동전압을 생성하며, 기준전압 생성부의 출력을 통해 제어된다. 즉, 기준전압 생성부의 출력인 기준전압이 출력되면, 이를 피드백 루프를 통해 제공받아 자신을 오프시키게 된다.
따라서, 기준전압 생성부의 시동에 따른 문제점을 극복하면서 외부 전원 전압의 변동에 따른 내부 전원 전압의 노이즈 발생을 억제할 수 있다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명하기로 한다.
도 4는 본 발명의 일 실시예에 따른 내부 전원 전압 발생 장치를 개략적으로 도시한 블록 구성도이다.
도 4를 참조하면, 본 발명의 일 실시예에 따른 내부 전원 전압 발생 장치는, 외부 전원 전압(VDD_EXT)을 이용하여 시동전압(VDD_SU)을 생성하기 위한 시동전압 생성부(40)와, 시동전압(VDD_SU)을 이용하여 기준전압(VREF)을 생성하기 위한 기준전압 생성부(41)와, 기준전압(VREF)을 근거로 외부전압(VDD_EXT)을 이용하여 내부전압(VDD_INT)을 생성하기 위한 내부전압 생성부(42)를 구비하여 구성된다.
시동전압 생성부(40)는 외부 전원 전압(VDD_EXT)을 이용하여 시동전압(VDD_SU)을 생성하고, 초기 시동 시 또는 파워-업 초기시 기준전압 생성부(41)의 구동 전압으로서 시동전압(VDD_SU)을 기준 전압 생성부(41)로 제공한다. 기준전압 생성부(41)는 초기 시동 시에는 시동전압(VDD_SU)을 이용하여 구동되며, 기준전압(VREF)를 출력한다. 이 때, 시동전압 생성부(40)는 기준전압(VREF)을 피드백 루프를 통해 제공받으며, 요구되는 레벨을 갖는 기준전압(VREF)이 입력됨에 따라 자동 오프된다.
기준전압 생성부(41)는 파워-업 초기 동작 이후에는 내부 전원 전압 생성부(42)를 통해 제공되는 내부 전원 전압(VDD_INT)을 이용하여 구동된다.
시동전압 생성부(40)는 외부 전원 전압(VDD_EXT)이 인가되기 시작하는 초기 시점에 외부 전원 전압(VDD_EXT) 을 공급받아 2Vth(문턱전압) 이상의 시동전압(VDD_SU)을 생성하고, 시동 전압(VDD_SU)을 기준전압 생성부(41)의 구동 전압으로 제공한다.
시동전압 생성부(40)는 외부 전원 전압(VDD_EXT)이 공급되는 초기 시점(즉,파워-업 초기)에만 동작을 하여 기준전압 생성부(41)를 시동시키고 기준전압(VREF)의 피드백 제어를 통해 디스에이블 되기 때문에 시동 이후에는 실제 생성되는 내부 전원 전압(VDD_INT)의 파워 레벨(Power level)에는 영향을 주지 않는다.
도 5는 도 4에 도시된 시동전압 생성부의 일 예를 도시한 회로도이다.
도 5를 참조하면, 시동전압 생성부(40)는 외부 전원 전압(VDD_EXT)에 접속된 저항부(50)와, 저항부(50)를 통해 제공되는 외부 전원 전압(VDD_EXT)의 레벨에 따라 시동전압(VDD_SU)의 생성 여부를 제어하기 위한 입력 제어부(51)와, 입력 제어부(51)의 제어에 따라 시동전압(VDD_SU)의 생성을 위한 시동 기준 전압(VB)을 생성하기 위한 시동 기준 전압 생성부(53)와, 시동 기준 전압(VB)을 이용하여 차동증폭 구조를 통해 레귤레이션된 시동전압(VDD_SU)을 생성하기 위한 시동전압 출력부(55)와, 입력 제어부(51)에 응답하여 시동전압 출력부(55)를 스위칭 제어하기 위한 스위칭부(54)와, 피드백 제공된 기준전압(VREF)에 응답하여 시동전압 생성부(40)의 온/오프를 제어하기 위한 피드백 제어부(52)를 구비하여 구성된다.
저항부(50)는 직렬 접속된 복수의 긴 채널을 갖는 PMOS 트랜지스터(P51~P58)로 이루어진다. 노드 N1에서의 필요한 전압 레벨에 따라 접속되는 트랜지스터의 수의 변경이 가능할 것이다.
피드백 제어부(52)는 NMOS 트랜지스터(N59)를 통해 구현되었으며, 이외에도 PMOS 트랜지스터나 다른 형태의 스위칭 구조를 통해 구현이 가능할 것이다.
입력 제어부(51)는 인버터 구조를 이루는 두 트랜지스터(P59, N51)을 통해 구성된다. 시동 기준 전압 생성부(53)는 직렬 접속된 복수의 긴 채널을 갖는 PMOS 트랜지스터(P60~P63)와, 노드 N1에 의해 게이트가 제어되는 NMOS 트랜지스터(N52)와, 노드 N2에서의 시동 기준 전압(VB)의 레벨을 결정하기 위한 다이오드 연결된 두 NMOS 트랜지스터(N53, N54)로 이루어진다.
시동 기준 전압(VB)의 전압 레벨에 따라 직렬 접속된 복수의 긴 채널을 갖는 PMOS 트랜지스터(P60~P63)의 수와 다이오드 연결된 두 NMOS 트랜지스터(N53, N54)의 수가 각각 변경될 수 있다.
NMOS 트랜지스터(N57)은 입력 제어부(51)의 출력에 응답하여 시동전압 출력부(55)의 NMOS 트랜지스터(N58)을 제어한다.
시동전압 출력부(55)는 차동 입력을 이루는 두 트랜지스터(N55, N56)와, 출력단에서 전류미러를 이루는 두 트랜지스터(P66, P67)과, 접지 전압에 접속된 NMOS 트랜지스터(N58)와, 출력되는 시동전압(VDD_SU)의 레벨을 레귤레이션하기 위한 PMOS 트랜지스터(P68)로 이루어진다.
스위칭부(54)는 노드 N1의 전압 레벨에 따라 시동전압 출력부(55)를 스위칭 제어하는 바, PMOS 트랜지스터(P64)는 노드 N4를 제어하며, PMOS 트랜지스터(P65)는 노드 N5를 제어한다.
또한, 스위칭부(54)를 이루는 NMOS 트랜지스터(N57)은 입력 제어부(51)의 레벨에 따라 제어되어, 레귤레이터로서 시동전압 출력부(55)를 스위칭 제어한다.
상술한 구성을 갖는 시동전압 생성부(40)의 동작을 상세히 후술한다.
외부 전원 전압(VDD_EXT)이 인가되기 시작하는 초기 시점에는 기준전압(VREF)이 생성되지 않았기 때문에 NMOS 트랜지스터(N59)가 오프되어 노드 N1이 ‘하이 레벨’을 유지한다. 여기서, 노드 N1이 ‘하이 레벨’이라는 것은 시동전압 생성부(40)를 이루는 회로 전체에 대한 바이어스(Bias) 전류가 공급됨을 의미한다, 따라서, 스위칭부(54)를 이루는 두 트랜지스터(P64, P65)가 각각 오프되므로 시동 전압 출력부(55)는 온 상태를 유지한다.
노드 N1이 ‘하이 레벨’이므로, NMOS 트랜지스터 N52는 온된다. 노드 N1이 전압을 입력받는 인버터 구조를 이루는 입력 제어부(51)의 출력은 ‘로우 레벨’을 유지하며, 이에 따라 NMOS 트랜지스터(N57)이 오프된다. 그 결과, 노드 N2의 시동 기준 전압(VB)은 두 트랜지스터(N53, N54)의 문턱전압의 합에 상당하는 전압 레벨을 갖는다.
시동 기준 전압(VB)이 두 트랜지스터(N53, N54)의 문턱전압의 합에 상당하는 전압 레벨을 가짐에 따라 시동 기준 전압(VB)을 게이트 단의 입력으로 하는 NMOS 트랜지스터(N55)가 턴온된다.
NMOS 트랜지스터(N55)가 턴온됨에 따라 NMOS 트랜지스터(N58)을 통해 전류 패스가 형성될 것이다. 전류 패스의 형성에 따라 노드 N5의 전압 레벨이 접지 전압 방향으로 감소하며, 그 결과 PMOS 트랜지스터(P68)이 턴온된다. 따라서, 노드 N6은 외부 전원 전압(VDD_EXT) 레벨 방향으로 상승하고, 이는 NMOS 트랜지스터(N56)이 턴온되게 한다. 노드 N6의 전압이 시동 기준 전압(VB)에 도달할 때, PMOS 트랜지스터(P68)는 턴 오드될 것이다. 이러한 피드백 과정을 통해 노드 N6의 전압 즉, 시동 전압(VDD_SU)은 시동 기준 전압(VB)과 동일하게 유지될 것이다. 따라서, PMOS 트랜지스터(P68)에 의한 레귤레이션 동작이 이루어진다.
노드 N2는 차동 증폭기(P66, P67, N55, N56, N58)의 ‘-‘ 입력단과 접속되며, 차동 증폭기(P66, P67, N55, N56, N58)는 PMOS 트랜지스터(P68)과 함께 레귤레이터로 동작하게 된다. 따라서, 시동전압(VDD_SU)은 시동 기준 전압(VB) 이상의 전 압 레벨을 갖게 된다.
시동전압(VDD_SU)은 기준전압 생성부(41)의 초기 전원 전압으로 사용되어 기준전압(VREF)을 생성시킨다.
기준전압 생성부(41)로부터 기준전압(VREF)가 출력되면, 피드백 제어부(52)를 이루는 NMOS 트랜지스터(N59)을 턴온시키게 되고, 이로 인해 노드 N1은 접지 전압 레벨 즉, ‘로우 레벨’을 갖게 된다. 따라서, NMOS 트랜지스터(N57)이 턴온되어 노드 N3이 ‘로우 레벨’을 갖게 되므로 NMOS 트랜지스터(N58)이 턴오프된다.
또한, 노드 N1이 ‘로우 레벨’이므로 NMOS 트랜지스터(N52)가 턴오프되어 노드 N2에 시동 기준 전압(VB)이 걸리지 않는다. 아울러, PMOS 트랜지스터(P64, P65)가 모두 턴온되어 노드 N4와 노드 N5가 ‘하이 레벨’을 가지므로 레귤레이터는 동작하지 않는다.
도 6은 도 4에 도시된 기준전압 생성부의 일 실시예를 도시한 회로도이다.
도 6을 참조하면, 기준전압 생성부(41)는 초기에는 시동전압(VDD_SU)을 동작 전압으로 하며, 이후의 정상 동작에서는 내부전압(VDD_INT)을 동작 전압으로 한다. 도 6에 도시된 기준전압 생성부(41)는 이 분야에 잘 알려진 밴드 갭 형태의 기준전압 회로로서, 그 구체적인 동작 설명은 생략한다.
초기 동작을 살펴보면, 시동전압(VDD_SU)이 공급됨에 따라 기준전압 생성부(41)는 기준전압(VREF)를 생성하여 출력하며, 내부전압 생성부(42)와 시동전압 생성부(40)는 전술한 동작을 따른다.
도 7은 도 4에 도시된 내부전압 생성부의 일 실시예를 도시한 회로도로서, 이를 참조하여 내부전압 생성부(42)의 동작을 살펴본다.
저항들(R71, R72)에 의해서 분배된 전압(Vdiv)은 비교기(OP70)의 ‘+’ 입력 단자에 인가되고, 기준전압(VREF)은 비교기(OP70)의 ‘-‘ 입력 단자에 인가된다. 비교기(OP70)는 입력된 전압들(Vdiv, VREF)에 응답하여 PMOS 트랜지스터 P670의 게이트 전압을 제어한다. 분배된 전압(Vdiv)이 기준전압(VREF) 보다 낮으면 외부 전원 전압(VDD_EXT)에서 내부 전원 전압(VDD_INT)으로 전류가 공급되도록 PMOS 트랜지스터(P670)의 게이트 전압은 낮아진다. 따라서, 내부 전원 전압(VDD_INT)이 미리 설정된 전압으로 증가하게 된다. 내부 전원 전압(VDD_INT)의 증가는 분배되는 전압(Vdiv)의 증가를 수반한다. 이에 반하여 분배된 전압(Vdiv)이 기준전압(VREF) 보다 높으면, 외부 전원 전압(VDD_EXT)에서 내부 전원 전압(VDD_INT)으로의 전류가 차단되도록 PMOS 트랜지스터(P670)의 게이트 전압이 높아진다.
반도체 집적 회로 장치 내부의 전류 소모에 따라 내부 전원 전압(VDD_INT)이 낮아지면, 비교기(OP70)를 통해 PMOS 트랜지스터(P670)의 게이트 전압이 낮아진다. 상술한 동작의 반복을 통해 내부 전원 전압(VDD_INT)이 일정하게 유지될 수 있다.
도 8은 본 발명에 따른 내부 전원 전압 발생 장치의 동작을 시뮬레이션한 타이밍도이다.
도 8을 참조하면, 도 3에서 올바르게 생성되지 않았던 기준전압(VREF)과 내부 전원 전압(VDD_INT)이 올바르게 생성되는 것을 확인할 수 있다. 외부 전원 전압(VDD_EXT)이 인가되면 초기 Δt1 시간 동안 시동전압 생성부(40)가 동작하여 2*Vt(문턱전압) 이상의 시동전압(VDD_SU)을 생성하고 이를 기준전압 생성부(41)에 제공한다. 기준전압 생성부(41)는 정상 동작하여 t2의 시점으로부터 기준전압(VREF)을 생성한다. 기준전압(VREF)은 피드백되어 시동전압 생성부(40)를 오프시킨다. 이후에는 기준전압(VREF)에 의해 정상적인 내부 전원 전압(VDD_INT)이 생성 및 유지된다.
전술한 바와 같이 이루어지는 본 발명은, 내부 전원 전압(VDD_INT)을 기준전압 생성부(41)의 구동 전압으로 사용함으로써 외부 전원 전압(VDD_EXT)의 변동에 따른 내부 전원 전압(VDD_INT)의 변동을 방지할 수 있으며, 시동전압 생성부(40)를 통해 기준전압(VREF)이 동작 가능한 최소한의 전압 레벨을 통해 안정적인 시동전압(VDD_SU)을 제공하여 내부 전원 전압 사용에 따른 기준전압 생성부(41)의 시동 지연 문제를 해결할 수 있다.
아울러, 기준전압 생성부(41)에서 기준전압 생성 시 자동으로 시동전압 생성부(40)를 피드백 제어하여 시동전압 생성부(40)를 오프시킴으로써, 별도 제어 로직의 추가 없이 비교적 간단하게 내부 전원 전압 생성 장치를 구현할 수 있음을 실시예를 통해 알아보았다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은, 외부 전원 전압 사용에 따른 내부 전원 전압의 변동을 억 제하면서도 비교적 간단한 하드웨어 부담을 통해 내부 전원 전압의 사용에 따른 기준전압 생성의 지연 문제를 해결함으로써, 내부 전원 전압 생성 장치의 성능을 크게 향상시키는 효과가 있다.

Claims (13)

  1. 외부 전원 전압을 이용하여 시동전압을 생성하기 위한 시동전압 생성부;
    상기 시동전압을 이용하여 기준전압을 생성하기 위한 기준전압 생성부; 및
    상기 기준전압에 응답하여 상기 외부 전원 전압을 이용하여 내부 전원 전압을 생성하기 위한 내부 전원 전압 생성부를 구비하며,
    상기 시동전압 생성부는 상기 기준전압 생성부에 의해서 생성된 상기 기준전압에 의해서 오프되는 것을 특징으로 하는 내부 전원 전압 발생 장치.
  2. 제 1 항에 있어서.
    상기 기준 전압 생성부는 시동 구간 동안 상기 시동전압에 응답하여 상기 기준전압을 생성하는 것을 특징으로 하는 내부 전원 전압 발생 장치.
  3. 제 2 항에 있어서.
    상기 기준 전압 생성부는 상기 시동 구간 이후, 상기 내부 전원 전압에 응답하여 상기 기준전압을 생성하는 것을 특징으로 하는 내부 전원 전압 발생 장치.
  4. 제 1 항에 있어서,
    상기 시동전압 생성부는 피드백 제어부를 포함하며, 상기 피드백 제어부는 상기 기준전압이 입력됨에 따라 상기 시동전압 생성부를 오프시키는 것을 특징으로 하는 내부 전원 전압 발생 장치.
  5. 제 4 항에 있어서,
    상기 피드백 제어부는, 상기 기준 전압을 게이트 입력으로 하는 트랜지스터를 포함하는 것을 특징으로 하는 내부 전원 전압 발생 장치.
  6. 제 4 항 또는 제 5 항에 있어서,
    상기 시동전압 생성부는,
    상기 외부 전원 전압과 상기 피드백 제어부 사이의 제1노드에 접속된 입력 제어부와,
    상기 입력 제어부에 따라 제어되며, 시동 기준 전압을 생성하여 제2노드를 통해 시동 기준 전압을 제공하기 위한 시동 기준 전압 생성부와,
    상기 시동 기준 전압을 일 입력으로 제공받는 차동 증폭기 구조를 가지며, 상기 시동 기준 전압과 상기 내부 전원 전압 레벨 사이의 전압 레벨을 갖도록 레귤레이션된 상기 시동전압을 출력하기 위한 시동전압 출력부를 포함하는 것을 특징으로 하는 내부 전원 전압 발생 장치.
  7. 제 6 항에 있어서,
    상기 시동 기준 전압은 적어도 두 개의 트랜지스터의 문턱전압 레벨을 갖는 것을 특징으로 하는 내부 전원 전압 발생 장치.
  8. 제 1 항에 있어서,
    상기 기준 전압 생성부는 비교기를 구비한 밴드 갭 기준 전압 발생 회로를 포함하는 것을 특징으로 하는 내부 전원 전압 발생 장치.
  9. 외부 전원 전압을 이용하여 시동전압을 생성하는 단계;
    상기 시동전압을 이용하여 기준전압을 생성하는 단계;
    상기 기준전압을 피드백시켜 상기 시동전압 생성을 중지시키는 단계; 및
    상기 기준전압에 응답하여 상기 외부 전원 전압을 이용하여 내부 전원 전압을 생성하는 단계를 포함하는 내부 전원 전압 생성 방법.
  10. 제 9 항에 있어서.
    시동 구간 동안, 상기 기준 전압은 상기 시동전압에 응답하여 생성되는 것을 특징으로 하는 내부 전원 전압 생성 방법.
  11. 제 10 항에 있어서.
    상기 시동 구간 이후, 상기 기준전압은 상기 내부 전원 전압에 응답하여 생성되는 것을 특징으로 하는 내부 전원 전압 생성 방법.
  12. 제 9 항에 있어서,
    상기 시동전압을 생성하는 단계는,
    상기 외부 전원 전압을 이용하여 시동 기준 전압을 생성하는 단계와, 상기 시동 기준 전압과 상기 외부 전압 사이의 전압 레벨을 갖도록 레귤레이션된 상기 시동전압을 생성하는 단계를 포함하는 것을 특징으로 하는 내부 전원 전압 생성 방법.
  13. 제 12 항에 있어서,
    상기 시동 기준 전압은 적어도 두 개의 트랜지스터의 문턱전압 레벨을 갖는 것을 특징으로 하는 내부 전원 전압 생성 방법.
KR1020060102401A 2006-10-20 2006-10-20 내부 전원 전압을 발생하는 장치 및 그 방법 KR100784386B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020060102401A KR100784386B1 (ko) 2006-10-20 2006-10-20 내부 전원 전압을 발생하는 장치 및 그 방법
DE102007050361A DE102007050361A1 (de) 2006-10-20 2007-10-15 Vorrichtung zur Erzeugung einer internen Versorgungsspannung und Verfahren zum Erzeugen einer internen Versorgungsspannung
US11/976,006 US8085019B2 (en) 2006-10-20 2007-10-19 Device for generating internal power supply voltage and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060102401A KR100784386B1 (ko) 2006-10-20 2006-10-20 내부 전원 전압을 발생하는 장치 및 그 방법

Publications (1)

Publication Number Publication Date
KR100784386B1 true KR100784386B1 (ko) 2007-12-11

Family

ID=39140552

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060102401A KR100784386B1 (ko) 2006-10-20 2006-10-20 내부 전원 전압을 발생하는 장치 및 그 방법

Country Status (3)

Country Link
US (1) US8085019B2 (ko)
KR (1) KR100784386B1 (ko)
DE (1) DE102007050361A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100863025B1 (ko) 2007-08-08 2008-10-13 주식회사 하이닉스반도체 반도체 집적 회로의 전압 공급 장치
KR101789544B1 (ko) 2016-10-29 2017-10-26 주식회사 센소니아 스타트-업 기능이 향상되는 밴드갭 기준전압 발생회로

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9092045B2 (en) * 2013-04-18 2015-07-28 Freescale Semiconductor, Inc. Startup circuits with native transistors
KR20140145814A (ko) * 2013-06-14 2014-12-24 에스케이하이닉스 주식회사 기준전압 생성기 및 그를 포함하는 저전압용 내부전원 생성장치
US10126773B2 (en) 2014-04-24 2018-11-13 Infineon Technologies Ag Circuit and method for providing a secondary reference voltage from an initial reference voltage
DE102018200704B4 (de) * 2018-01-17 2022-02-10 Robert Bosch Gmbh Elektrische Schaltung für den sicheren Hoch- und Runterlauf eines Verbrauchers
US11296599B1 (en) * 2021-04-20 2022-04-05 Apple Inc. Analog supply generation using low-voltage digital supply
TWI804042B (zh) * 2021-11-08 2023-06-01 奇景光電股份有限公司 參考電壓產生系統及其啟動電路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020024914A (ko) * 2000-09-27 2002-04-03 윤종용 액티브 내부전압 발생회로
KR20030054216A (ko) * 2001-12-24 2003-07-02 주식회사 하이닉스반도체 반도체기억소자의 이중 중간 전압 발생기
KR20040011790A (ko) * 2002-07-30 2004-02-11 삼성전자주식회사 반도체 메모리 장치의 셀 어레이 전원전압 발생회로

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100400383B1 (ko) 1996-03-07 2003-12-31 마츠시타 덴끼 산교 가부시키가이샤 기준 전압원 회로 및 전압 피드백 회로
US5867013A (en) * 1997-11-20 1999-02-02 Cypress Semiconductor Corporation Startup circuit for band-gap reference circuit
KR100302589B1 (ko) 1998-06-05 2001-09-22 김영환 기준전압발생기의스타트업회로
JP3399433B2 (ja) * 2000-02-08 2003-04-21 松下電器産業株式会社 基準電圧発生回路
KR100399437B1 (ko) * 2001-06-29 2003-09-29 주식회사 하이닉스반도체 내부 전원전압 발생장치
DE10334066A1 (de) * 2003-07-25 2005-02-24 Infineon Technologies Ag Schaltungsanordnung zur Spannungsregelung und Verfahren zum Betreiben einer Schaltunsanordnung zur Spannugsregelung
JP2005135112A (ja) 2003-10-29 2005-05-26 Seiko Epson Corp 基準電圧発生回路及びこれを用いた電源電圧監視回路
US7286002B1 (en) * 2003-12-05 2007-10-23 Cypress Semiconductor Corporation Circuit and method for startup of a band-gap reference circuit
KR101056737B1 (ko) * 2004-09-20 2011-08-16 삼성전자주식회사 내부 전원 전압을 발생하는 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020024914A (ko) * 2000-09-27 2002-04-03 윤종용 액티브 내부전압 발생회로
KR20030054216A (ko) * 2001-12-24 2003-07-02 주식회사 하이닉스반도체 반도체기억소자의 이중 중간 전압 발생기
KR20040011790A (ko) * 2002-07-30 2004-02-11 삼성전자주식회사 반도체 메모리 장치의 셀 어레이 전원전압 발생회로

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
국내공개특허공보 10-2004-0011790
국내공개특허공보 특2002-0024914
국내공개특허공보 특2003-0054216

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100863025B1 (ko) 2007-08-08 2008-10-13 주식회사 하이닉스반도체 반도체 집적 회로의 전압 공급 장치
KR101789544B1 (ko) 2016-10-29 2017-10-26 주식회사 센소니아 스타트-업 기능이 향상되는 밴드갭 기준전압 발생회로

Also Published As

Publication number Publication date
US20080186003A1 (en) 2008-08-07
US8085019B2 (en) 2011-12-27
DE102007050361A1 (de) 2008-05-08

Similar Documents

Publication Publication Date Title
KR100784386B1 (ko) 내부 전원 전압을 발생하는 장치 및 그 방법
US10459470B2 (en) Voltage regulator and method for providing an output voltage with reduced voltage ripple
KR100825029B1 (ko) 밴드갭 기준전압 발생장치 및 이를 구비하는 반도체 소자
KR101003892B1 (ko) 듀얼입력 우선화 ｌｄｏ 레귤레이터
KR20040104924A (ko) 스위칭 레귤레이터
KR100870433B1 (ko) 반도체 소자
KR100792370B1 (ko) 내부전압 발생 장치
US8975776B2 (en) Fast start-up voltage regulator
US7940094B2 (en) Semiconductor start control device, method, and system
KR100761369B1 (ko) 온도변화 적응형 내부 전원 발생 장치
KR19980082461A (ko) 반도체 메모리 소자의 전압 조정회로
KR20060026282A (ko) 내부 전원 전압을 발생하는 장치
KR100904423B1 (ko) 반도체 메모리 소자
TW201626131A (zh) 低壓差穩壓器、穩壓裝置及其驅動方法
KR100803363B1 (ko) 반도체 메모리 장치의 전압 생성 회로
JP2006099950A (ja) 電流消耗が減少した内部電源電圧発生器
KR20040105976A (ko) 내부 전압 발생기
KR100270957B1 (ko) 반도체 메모리 장치의 내부 전원전압 변환회로
US8129967B2 (en) Voltage regulator with self-adaptive loop
US6320454B1 (en) Low power voltage regulator circuit for use in an integrated circuit device
GB2373865A (en) High voltage detector
KR100446297B1 (ko) 외부 전압의 변화에 무관하게 안정된 출력 전압을발생하는 전압 발생회로
JP2006134126A (ja) 基準電圧発生回路及びこれを用いた電源電圧監視回路
JP2008072113A (ja) 半導体集積回路
KR100815189B1 (ko) 반도체 메모리 소자의 기준전압 생성장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee