TW201626131A

TW201626131A - 低壓差穩壓器、穩壓裝置及其驅動方法

Info

Publication number: TW201626131A
Application number: TW104118862A
Authority: TW
Inventors: 楊尚輯; 劉議煌
Original assignee: 旺宏電子股份有限公司
Priority date: 2015-01-14
Filing date: 2015-06-11
Publication date: 2016-07-16
Also published as: CN105786072A; CN105786072B; US20160202713A1; US9395729B1; TWI602045B

Abstract

一種低壓差穩壓器，包括預穩壓電路、耦接預穩壓電路的保持電路以及耦接保持電路的導通元件。預穩壓電路用以產生偏壓電壓。保持電路用以接收偏壓電壓以及致能訊號，並產生控制訊號。保持電路係被致能訊號開啟或關閉。導通元件用以接收控制訊號。當致能訊號開啟保持電路，保持電路依據偏壓電壓產生控制訊號，使控制訊號的電壓值高於導通元件的電壓閥值。當致能訊號關閉保持電路，保持電路維持控制訊號的電壓值高於導通元件的電壓閥值。

Description

低壓差穩壓器、穩壓裝置及其驅動方法

【0001】

本揭露是關於一種電路驅動方法及裝置，尤其是一種用以致能/失能低壓差(low dropout, LDO)穩壓器的方法及裝置。

【0002】

低壓差(low dropout, LDO)穩壓器(regulator)是用以基於供電電壓對輸出電壓進行穩壓的線性電壓穩壓器。舉例來說，記憶體晶片可具有電荷泵以及包括LDO穩壓器的記憶體電路。藉由LDO穩壓器，輸出電壓可保持與供電電壓接近，因為跨在穩壓器上的電壓降是小的。然而，由於LDO穩壓器需要消耗穩壓器自身的功率，功率消耗成為設計或驅動LDO穩壓器的考量要點。

【0003】

傳統上，當晶片處於待命模式，此晶片中的LDO穩壓器會一直處在致能的狀態。第1圖示意地繪示在傳統技術中，施加至記憶體電路的晶片選擇訊號(CS#)以及施加至記憶體電路之LDO穩壓器的LDO致能訊號(ENLDO)的波形圖。如第1圖所示，當CS#升至高位準，ENLDO亦升至高位準，因此，在記憶體電路處於待命模式的期間，LDO一直是被致能的。這樣的方案可能會造成由LDO穩壓器所致生的不必要功耗。

【0004】

依據本揭露，係提供一種低壓差穩壓器。此低壓差穩壓器包括預穩壓電路、耦接預穩壓電路的保持電路、以及耦接保持電路的導通元件。預穩壓電路用以產生偏壓電壓。保持電路用以接收偏壓電壓以及致能訊號，並產生控制訊號。保持電路係被致能訊號開啟或關閉。導通元件用以接收控制訊號。當致能訊號開啟保持電路，保持電路依據偏壓電壓產生控制訊號，使控制訊號的電壓值高於導通元件的電壓閥值。當致能訊號關閉保持電路，保持電路維持控制訊號的電壓值高於導通元件的電壓閥值。

【0005】

依據本揭露之又一實施例，係提供一種穩壓裝置，該穩壓裝置包括互相耦接的低壓差穩壓器以及訊號產生電路。低壓差穩壓器包括預穩壓電路、耦接預穩壓電路的保持電路、以及耦接保持電路的導通元件。預穩壓電路用以接收LDO致能訊號並產生偏壓電壓。保持電路用以接收偏壓電壓以及保持電路致能訊號，並產生控制訊號。保持電路係被保持電路致能訊號開啟或關閉。導通元件用以接收控制訊號。當保持電路致能訊號開啟保持電路，保持電路依據偏壓電壓產生控制訊號，使控制訊號的電壓值高於導通元件的電壓閥值。當保持電路致能訊號關閉保持電路，保持電路維持控制訊號的電壓值高於導通元件的電壓閥值。訊號產生電路用以產生第一週期訊號作為LDO致能訊號，並產生第二週期訊號作為保持電路致能訊號。

【0006】

依據本揭露之又一實施例，係提供一種用以驅動記憶體電路中低壓差穩壓器的方法。此方法包括施加選擇訊號至該記憶體電路，以使記憶體電路在待命時間的期間進入待命模式；偵測記憶體電路的溫度；以及依據溫度產生致能訊號。致能訊號的週期係由溫度決定，且較待命時間短。此方法更包括施加致能訊號至低壓差穩壓器以週期地致能低壓差穩壓器。

【0007】

與本揭露一致的特徵及功效將部份地陳述於以下之說明，部分則可從該說明中顯而易見地得知，或是透過實施本揭露而習得。透過所附之申請專利範圍中特別所指的元件及結合，此些特徵及功效將可被實現並達成。

【0008】

可以理解的是，前面的一般性敘述以及以下的詳細敘述皆只是作為例示以及解釋之用，並非用以限制如申請專利範圍之發明。

【0009】

併入說明書中且構成說明書一部份的附圖將配合敘述說明本發明之多個實施例，以闡明本發明之精神。

【0034】

200‧‧‧LDO穩壓器
202‧‧‧導通元件
204‧‧‧預穩壓器
206‧‧‧保持電路
208、210‧‧‧節點
300、700‧‧‧訊號產生電路
302‧‧‧能隙參考產生器
304‧‧‧時脈控制電路
502‧‧‧振盪器
504‧‧‧脈波產生器
702‧‧‧電荷泵電路
800‧‧‧方法流程圖
802、804、806、808‧‧‧步驟
OSC‧‧‧振盪訊號
IPTAT‧‧‧電流
OPAMP‧‧‧操作放大器
M1~M5‧‧‧場效電晶體
R1、R2‧‧‧電阻
C1‧‧‧電容
VDD‧‧‧電路供電電壓
VGC‧‧‧控制訊號
VG‧‧‧偏壓電壓
ENLDO‧‧‧LDO致能訊號
VGEN‧‧‧閘極致能訊號
VPUMP‧‧‧電荷泵電壓
VREF‧‧‧能隙參考電壓
CS#‧‧‧晶片選擇訊號

【0010】

第1圖示意地繪示依據傳統技術之晶片選擇訊號以及低壓差(low dropout, LDO)致能訊號的波形圖。
第2圖為依據一例示性實施例的LDO穩壓器的電路圖。
第3圖示意性地繪示依據一例示性實施例的訊號產生電路的方塊圖。
第4圖示意性地繪示依據一例示性實施例的LDO致能訊號在不同溫度下的波形。
第5圖示意性地繪示依據一例示性實施例的時脈控制電路的方塊圖。
第6圖示意性地繪示依據一例示性實施例的不同訊號的波形。
第7圖示意性地繪示依據另一例示性實施例的訊號產生電路的方塊圖。
第8圖繪示依據一例示性實施例的方法流程圖，此方法用以驅動記憶體電路中LDO穩壓器。

【0011】

與本揭露一致的實施例包括用以致能/失能低壓差(low dropout, LDO)穩壓器的方法及裝置。

【0012】

以下，與本揭露一致的實施例將搭配圖式進行說明，如有可能，相同的參考編號將被用於圖式中以代表相同或相似的部分。

【0013】

第2圖為與本揭露一致的實施例的例示性LDO穩壓器200的電路圖。LDO穩壓器200可用以提供穩壓後的輸出電壓至記憶體電路，像是NOR快閃記憶體、NAND快閃記憶體、動態隨機存取記憶體(dynamic random-access memory, DRAM)或是靜態隨機存取記憶體(static random-access memory, SRAM)。

【0014】

LDO穩壓器200包括導通元件202，即第2圖中的N通道場效電晶體(field-effect transistor, FET) M3，其可基於電路供電電壓VDD產生輸出電壓OUT。FET M3具有大尺寸以提供高驅動能力。LDO穩壓器200更包括預穩壓器204(此處亦稱作「預穩壓電路」)以及保持電路206，可一同提供控制訊號VGC至導通元件202的控制端，也就是FET M3的閘極。預穩壓器204包括操作放大器OPAMP、FET M2以及電阻R1及R2。保持電路206包括FET M5以及電容C1。

【0015】

依據本揭露，操作放大器OPAMP可能需要相對高的電源供電電壓以適當地工作，但電路供電電壓VDD可能會不夠高來符合操作放大器OPAMP的需求。因此，電荷泵電路(如下所述)可被用來產生電荷泵電壓VPUMP，其高於電路供電電壓VDD，並接著會經由FET M1而被提供至操作放大器OPAMP的電源供應端。操作放大器OPAMP的非反相輸入端接收能隙參考電壓VREF，其實質上無關溫度影響，且具有非零電壓值。操作放大器OPAMP的反相輸入端係耦接至串聯電阻R1、R2之間的中點節點。串聯電阻R1及R2經由FET M2耦接至電路供電電壓VDD，並經由FET M4耦接至參考電壓，例如接地電壓。操作放大器OPAMP在其輸出端輸出偏壓電壓VG。OPAMP的輸出端係耦接以提供偏壓電壓VG至FET M2的閘極以及FET M5的源/汲極。LDO致能訊號ENLDO耦接至FET M1及M4的閘極，作為預穩壓器204的致能端，以開啟/關閉FET M1及M4，因而開啟/關閉預穩壓器204。

【0016】

在如第2圖所示的LDO穩壓器200中，FET M1及M5為P通道FET，而FET M2、M3及M4為N通道FET。在部分實施例中，N通道FET可作為FET M1及M5。在此情況下，連接至FET M1及M5閘極的反向器可被省略。類似地，P通道FET可作為FET M2、M3及M4。在此情況下，可加入反向器以耦接至各FET M2、M3及M4的閘極。在本揭露中，FET的源極或汲極一般地稱為源/汲極。

【0017】

如第2圖所示，在保持電路206中，電容C1耦接在FET M5與接地面之間。閘極致能訊號VGEN透過反向器耦接至FET M5的閘極，也就是致能端，以開啟或關閉保持電路206。FET M5的源/汲極作為接收偏壓電壓VG的保持電路206的輸入端。

【0018】

預穩壓器204在節點208產生偏壓電壓VG。當FET M5被閘極致能訊號VGEN開啟，也就是說，當FET M5變成導通，FET M5會將偏壓電壓VG傳遞至FET M3的閘極。因此，在節點210的電壓約與節點208的電壓相同。換言之，當FET M5被開啟，控制訊號VGC的電壓值約與偏壓電壓VG的電壓值相同。依據本實施例，當FET M5被開啟，控制訊號VGC的電壓值可略高或略低於偏壓電壓VG的電壓值，但在一理想情況下，控制訊號VGC的電壓值係與偏壓電壓VG的電壓值相同。

【0019】

當FET M5被關閉，由於電容C1的存在，在節點210處的電荷並不會立即消散，故控制訊號VGC的電壓值並不會立即降至零。換言之，當FET M5為關閉，控制訊號VGC的電壓值可在一段時間內維持在特定位準，期間可能會緩慢地降低。只要控制訊號VGC的電壓值維持在比FET M3高出一閥電壓值的位準，M3可保持在開啟狀態並持續地產生輸出電壓OUT。

【0020】

由於保持電路206的存在，FET M3在記憶體電路的完全待命模式期間可保持開啟，而不需一直將預穩壓器204維持在開啟狀態，其中該記憶體電路係由LDO穩壓器200穩壓。預穩壓器204以及保持電路206只需週期性地被開啟以對節點210再充電，也就是刷新(refresh)，使得控制訊號VGC的電壓值維持在高出FET M3的閥電壓值的位準。由於操作放大器OPAMP以及電阻R1、R2為主要的耗能元件，故減少預穩壓器204維持開啟的時間可降低預穩壓器204的功耗，進而降低LDO穩壓器200的功耗。

【0021】

當FET M5被關閉，控制訊號VGC的電壓值會隨著節點210上的電荷消散而逐漸地降低。節點210上的電荷消散速度取決於溫度，也就是說，在較高溫度下節點210上的電荷會消散地較快。因此，在較高的溫度下，節點210需要被更頻繁地再充電，這亦表示預穩壓器204以及保持電路206需要更頻繁地被開啟。

【0022】

為了週期性地開啟預穩壓器204以及保持電路206，需產生週期的LDO致能訊號ENLDO以及週期的閘極致能訊號VGEN。第3圖係一方塊圖，其示意性地呈現與本揭露一致之實施例的例示性訊號產生電路300。訊號產生電路300用以產生LDO致能訊號ENLDO、閘極致能訊號VGEN以及能隙參考電壓VREF。

【0023】

如第3圖所示，訊號產生電路300包括能隙(bandgap)參考產生器302以及時脈控制電路304。能隙參考產生器302用以產生溫度相依(temperature-dependent)電流，並利用溫度相依電流產生能隙參考電壓VREF。舉例來說，溫度相依電流其中之一可以與溫度正相關，例如電流正比於絕對溫度。溫度相依電流之另一者則可以與溫度負相關，例如電流係互補於絕對溫度。因此，此些電流的溫度相依效應可實質上地被消除，使得能隙參考電壓VREF實質上獨立於溫度。

【0024】

由能隙參考產生器302所產生的正相關溫度相依電流(此處稱為「電流IPTAT」)係被輸入至時脈控制電路304，其用以基於電流IPTAT產生週期的LDO致能訊號ENLDO以及週期的閘極致能訊號VGEN。由於電流IPTAT相依於溫度，故LDO致能訊號ENLDO的頻率以及閘極致能訊號VGEN的頻率亦相依於溫度。依據本揭露，時脈控制電路304用以使LDO致能訊號ENLDO的頻率以及閘極致能訊號VGEN的頻率兩者皆與溫度正相關。也就是說，當溫度增加，LDO致能訊號ENLDO的頻率以及閘極致能訊號VGEN的頻率也隨之增加。因此，節點210會被更頻繁地再充電。舉例來說，第4圖示意性地繪示當記憶體電路透過晶片選擇訊號CS#進入待命模式時，LDO致能訊號ENLDO在不同溫度T1、T2及T3下的波形。在第4圖所示的例子中，T1＞T2＞T3。如第4圖所示，LDO致能訊號ENLDO在較高的溫度下具有較高的頻率。

【0025】

第5圖係一方塊圖，其示意性地繪示與本揭露一致的時脈控制電路304的一例。如第5圖所示，時脈控制電路304包括振盪器502以及脈波產生器504。振盪器502用以產生頻率與電流IPTAT正相關的振盪訊號OSC。也就是說，當電流IPTAT增加，振盪訊號OSC的頻率也隨之增加，也因此，振盪訊號OSC的頻率亦隨著溫度增加而增加。振盪器502可採用適合依據電流IPTAT產生振盪訊號OSC的任何形式振盪器來實現，像是包括多個(例如3個)串聯連接的反相器的振盪器。

【0026】

脈波產生器504用以截斷(truncate)振盪訊號OSC的各個脈波，並產生各週期相較於振盪訊號OSC具有較短脈波的LDO致能訊號ENLDO以及閘極致能訊號VGEN。LDO致能訊號ENLDO的頻率以及閘極致能訊號VGEN的頻率彼此相同，並與振盪訊號OSC的頻率相同。

【0027】

在部分實施例中，脈波產生器504可用來產生閘極致能訊號VGEN，其各脈波係比LDO致能訊號ENLDO的對應脈波升高得晚。此方案可確保在偏壓電壓VG已經穩定之後，偏壓電壓VG的電壓值可被傳遞至節點210。此外，脈波產生器504可用來產生閘極致能訊號VGEN，其各脈波下降的時間約與LDO致能訊號ENLDO的對應脈波相同。這可確保預穩壓器204以及保持電路206約同時被關閉，使得節點210在預穩壓器204關閉之後不會立即喪失電荷。

【0028】

在部分實施例中，一不同的機制可被用來產生LDO致能訊號ENLDO以及閘極致能訊號VGEN，只要LDO致能訊號ENLDO的頻率以及閘極致能訊號VGEN的頻率彼此約相同且和溫度正相關、LDO致能訊號ENLDO以及閘極致能訊號VGEN的對應脈波的位置在同樣週期內約相同、且在一相同週期內LDO致能訊號ENLDO的各脈波係比閘極致能訊號VGEN的對應脈波升高得早。舉例來說，可利用兩個不同的訊號產生器來產生LDO致能訊號ENLDO以及閘極致能訊號VGEN。

【0029】

請再參考第2圖，訊號產生電路300所產生的LDO致能訊號ENLDO及閘極致能訊號VGEN係耦接至FET M1、M4以及M5的閘極，以控制預穩壓器204及保持電路206的開啟和關閉狀態。第6圖示意性地繪示訊號OSC、ENLDO、VGEN、VG以及VGC的波形。如第6圖所示，在各個週期內，當LDO致能訊號ENLDO升高，偏壓電壓VG開始逐漸增加直到達到一特定值。然後，閘極致能訊號VGEN升高，使得控制訊號VGC逐漸增加。當LDO致能訊號ENLDO以及閘極致能訊號VGEN下降，偏壓電壓VG立即地降壓，但控制訊號VGC則是以一較緩慢的速率逐漸降低。在控制訊號VGC下降至低於FET M3的閥值之前，LDO致能訊號ENLDO以及閘極致能訊號VGEN再度回充節點210，因此控制訊號VGC再度提升。

【0030】

第7圖示意性地繪示與本揭露一致之實施例的另一例示性訊號產生電路700的方塊圖。訊號產生電路700與訊號產生電路300相似，除了訊號產生電路700更包括電荷泵電路702。電荷泵電路702用以產生高於電路供電電壓VDD的電荷泵電壓VPUMP。

【0031】

與本揭露之實施例一致，LDO穩壓器200與訊號產生電路300或訊號產生電路700係形成一可提供穩壓電壓(例如第2圖所示的輸出電壓OUT)至記憶體電路的穩壓裝置。

【0032】

第8圖繪示與本揭露之實施例一致的例示性方法流程圖800，用以驅動記憶體電路中的LDO穩壓器。如第8圖所示，在步驟802，一選擇訊號，像是前述的晶片選擇訊號CS#，係被施加至記憶體電路以使記憶體電路在一待命時間的期間進入待命模式。在步驟804，記憶體電路的溫度被偵測。記憶體電路的溫度可例如由前述的能隙參考產生器302來偵測。在步驟806，係依據溫度而產生一致能訊號，此致能訊號像是前述的LDO致能訊號ENLDO或閘極致能訊號VGEN至少其中之一。致能訊號可例如由前述的訊號產生電路300或訊號產生電路700來產生，並具有一由溫度決定且較待命時間短的週期。在部分實施例中，致能訊號的週期係和溫度呈負相關，也就是當溫度增加則週期減短。在步驟808，致能訊號被施加至LDO穩壓器以週期地致能LDO穩壓器，使得LDO穩壓器週期地被開啟。

【0033】

綜上所述，雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。

200‧‧‧LDO穩壓器

202‧‧‧導通元件

204‧‧‧預穩壓器

206‧‧‧保持電路

208、210‧‧‧節點

OPAMP‧‧‧操作放大器

M1~M5‧‧‧場效電晶體

R1、R2‧‧‧電阻

C1‧‧‧電容

VDD‧‧‧電路供電電壓

VGC‧‧‧控制訊號

VG‧‧‧偏壓電壓

ENLDO‧‧‧LDO致能訊號

VGEN‧‧‧閘極致能訊號

VPUMP‧‧‧電荷泵電壓

VREF‧‧‧能隙參考電壓

Claims

【第1項】

一種低壓差(low dropout, LDO)穩壓器，包括：
一預穩壓電路，用以產生一偏壓電壓；
一保持電路，耦接至該預穩壓電路，該保持電路用以接收該偏壓電壓以及一致能訊號，並產生一控制訊號，該保持電路係被該致能訊號開啟或關閉；以及
一導通元件，耦接該保持電路，該導通元件用以接收該控制訊號；
其中該保持電路更用以：
當該致能訊號開啟該保持電路，依據該偏壓電壓產生該控制訊號，使該控制訊號的一電壓值高於該導通元件的一電壓閥值，以及
當該致能訊號關閉該保持電路，維持該控制訊號的該電壓值高於該導通元件的該電壓閥值。
【第2項】

如申請專利範圍第1項所述之低壓差穩壓器，其中該保持電路包括：
一場效電晶體，具有一第一源/汲極、一第二源/汲極以及一閘極，該第一源/汲極用以接收該偏壓電壓，該第二源/汲極耦接至該導通元件，且該閘極用以接收該致能訊號；以及
一電容，耦接在該第二源/汲極以及接地面之間。
【第3項】

如申請專利範圍第1項所述之低壓差穩壓器，其中該預穩壓電路包括：
一場效電晶體，具有一閘極以及兩個源/汲極；
一操作放大器，具有兩個輸入端以及一輸出端，該操作放大器的該輸出端耦接該場效電晶體的該閘極；以及
一對電阻，耦接該場效電晶體的該些源/汲極之一，該對電阻係串聯耦接且該對電阻之間的一中點節點係耦接該操作放大器的該些輸入端之一。
【第4項】

如申請專利範圍第3項所述之低壓差穩壓器，其中：
該操作放大器的該些輸入端包括一反相端以及一非反相端，
該中點節點耦接該反相端，以及
該非反相端用以接收一無關溫度的參考電壓；
其中該預穩壓電路更包括：
一第一致能場效電晶體，耦接該操作放大器的一電源供應端，並控制該操作放大器的一開啟/關閉狀態；以及
一第二致能場效電晶體，耦接在接地面以及該對電阻之間。
【第5項】

如申請專利範圍第1項所述之低壓差穩壓器，其中該導通元件係用以：
在該導通元件的一控制端接收該控制訊號，以及
當該控制訊號的該電壓值高於該導通元件的該電壓閥值，自一供電電壓產生一輸出電壓；
其中該導通元件包括一場效電晶體，該場效電晶體的一閘極係作為該導通元件的該控制端，該場效電晶體的一第一源/汲極用以接收該供電電壓，且該場效電晶體的一第二源/汲極用以輸出該輸出電壓。
【第6項】

一種穩壓裝置，包括：
一低壓差(low dropout, LDO)穩壓器，包括：
一預穩壓電路，用以接收一低壓差致能訊號並產生一偏壓電壓；
一保持電路，耦接該預穩壓電路，該保持電路用以接收該偏壓電壓以及一保持電路致能訊號，並產生一控制訊號，該保持電路係被該保持電路致能訊號開啟或關閉；以及
一導通元件，耦接該保持電路，該導通元件用以接收該控制訊號，
其中該保持電路更用以：
當該保持電路致能訊號開啟該保持電路，依據該偏壓電壓產生該控制訊號，使該控制訊號的一電壓值高於該導通元件的一電壓閥值，以及
當該保持電路致能訊號關閉該保持電路，維持該控制訊號的該電壓值高於該導通元件的該電壓閥值；以及
一訊號產生電路，耦接該低壓差穩壓器，用以產生一第一週期訊號作為該低壓差致能訊號以及一第二週期訊號作為該保持電路致能訊號。
【第7項】

如申請專利範圍第6項所述之穩壓裝置，其中該訊號產生電路更用以：
該第一週期訊號的一頻率大約與該第二週期訊號的一頻率相同，以及
該第一週期訊號的該頻率與該第二週期訊號的該頻率為溫度相依。
【第8項】

如申請專利範圍第7項所述之穩壓裝置，其中該訊號產生電路更用以使該第一週期訊號的該頻率與該第二週期訊號的該頻率與溫度呈正相關，以及在一相同週期中使該第一週期訊號的各脈波比該第二週期訊號的一對應脈波較早提升。
【第9項】

如申請專利範圍第6項所述之穩壓裝置，其中該訊號產生電路包括：
一能隙參考產生器，用以產生一溫度相依電流；以及
一時脈控制電路，耦接該能隙參考產生器，並用以依據該溫度相依電流產生該第一週期訊號以及該第二週期訊號；
其中該能隙參考產生器更用以使該溫度相依電流與溫度呈正相關。
【第10項】

如申請專利範圍第9項所述之穩壓裝置，其中該時脈控制電路包括：
一振盪器，用以產生一振盪訊號，該振盪訊號的頻率與該溫度相依電流呈正相關；以及
一脈波產生器，用以藉由截斷該振盪訊號的各脈波以產生該第一週期訊號以及該第二週期訊號；
其中該訊號產生電路更包括：
一電荷泵電路，耦接該時脈控制電路，並用以基於該第一週期訊號產生欲施加至該預穩壓電路的一電荷泵電壓。
【第11項】

如申請專利範圍第6項所述之穩壓裝置，其中該導通元件用以：
在該導通元件的一控制端接收該控制訊號，以及
當該控制訊號的該電壓值高於該導通元件的該電壓閥值，自一供電電壓產生一輸出電壓。
【第12項】

一種用以驅動一記憶體電路中的一低壓差穩壓器的方法，包括：
施加一選擇訊號至該記憶體電路，以使該記憶體電路在一待命時間的期間進入一待命模式；
偵測該記憶體電路的一溫度；
依據該溫度產生一致能訊號，該致能訊號的一週期係由該溫度決定，且較該待命時間短；以及
施加該致能訊號至該低壓差穩壓器以週期地致能該低壓差穩壓器。
【第13項】

如申請專利範圍第12項所述之方法，其中依據該溫度產生該致能訊號包括產生一週期與該溫度呈負相關的致能訊號；
其中產生該週期與該溫度呈負相關的致能訊號包括：
產生一溫度相依電流；以及
產生一週期取決於該溫度相依電流的致能訊號；
其中產生該溫度相依電流包括產生與該溫度呈正相關的一電流。