CN105786072A - 低压差稳压器、稳压装置及其驱动方法 - Google Patents

Abstract

一种低压差稳压器，包括预稳压电路、耦接预稳压电路的保持电路以及耦接保持电路的导通元件。预稳压电路用以产生偏压电压。保持电路用以接收偏压电压以及致能信号，并产生控制信号。保持电路系被致能信号开启或关闭。导通元件用以接收控制信号。当致能信号开启保持电路，保持电路依据偏压电压产生控制信号，使控制信号的电压值高于导通元件的电压阈值。当致能信号关闭保持电路，保持电路维持控制信号的电压值高于导通元件的电压阈值。

Description

低压差稳压器、稳压装置及其驱动方法

技术领域

本发明涉及一种电路驱动方法及装置，尤其是一种用以致能/失能低压差(lowdropout，LDO)稳压器的方法及装置。

背景技术

低压差(lowdropout，LDO)稳压器(regulator)是用以基于供电电压对输出电压进行稳压的线性电压稳压器。举例来说，存储器芯片可具有电荷泵以及包括LDO稳压器的存储器电路。通过LDO稳压器，输出电压可保持与供电电压接近，因为跨在稳压器上的电压降是小的。然而，由于LDO稳压器需要消耗稳压器自身的功率，功率消耗成为设计或驱动LDO稳压器的考量要点。

传统上，当芯片处于待命模式，此芯片中的LDO稳压器会一直处在致能的状态。图1示意地绘示在传统技术中，施加至存储器电路的芯片选择信号(CS#)以及施加至存储器电路的LDO稳压器的LDO致能信号(ENLDO)的波形图。如图1所示，当CS#升至高电平，ENLDO也升至高电平，因此，在存储器电路处于待命模式的期间，LDO一直是被致能的。这样的方案可能会造成由LDO稳压器所导致的不必要功耗。

发明内容

依据本发明，提供了一种低压差稳压器。此低压差稳压器包括预稳压电路、耦接预稳压电路的保持电路、以及耦接保持电路的导通元件。预稳压电路用以产生偏压电压。保持电路用以接收偏压电压以及致能信号，并产生控制信号。保持电路被致能信号开启或关闭。导通元件用以接收控制信号。当致能信号开启保持电路，保持电路依据偏压电压产生控制信号，使控制信号的电压值高于导通元件的电压阈值。当致能信号关闭保持电路，保持电路维持控制信号的电压值高于导通元件的电压阈值。

依据本发明的又一实施例，提供了一种稳压装置，该稳压装置包括互相耦接的低压差稳压器以及信号产生电路。低压差稳压器包括预稳压电路、耦接预稳压电路的保持电路、以及耦接保持电路的导通元件。预稳压电路用以接收LDO致能信号并产生偏压电压。保持电路用以接收偏压电压以及保持电路致能信号，并产生控制信号。保持电路被保持电路致能信号开启或关闭。导通元件用以接收控制信号。当保持电路致能信号开启保持电路，保持电路依据偏压电压产生控制信号，使控制信号的电压值高于导通元件的电压阈值。当保持电路致能信号关闭保持电路，保持电路维持控制信号的电压值高于导通元件的电压阈值。信号产生电路用以产生第一周期信号作为LDO致能信号，并产生第二周期信号作为保持电路致能信号。

依据本发明的又一实施例，提供了一种用以驱动存储器电路中低压差稳压器的方法。此方法包括施加选择信号至该存储器电路，以使存储器电路在待命时间的期间进入待命模式；检测存储器电路的温度；以及依据温度产生致能信号。致能信号的周期由温度决定，且较待命时间短。此方法更包括施加致能信号至低压差稳压器以周期地致能低压差稳压器。

与本发明一致的特征及功效将部份地陈述于以下的说明，部分则可从该说明中显而易见地得知，或是透过实施本发明而获得。透过所附的权利要求保护范围中特别所指的元件及结合，这些特征及功效将可被实现并达成。

可以理解的是，前面的一般性叙述以及以下的详细叙述皆只是作为例示以及解释之用，并非用以限制如权利要求要求保护的发明。

并入说明书中且构成说明书一部份的附图将配合叙述说明本发明的多个实施例，以阐明本发明的精神。

附图说明

图1示意地绘示依据传统技术的芯片选择信号以及低压差(lowdropout，LDO)致能信号的波形图；

图2为依据一例示性实施例的LDO稳压器的电路图；

图3示意性地绘示依据一例示性实施例的信号产生电路的方框图；

图4示意性地绘示依据一例示性实施例的LDO致能信号在不同温度下的波形；

图5示意性地绘示依据一例示性实施例的时脉控制电路的方框图；

图6示意性地绘示依据一例示性实施例的不同信号的波形；

图7示意性地绘示依据另一例示性实施例的信号产生电路的方框图；

图8绘示依据一例示性实施例的方法流程图，此方法用以驱动存储器电路中LDO稳压器。

【符号说明】

200：LDO稳压器

202：导通元件

204：预稳压器

206：保持电路

208、210：节点

300、700：信号产生电路

302：带隙参考产生器

304：时脉控制电路

502：振荡器

504：脉波产生器

702：电荷泵电路

800：方法流程图

802、804、806、808：步骤

OSC：振荡信号

IPTAT：电流

OPAMP：操作放大器

M1～M5：场效应晶体管

R1、R2：电阻

C1：电容

VDD：电路供电电压

VGC：控制信号

VG：偏压电压

ENLDO：LDO致能信号

VGEN：栅极致能信号

VPUMP：电荷泵电压

VREF：带隙参考电压

CS#：芯片选择信号

具体实施方式

与本发明一致的实施例包括用以致能/失能低压差(lowdropout，LDO)稳压器的方法及装置。

以下，与本发明一致的实施例将搭配附图进行说明，如有可能，相同的参考编号将被用于附图中以代表相同或相似的部分。

图2为与本发明一致的实施例的例示性LDO稳压器200的电路图。LDO稳压器200可用以提供稳压后的输出电压至存储器电路，像是NOR快闪存储器、NAND快闪存储器、动态随机存取存储器(dynamicrandom-accessmemory，DRAM)或是静态随机存取存储器(staticrandom-accessmemory，SRAM)。

LDO稳压器200包括导通元件202，即图2中的N通道场效应晶体管(field-effecttransistor，FET)M3，其可基于电路供电电压VDD产生输出电压OUT。FETM3具有大尺寸以提供高驱动能力。LDO稳压器200更包括预稳压器204(此处亦称作“预稳压电路”)以及保持电路206，可一同提供控制信号VGC至导通元件202的控制端，也就是FETM3的栅极。预稳压器204包括操作放大器OPAMP、FETM2以及电阻R1及R2。保持电路206包括FETM5以及电容C1。

依据本发明，操作放大器OPAMP可能需要相对高的电源供电电压以适当地工作，但电路供电电压VDD可能会不够高来符合操作放大器OPAMP的需求。因此，电荷泵电路(如下所述)可被用来产生电荷泵电压VPUMP，其高于电路供电电压VDD，并接着会经由FETM1而被提供至操作放大器OPAMP的电源供应端。操作放大器OPAMP的非反相输入端接收带隙参考电压VREF，其实质上无关温度影响，且具有非零电压值。操作放大器OPAMP的反相输入端耦接至串联电阻R1、R2的间的中点节点。串联电阻R1及R2经由FETM2耦接至电路供电电压VDD，并经由FETM4耦接至参考电压，例如接地电压。操作放大器OPAMP在其输出端输出偏压电压VG。OPAMP的输出端耦接以提供偏压电压VG至FETM2的栅极以及FETM5的源/漏极。LDO致能信号ENLDO耦接至FETM1及M4的栅极，作为预稳压器204的致能端，以开启/关闭FETM1及M4，因而开启/关闭预稳压器204。

在如图2所示的LDO稳压器200中，FETM1及M5为P通道FET，而FETM2、M3及M4为N通道FET。在部分实施例中，N通道FET可作为FETM1及M5。在此情况下，连接至FETM1及M5栅极的反向器可被省略。类似地，P通道FET可作为FETM2、M3及M4。在此情况下，可加入反向器以耦接至各FETM2、M3及M4的栅极。在本发明中，FET的源极或漏极一般地称为源/漏极。

如图2所示，在保持电路206中，电容C1耦接在FETM5与接地面之间。栅极致能信号VGEN透过反向器耦接至FETM5的栅极，也就是致能端，以开启或关闭保持电路206。FETM5的源/漏极作为接收偏压电压VG的保持电路206的输入端。

预稳压器204在节点208产生偏压电压VG。当FETM5被栅极致能信号VGEN开启，也就是说，当FETM5变成导通，FETM5会将偏压电压VG传递至FETM3的栅极。因此，在节点210的电压约与节点208的电压相同。换言之，当FETM5被开启，控制信号VGC的电压值约与偏压电压VG的电压值相同。依据本实施例，当FETM5被开启，控制信号VGC的电压值可略高或略低于偏压电压VG的电压值，但在一理想情况下，控制信号VGC的电压值与偏压电压VG的电压值相同。

当FETM5被关闭，由于电容C1的存在，在节点210处的电荷并不会立即消散，故控制信号VGC的电压值并不会立即降至零。换言之，当FETM5为关闭，控制信号VGC的电压值可在一段时间内维持在特定电平，期间可能会缓慢地降低。只要控制信号VGC的电压值维持在比FETM3高出一阈电压值的电平，M3可保持在开启状态并持续地产生输出电压OUT。

由于保持电路206的存在，FETM3在存储器电路的完全待命模式期间可保持开启，而不需一直将预稳压器204维持在开启状态，其中该存储器电路由LDO稳压器200稳压。预稳压器204以及保持电路206只需周期性地被开启以对节点210再充电，也就是刷新(refresh)，使得控制信号VGC的电压值维持在高出FETM3的阈电压值的电平。由于操作放大器OPAMP以及电阻R1、R2为主要的耗能元件，故减少预稳压器204维持开启的时间可降低预稳压器204的功耗，进而降低LDO稳压器200的功耗。

当FETM5被关闭，控制信号VGC的电压值会随着节点210上的电荷消散而逐渐地降低。节点210上的电荷消散速度取决于温度，也就是说，在较高温度下节点210上的电荷会消散地较快。因此，在较高的温度下，节点210需要被更频繁地再充电，这也表示预稳压器204以及保持电路206需要更频繁地被开启。

为了周期性地开启预稳压器204以及保持电路206，需产生周期的LDO致能信号ENLDO以及周期的栅极致能信号VGEN。图3为一方框图，其示意性地呈现与本发明一致的实施例的例示性信号产生电路300。信号产生电路300用以产生LDO致能信号ENLDO、栅极致能信号VGEN以及带隙参考电压VREF。

如图3所示，信号产生电路300包括带隙(bandgap)参考产生器302以及时脉控制电路304。带隙参考产生器302用以产生温度相关(temperature-dependent)电流，并利用温度相关电流产生带隙参考电压VREF。举例来说，温度相关电流其中之一可以与温度正相关，例如电流正比于绝对温度。温度相关电流的另一者则可以与温度负相关，例如电流互补于绝对温度。因此，这些电流的温度相关效应可实质上地被消除，使得带隙参考电压VREF实质上独立于温度。

由带隙参考产生器302所产生的正相关温度相关电流(此处称为“电流IPTAT”)被输入至时脉控制电路304，其用以基于电流IPTAT产生周期的LDO致能信号ENLDO以及周期的栅极致能信号VGEN。由于电流IPTAT与温度相关，故LDO致能信号ENLDO的频率以及栅极致能信号VGEN的频率也与温度相关。依据本发明，时脉控制电路304用以使LDO致能信号ENLDO的频率以及栅极致能信号VGEN的频率两者皆与温度正相关。也就是说，当温度增加，LDO致能信号ENLDO的频率以及栅极致能信号VGEN的频率也随之增加。因此，节点210会被更频繁地再充电。举例来说，图4示意性地绘示当存储器电路透过芯片选择信号CS#进入待命模式时，LDO致能信号ENLDO在不同温度T1、T2及T3下的波形。在图4所示的例子中，T1＞T2＞T3。如图4所示，LDO致能信号ENLDO在较高的温度下具有较高的频率。

图5为一方框图，其示意性地绘示与本发明一致的时脉控制电路304的一例。如图5所示，时脉控制电路304包括振荡器502以及脉波产生器504。振荡器502用以产生频率与电流IPTAT正相关的振荡信号OSC。也就是说，当电流IPTAT增加，振荡信号OSC的频率也随之增加，也因此，振荡信号OSC的频率也随着温度增加而增加。振荡器502可采用适合依据电流IPTAT产生振荡信号OSC的任何形式振荡器来实现，像是包括多个(例如3个)串联连接的反相器的振荡器。

脉波产生器504用以截断(truncate)振荡信号OSC的各个脉波，并产生各周期相较于振荡信号OSC具有较短脉波的LDO致能信号ENLDO以及栅极致能信号VGEN。LDO致能信号ENLDO的频率以及栅极致能信号VGEN的频率彼此相同，并与振荡信号OSC的频率相同。

在部分实施例中，脉波产生器504可用来产生栅极致能信号VGEN，其各脉波比LDO致能信号ENLDO的对应脉波升高得晚。此方案可确保在偏压电压VG已经稳定之后，偏压电压VG的电压值可被传递至节点210。此外，脉波产生器504可用来产生栅极致能信号VGEN，其各脉波下降的时间约与LDO致能信号ENLDO的对应脉波相同。这可确保预稳压器204以及保持电路206约同时被关闭，使得节点210在预稳压器204关闭之后不会立即丧失电荷。

在部分实施例中，一不同的机制可被用来产生LDO致能信号ENLDO以及栅极致能信号VGEN，只要LDO致能信号ENLDO的频率以及栅极致能信号VGEN的频率彼此约相同且和温度正相关、LDO致能信号ENLDO以及栅极致能信号VGEN的对应脉波的位置在同样周期内约相同、且在一相同周期内LDO致能信号ENLDO的各脉波比栅极致能信号VGEN的对应脉波升高得早。举例来说，可利用两个不同的信号产生器来产生LDO致能信号ENLDO以及栅极致能信号VGEN。

请再参考图2，信号产生电路300所产生的LDO致能信号ENLDO及栅极致能信号VGEN耦接至FETM1、M4以及M5的栅极，以控制预稳压器204及保持电路206的开启和关闭状态。图6示意性地绘示信号OSC、ENLDO、VGEN、VG以及VGC的波形。如图6所示，在各个周期内，当LDO致能信号ENLDO升高，偏压电压VG开始逐渐增加直到达到一特定值。然后，栅极致能信号VGEN升高，使得控制信号VGC逐渐增加。当LDO致能信号ENLDO以及栅极致能信号VGEN下降，偏压电压VG立即地降压，但控制信号VGC则是以一较缓慢的速率逐渐降低。在控制信号VGC下降至低于FETM3的阈值之前，LDO致能信号ENLDO以及栅极致能信号VGEN再度回充节点210，因此控制信号VGC再度提升。

图7示意性地绘示与本发明一致的实施例的另一例示性信号产生电路700的方框图。信号产生电路700与信号产生电路300相似，除了信号产生电路700更包括电荷泵电路702。电荷泵电路702用以产生高于电路供电电压VDD的电荷泵电压VPUMP。

与本发明的实施例一致，LDO稳压器200与信号产生电路300或信号产生电路700形成一可提供稳压电压(例如图2所示的输出电压OUT)至存储器电路的稳压装置。

图8绘示与本发明的实施例一致的例示性方法流程图800，用以驱动存储器电路中的LDO稳压器。如图8所示，在步骤802，一选择信号，像是前述的芯片选择信号CS#，被施加至存储器电路以使存储器电路在一待命时间的期间进入待命模式。在步骤804，存储器电路的温度被检测。存储器电路的温度可例如由前述的带隙参考产生器302来检测。在步骤806，依据温度而产生一致能信号，此致能信号像是前述的LDO致能信号ENLDO或栅极致能信号VGEN至少其中之一。致能信号可例如由前述的信号产生电路300或信号产生电路700来产生，并具有一由温度决定且较待命时间短的周期。在部分实施例中，致能信号的周期和温度呈负相关，也就是当温度增加则周期减短。在步骤808，致能信号被施加至LDO稳压器以周期地致能LDO稳压器，使得LDO稳压器周期地被开启。

以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (13)

1.一种低压差(lowdropout，LDO)稳压器，包括：

一预稳压电路，用以产生一偏压电压；

一保持电路，耦接至该预稳压电路，该保持电路用以接收该偏压电压以及一致能信号，并产生一控制信号，该保持电路被该致能信号开启或关闭；以及

一导通元件，耦接该保持电路，该导通元件用以接收该控制信号；

其中该保持电路更用以：

当该致能信号开启该保持电路，依据该偏压电压产生该控制信号，使该控制信号的一电压值高于该导通元件的一电压阈值，以及

当该致能信号关闭该保持电路，维持该控制信号的该电压值高于该导通元件的该电压阈值。

2.如权利要求1所述的低压差稳压器，其中该保持电路包括：

一场效应晶体管，具有一第一源/漏极、一第二源/漏极以及一栅极，该第一源/漏极用以接收该偏压电压，该第二源/漏极耦接至该导通元件，且该栅极用以接收该致能信号；以及

一电容，耦接在该第二源/漏极以及接地面之间。

3.如权利要求1所述的低压差稳压器，其中该预稳压电路包括：

一场效应晶体管，具有一栅极以及两个源/漏极；

一操作放大器，具有两个输入端以及一输出端，该操作放大器的该输出端耦接该场效应晶体管的该栅极；以及

一对电阻，耦接该场效应晶体管的这些源/漏极之一，该对电阻串联耦接且该对电阻之间的一中点节点耦接该操作放大器的这些输入端之一。

4.如权利要求3所述的低压差稳压器，其中：

该操作放大器的这些输入端包括一反相端以及一非反相端，

该中点节点耦接该反相端，以及

该非反相端用以接收一无关温度的参考电压；

其中该预稳压电路更包括：

一第一致能场效应晶体管，耦接该操作放大器的一电源供应端，并控制该操作放大器的一开启/关闭状态；以及

一第二致能场效应晶体管，耦接在接地面以及该对电阻之间。

5.如权利要求1所述的低压差稳压器，其中该导通元件系用以：

在该导通元件的一控制端接收该控制信号，以及

当该控制信号的该电压值高于该导通元件的该电压阈值，自一供电电压产生一输出电压；

其中该导通元件包括一场效应晶体管，该场效应晶体管的一栅极作为该导通元件的该控制端，该场效应晶体管的一第一源/漏极用以接收该供电电压，且该场效应晶体管的一第二源/漏极用以输出该输出电压。

6.一种稳压装置，包括：

一低压差(lowdropout，LDO)稳压器，包括：

一预稳压电路，用以接收一低压差致能信号并产生一偏压电压；

一保持电路，耦接该预稳压电路，该保持电路用以接收该偏压电压以及一保持电路致能信号，并产生一控制信号，该保持电路被该保持电路致能信号开启或关闭；以及

一导通元件，耦接该保持电路，该导通元件用以接收该控制信号，

其中该保持电路更用以：

当该保持电路致能信号开启该保持电路，依据该偏压电压产生该控制信号，使该控制信号的一电压值高于该导通元件的一电压阈值，以及

当该保持电路致能信号关闭该保持电路，维持该控制信号的该电压值高于该导通元件的该电压阈值；以及

一信号产生电路，耦接该低压差稳压器，用以产生一第一周期信号作为该低压差致能信号以及一第二周期信号作为该保持电路致能信号。

7.如权利要求6所述的稳压装置，其中该信号产生电路更用以：

该第一周期信号的一频率大约与该第二周期信号的一频率相同，以及

该第一周期信号的该频率与该第二周期信号的该频率为温度相关。

8.如权利要求7所述的稳压装置，其中该信号产生电路更用以使该第一周期信号的该频率与该第二周期信号的该频率与温度呈正相关，以及在一相同周期中使该第一周期信号的各脉波比该第二周期信号的一对应脉波较早提升。

9.如权利要求6项所述的稳压装置，其中该信号产生电路包括：

一带隙参考产生器，用以产生一温度相关电流；以及

一时脉控制电路，耦接该带隙参考产生器，并用以依据该温度相关电流产生该第一周期信号以及该第二周期信号；

其中该带隙参考产生器更用以使该温度相关电流与温度呈正相关。

10.如权利要求9所述的稳压装置，其中该时脉控制电路包括：

一振荡器，用以产生一振荡信号，该振荡信号的频率与该温度相关电流呈正相关；以及

一脉波产生器，用以通过截断该振荡信号的各脉波以产生该第一周期信号以及该第二周期信号；

其中该信号产生电路更包括：

一电荷泵电路，耦接该时脉控制电路，并用以基于该第一周期信号产生欲施加至该预稳压电路的一电荷泵电压。

11.如权利要求6所述的稳压装置，其中该导通元件用以：

在该导通元件的一控制端接收该控制信号，以及

当该控制信号的该电压值高于该导通元件的该电压阈值，自一供电电压产生一输出电压。

12.一种用以驱动一存储器电路中的一低压差稳压器的方法，包括：

施加一选择信号至该存储器电路，以使该存储器电路在一待命时间的期间进入一待命模式；

检测该存储器电路的一温度；

依据该温度产生一致能信号，该致能信号的一周期由该温度决定，且较该待命时间短；以及

施加该致能信号至该低压差稳压器以周期地致能该低压差稳压器。

13.如权利要求12所述的方法，其中依据该温度产生该致能信号包括产生一周期与该温度呈负相关的致能信号；

其中产生该周期与该温度呈负相关的致能信号包括：

产生一温度相关电流；以及

产生一周期取决于该温度相关电流的致能信号；

其中产生该温度相关电流包括产生与该温度呈正相关的一电流。