JP2002343082A - 半導体メモリ装置のネガティブ電圧発生器 - Google Patents

半導体メモリ装置のネガティブ電圧発生器

Info

Publication number
JP2002343082A
JP2002343082A JP2002128678A JP2002128678A JP2002343082A JP 2002343082 A JP2002343082 A JP 2002343082A JP 2002128678 A JP2002128678 A JP 2002128678A JP 2002128678 A JP2002128678 A JP 2002128678A JP 2002343082 A JP2002343082 A JP 2002343082A
Authority
JP
Japan
Prior art keywords
input
negative voltage
differential amplifier
voltage
negative
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002128678A
Other languages
English (en)
Other versions
JP4694089B2 (ja
Inventor
Jae-Yoon Sim
沈載潤
Jae-Hwan Yoo
柳済煥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2002343082A publication Critical patent/JP2002343082A/ja
Application granted granted Critical
Publication of JP4694089B2 publication Critical patent/JP4694089B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/071—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps adapted to generate a negative voltage output from a positive voltage source

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)
  • Dc-Dc Converters (AREA)

Abstract

(57)【要約】 【課題】半導体メモリ装置のネガティブ電圧発生器を提
供する。 【解決手段】ネガティブ電圧発生器はワードラインをプ
リチャージする信号に応答して制御される。ネガティブ
にバイアスされたワードライン構造内での電圧変動は、
プリチャージ動作の間にワードラインを遮断する所定の
ネガティブ電荷量を提供するキッカ回路を使用すること
により低減される。前記ネガティブ電圧発生器は第１及
び第２ネガティブチャージポンプを含む。前記第２チャ
ージポンプは前記ワードラインプリチャージ信号に応答
してアクティブされる。ネガティブ電圧調整器はネガテ
ィブ電圧信号を調整するために使われうる。レベルシフ
タは２つの電圧分配器及び差動増幅器を使用し、応答時
間と、出力信号のリップルと、工程及び温度変化に対す
る感度を下げる。ネガティブ電圧調整器はチャージポン
プのリップルを除去して安定したネガティブバイアス電
圧を供給し、ワードラインをプリチャージするために必
要な電荷量を減らす。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体メモリ装置に
係り、より詳細には半導体メモリ装置のネガティブ電圧
発生器に関する。
【０００２】
【従来の技術】一般的な半導体メモリ装置は、それぞれ
のメモリセル内部のアクセストランジスタを利用してメ
モリセルにデータを貯蔵、読み出し及びリフレッシュす
る。メモリセルのリフレッシュ時間に関する性能は、ア
クセストランジスタの漏れ電流により悪くなる。ネガテ
ィブ電圧でバイアスされるワードライン構造が、このよ
うな漏れ電流を低減するために考案された。ネガティブ
ワードライン構造を使用するメモリ装置は、ネガティブ
電圧を選択されていないメモリセルのワードラインに印
加する。これはワードラインをバックバイアシングした
ものであると呼ばれもする。
【０００３】図１は、オシレータ１００、ネガティブチ
ャージポンプ２００及びレベル検出器３００を含む従来
技術のネガティブ電圧発生器を示す。図１のネガティブ
電圧発生器は、一般的に半導体装置の基板を逆バイアス
して漏れ電流を低減するためのネガティブ電圧ＶＢＢを
生じさせるために使われてきた。従って、ネガティブ電
圧発生器は、基板電圧発生器と呼ばれることもある。ネ
ガティブ電圧発生器は、ネガティブフィードバック動作
を利用し、調整されたネガティブ電圧を発生する。基板
漏れ電流によりネガティブ電圧ＶＢＢが高まる時、レベ
ル検出器３００はチャージポンプ２００を駆動するオシ
レータ１００をイネーブルさせる。ネガティブ電圧ＶＢ
Ｂは、レベル検出器３００がオシレータ１００をディセ
ーブルするまで、チャージポンプ２００によりさらに降
下させられる。
【０００４】図２は、従来技術による一般的なＶＢＢレ
ベル検出器３００を示す。ネガティブ電圧ＶＢＢが基板
漏れ電流により高まる時、Ｍ２（７００）のソースドレ
ーン等価抵抗が高まり、それによりノードＡの電圧は上
昇する。ノードＡの電圧がインバータ９００のトリップ
ポイントに到達した時、出力信号ＯＵＴはハイに上昇し
てオシレータ１００をイネーブルし、イネーブルされた
オシレータ１００は方形波信号でネガティブチャージポ
ンプ２００を駆動する。ネガティブチャージポンプ２０
０は、一般的なネガティブチャージポンピング構成と同
様に、キャパシタ４００及び２つのダイオードＤＧＮＤ
５００，ＤＳＵＢ６００を含む。方形波信号がハイであ
る時、ノードＢは、ＤＧＮＤによって接地電圧よりもし
きい電圧Ｖｔｈ分だけ高い電圧（すなわち、Ｖｔｈ）に
クランプされ、一方、キャパシタ４００の他端は、ポジ
ティブ電源電圧ＶＤＤに充電される。方形波信号がロー
である時、キャパシタ４００は、ＤＳＵＢを介してネガ
ティブ電荷をＶＢＢに供給する。
【０００５】ネガティブ電圧にバイアスされるワードラ
イン構造を構成するために、図１及び図２を参照して説
明された従来の技術によるネガティブ電圧発生器は、ワ
ードラインのネガティブバイアスを提供するために利用
されてきた。しかし、このような従来技術によるネガテ
ィブ電圧発生器は、ネガティブワードラインを駆動する
ために適さない。図１及び図２に示された調整器は、元
来、半導体基板を逆バイアスまたはバックバイアシング
するための少量の電流を提供しようというものであっ
た。しかし、ネガティブワードライン構造は、ワードラ
インプリチャージ動作の間にワードラインを昇圧電圧Ｖ
ｐｐからネガティブ電圧（ＶＢＢまたはＶＮＮ）に放電
するために大きい電流駆動能力を必要とする。このよう
な大きい放電電流は、ネガティブ供給電圧の変動を引き
起こす。ネガティブワードライン構造の駆動回路は、ネ
ガティブ供給電圧から別途の動作電流を消費するため
に、別途のネガティブ電圧発生器を必要とする。
【０００６】従来の技術によるネガティブ電圧発生器の
他の問題点は、レベル検出器３００の電圧利得が非常に
低く（〜０．１）、応答時間が遅いということである。
これは、図３に示すように、オン／オフ時間（〜１ｕ
ｓ）を長くし、結果としてネガティブ電圧ＶＢＢにおけ
る大きなリップル成分引き起こす。レベル検出器３００
による他の問題点は、レベル検出器３００が工程及び温
度変化に非常に敏感であるということである。
【０００７】
【発明が解決しようとする課題】本発明が解決しようと
する技術的課題は、前記問題点を解決するための半導体
メモリ装置のネガティブ電圧発生器を提供するところに
ある。
【０００８】
【課題を解決するための手段】本発明に係るネガティブ
電圧発生器は、ワードラインプレチャージ信号に応答し
て制御される。
【０００９】本発明の一つの側面による半導体メモリ装
置のネガティブ電圧発生器は、出力端を有する第１チャ
ージポンプと、前記第１チャージポンプの出力端に連結
された出力端を有する第２チャージポンプとを備え、前
記第２チャージポンプがワードラインプレチャージ信号
により制御される。本発明の一つの側面による半導体メ
モリ装置を動作する方法は、ワードラインプレチャージ
信号に応答し、ネガティブ電圧発生器を制御する段階を
備える。
【００１０】本発明の一つの側面による半導体装置のレ
ベル検出器は、第１入力端及び第２入力端を有する差動
増幅器と、前記差動増幅器の第１入力端に連結された第
１電圧分配器と、前記差動増幅器の第２入力端に連結さ
れ、出力信号に応答して前記差動増幅器の第２入力端を
駆動する第２電圧分配器とを備える。本発明の一つの側
面による半導体装置の電圧を検出する方法は、基準信号
を分配して第１分配信号を発生する段階と、前記基準信
号を分配して第２分配信号を発生する発生段階と、前記
第１及び第２分配信号間の差を増幅する段階とを備え
る。
【００１１】本発明の一つの側面による半導体装置のネ
ガティブ電圧調整器は、第１入力端、第２入力端及び出
力端を有する差動増幅器と、前記差動増幅器の出力端に
連結された出力トランジスタと、前記差動増幅器の第１
入力端に連結された第１電圧分配器と、前記差動増幅器
の第２入力端に連結され、前記出力トランジスタの出力
信号に応答して前記差動増幅器の第２入力端を駆動する
第２電圧分配器とを備える。本発明の一つの側面による
半導体装置の第１ネガティブ電圧を生じる方法は、第２
ネガティブ電圧を発生する段階と、基準信号を分配して
第１分配信号を発生する段階と、前記第１ネガティブ電
圧を分配して第２分配信号を発生する段階と、前記第１
及び第２分配信号間の差を増幅して駆動信号を発生する
段階と、前記駆動信号に応答して前記第１ネガティブ電
圧及び第２ネガティブ電圧の間に連結された出力トラン
ジスタを駆動する段階とを備える。
【００１２】本発明の一つの側面によるネガティブ電圧
発生器を有するワードライン構造を備える半導体メモリ
装置は、第１ネガティブ電圧を生じるネガティブチャー
ジポンプと、前記ネガティブチャージポンプに連結さ
れ、前記第１ネガティブ電圧を調整して第２ネガティブ
電圧を発生するネガティブ電圧調整器とを備える。本発
明の一つの側面によるネガティブワードライン構造を含
む半導体メモリ装置のワードラインを駆動する方法は、
第１ネガティブ電圧を発生する段階と、前記第１ネガテ
ィブ電圧を調節する第２ネガティブ電圧を発生する段階
と、前記第２ネガティブ電圧として前記ワードラインを
駆動する段階とを備える。
【００１３】
【発明の実施の形態】以下、添付図面を参照して本発明
の望ましい実施形態を詳細に説明する。
【００１４】＜ネガティブ電圧発生器＞図４は、本発明
によるネガティブ電圧発生器の望ましい実施形態を示す
図面である。図４の実施形態は、オシレータ１０、出力
ＶＢＢを有する第１ネガティブチャージポンプ２０及び
従来技術のように配置されたレベル検出器３０を含む。
しかし、図４の実施形態は、図４に示されたＶＮＮ発生
器４０、または、図５及び図６に示された直接連結、ま
たは、その他の適当な構成を介して第１ネガティブチャ
ージポンプ２０の出力に連結された出力を有する第２ネ
ガティブチャージポンプ５０をさらに含む。第２ネガテ
ィブチャージポンプ（キッカともいう）５０は、プリチ
ャージ命令またはプリチャージ信号に応答してアクティ
ブ化され、ワードラインを遮断する追加的なネガティブ
電荷を供給する。望ましくは、第２ネガティブチャージ
ポンプ５０は、あらかじめ決定された量のネガティブ電
荷を正確に提供するように設計される。従って、ワード
ラインを遮断するために必要なほとんどのプリチャージ
電流を提供することにより、第２ネガティブチャージポ
ンプ５０は、ネガティブ供給電圧に対する電圧変動を効
果的に低減する。
【００１５】望ましい実施形態において、第２ネガティ
ブチャージポンプ５０は、第１ネガティブチャージポン
プ２０と実質的に同一に構成されるが、第２ネガティブ
チャージポンプ５０は、プリチャージ命令またはプリチ
ャージ信号に応答してアクティブ化される。望ましく
は、第２ネガティブチャージポンプ５０の内部のキャパ
シタは、プリチャージ動作の間にワードラインから正確
な量の電荷を放電するための大きさを有する。
【００１６】ほとんどの半導体メモリ装置は接地電源を
基準とするポジティブ電源で動作するので、バックバイ
アス方式はネガティブ電圧という用語で説明される。し
かし、ここで使われるネガティブは、単にアクセス動作
の間にワードラインに印加される極性の反対極性を意味
する。
【００１７】レベル検出器３０は、図１のレベル検出器
３００と同じ機能を有するが、望ましい実施形態によれ
ば、レベル検出器３０はさらに速い応答速度を有し工程
及び温度変化に対して敏感ではない図８に示されている
本発明に係るレベル検出器に代替される。
【００１８】図４に示された実施形態は、リップルの除
去されたＶＮＮを発生する電圧調整器であるＶＮＮ発生
器４０を選択的に含む。このようなＶＮＮの供給によ
り、さらに安定したネガティブワードラインバイアスが
実現される。望ましい実施形態によるネガティブ電圧調
整器については、図１０及び図１１を参照して後述す
る。本発明に係るネガティブ電圧調整器を使用する長所
は、ネガティブ電圧調整器がＶＢＢにおいてリップルを
除去できるということである。従って、前記ネガティブ
電圧調整器は、さらに安定したネガティブワードライン
バイアスを提供する。他の長所は、ＶＮＮ（一般的に、
ほぼ−０．５ボルト）の絶対値がＶＢＢ（一般的に、ほ
ぼ−１．０ボルト）の絶対値よりも小さいので（接地電
位に近いので）、このようなＶＮＮによりプリチャージ
動作の間にワードラインから除去すべき全体電荷量を小
さくすることができる点である。ネガティブワードライ
ンバイアス電圧（絶対値）を低下させるネガティブ電圧
調整器を使用するさらに他の長所は、ネガティブワード
ライン構造の駆動回路の電力消費が小さい点である。
【００１９】第２ネガティブチャージポンプ５０をトリ
ガリングするために適したプリチャージ命令及びプリチ
ャージ信号の例が図７に示されている。図７は、同期型
ダイナミックランダムアクセスメモリ（ＳＤＲＡＭ）装
置の命令及び信号を示すタイミング図である。プリチャ
ージ命令は、一般的に、ロウプリチャージ、オートプリ
チャージ、全バンクプリチャージなどのような外部命令
である。信号は、一般的に、図７のＰＲのような内部信
号である。しかし、本発明は、このような命令及び信号
の使用またはＳＤＲＡＭ装置に限定されない。本発明
は、ワードラインのプリチャージ動作に相当する他の適
切な命令及び／または信号に従って動作するように具体
化されうる。プリチャージ命令及びプリチャージ信号
は、互いに置き換えて使われうる。従って、プリチャー
ジ命令またはプリチャージ信号は、ワードラインのプリ
チャージ動作に対応するあらゆる適切な命令及び／また
は信号を言うものである。更に、本発明は、ワードライ
ンに使われるものに限定されないだけでなく、ネガティ
ブプリチャージ電圧で動作する他のあらゆる種類のメモ
リアクセスラインにも使われうる。
【００２０】図５は、本発明によるネガティブ電圧発生
器の他の実施形態を示す図面である。図５の実施形態に
て、ネガティブ電圧調整器は存在せず、第２ネガティブ
チャージポンプ５０の出力は第１ネガティブチャージポ
ンプ２０の出力に直接連結される。このような構成にお
いて、ＶＢＢ及びＶＮＮは同じ信号であり、第２ネガテ
ィブチャージポンプ５０はワードラインプリチャージ命
令またはワードラインプリチャージ信号に応答し、あら
かじめ決定されたネガティブ電荷を前記ワードライン制
御回路に直接伝達するように設計される。
【００２１】図６は、本発明によるネガティブ電圧発生
器の第３実施形態を示す図面である。図６の実施形態
は、第１及び第２ネガティブチャージポンプの出力に連
結された入力と調整されたＶＮＮ信号を発生する出力と
を有するネガティブ電圧調整器４０を含む点を除いて、
図５の実施形態と同一である。
【００２２】＜レベル検出器＞図８は、本発明によるレ
ベル検出器３０の実施形態を示す構成図である。図８の
レベル検出器は、抵抗Ｒ１，Ｒ２より構成される第１電
圧分配器、抵抗Ｒ３，Ｒ４より構成される第２電圧分配
器、トランジスタＭｐ１，Ｍｐ２，Ｍｐ３，Ｍｎ１，Ｍ
ｎ２より構成される差動増幅器及び一つまたはそれ以上
のインバータＩＮＶ１，ＩＮＶ２を含む。前記第１電圧
分配器は、内部基準電圧ＶＲＥＦと接地電源との間に連
結される。前記第２電圧分配器は、内部基準電圧ＶＲＥ
Ｆとネガティブ電源ＶＢＢとの間に連結される。前記電
圧分配器は、ＶＲＥＦと接地電源との間の電圧及びＶＲ
ＥＦとＶＢＢとの間の電圧をそれぞれ分配することによ
り、次の式に従って、ＶＲＥＦ及びＶＢＢに応答して比
較信号として作用する２つの分配信号Ｘ，Ｙを発生す
る。
【００２３】
【数１】
【００２４】ＶＲＥＦは安定した基準電圧であるので、
Ｘは一定値であり、出力ＺはＹがＸより大きいか、ある
いは小さいかにより異なる。ＶＢＢの目標レベルは次の
通り与えられる。
【００２５】
【数２】
【００２６】トランジスタＭｐ１，Ｍｐ２，Ｍｐ３，Ｍ
ｎ１，Ｍｎ２は、差動増幅器を構成するように配置され
ている。ここで、Ｍｐ３は、差動対をなす入力トランジ
スタとして配置されたＭｐ１及びＭｐ２をバイアスする
電流源として配置されている。トランジスタＭｎ１，Ｍ
ｎ２は、接地電源を基準とする電流ミラー負荷である。
出力Ｚは、Ｍｐ１のドレーンとＭｎ１のドレーンとを連
結した連結点から引き出されてインバータＩＮＶ１の入
力に印加される。
【００２７】前記差動増幅器は、高い電圧利得（一般的
におよそ５０）を有するために、出力Ｚは、ＹがＸの上
下にスイングするときに、インバータＩＮＶ１のスイッ
チングポイントを過ぎた後に高速でスイングする。前記
差動増幅器の高い利得特性は、図９に示すように、レベ
ル検出器３０のオン／オフディレイを低減する。その結
果、ネガティブ電源の変動が低減される。
【００２８】図８に示されたレベル検出器の他の長所
は、抵抗により分圧された電圧レベルＸ及びＹは工程及
び温度変化に敏感ではないので、レベル検出器３０もま
たこのような変化に敏感でないということである。
【００２９】さらに他の長所は、前記電圧分配器をＶＤ
Ｄまたは昇圧電源Ｖｐｐのようなポジティブ電源の代わ
りにＶＲＥＦに連結することにより、前記レベル検出器
は、例えばＶＤＤがテスト動作の間に高められる時に発
生する電源電圧の変化に敏感でないように製造できると
いうことである。
【００３０】図８に示されたレベル検出器のさらに他の
長所は、電流ミラー負荷がＶＢＢ端子の代わりに接地電
源端子を基準としているということである。これはＶＢ
Ｂからの電流引き込みを減らす。
【００３１】さらに他の長所は、比較信号Ｘ，Ｙは、Ｖ
ＢＢより十分に高い静止電圧(quiescentvoltage)で前記
電圧分配器によりバイアスされるということである。こ
れは差動増幅器の設計を単純化させる。本質的に、前記
電圧分配器は、前記ＶＢＢ信号を都合のよい電圧レベル
にレベルシフトする。
【００３２】本発明によるレベル検出器は、あらゆる場
所に使われている図２に示された従来のレベル検出器を
置き換えることができ、ネガティブワードライン構造を
使用する実施形態に限定されない。
【００３３】＜ネガティブ電圧調整器＞図１０は、本発
明によるネガティブ電圧調整器（ＶＮＮ発生器）４０の
実施形態を示す構成図である。図１０のネガティブ電圧
調整器は、抵抗Ｒ５，Ｒ６より構成される第１電圧分配
器、抵抗Ｒ７，Ｒ８より構成される第２電圧分配器、ト
ランジスタＭｐ１，Ｍｐ２，Ｍｐ３，Ｍｎ１，Ｍｎ２よ
り構成される差動増幅器及び出力トランジスタＭｎ３を
含む。
【００３４】前記第１電圧分配器は、内部基準電圧ＶＲ
ＥＦと接地電源との間に連結される。前記第２電圧分配
器は、内部基準電圧ＶＲＥＦとトランジスタＭｎ３のド
レーンとの間に連結される。Ｍｎ３のソースは、ネガテ
ィブ電源ＶＢＢに連結され、Ｍｎ３のゲートは、Ｍｎ１
のドレーンとＭｐ１のドレーンとの間のノードＧである
前記差動増幅器の出力に連結される。
【００３５】トランジスタＭｐ１，Ｍｐ２，Ｍｐ３，Ｍ
ｎ１，Ｍｎ２は、差動増幅器を構成するように配置され
ている。ここで、Ｍｐ３は、差動対をなす入力トランジ
スタとして配置されたＭｐ１及びＭｐ２をバイアスする
電流源として配置されている。トランジスタＭｎ１，Ｍ
ｎ２は、ネガティブ電源ＶＢＢを基準とする電流ミラー
負荷として配置されている。
【００３６】ＶＲＥＦと接地電源との間の電圧及びＶＲ
ＥＦとＶＮＮとの間の電圧をそれぞれ分配することによ
り、前記電圧分配器は、ＶＲＥＦ及びＶＮＮに応答して
比較信号として作用する２つの分配信号Ａ，Ｂを発生す
る。前記調整器がネガティブフィードバック配置に連結
されるので、ノードＡ，Ｂ上の電圧は強制的に同じ値に
なる。従って、ＶＮＮは次の式で与えられる。
【００３７】
【数３】
【００３８】ＶＢＢの電圧が変動すると、ノードＧの電
圧はＶＢＢと同じ位相でそれに追従して、これによりＭ
ｎ３のソースに対するゲートの電圧は一定になり、前記
検出器のオン／オフ時間によるＶＢＢのリップルは、図
１１に示されたようにＶＮＮにおいて除去される。
【００３９】図１０のネガティブ電圧調整器の長所は、
前記電圧分配器がＶＮＮより十分に高い静止電圧で前記
比較信号Ａ，Ｂをバイアスするということである。これ
は一般的にＶＮＮとほぼ同じ電圧レベルでバイアスされ
る比較信号を有する他の調整器と比較される時、前記調
整器を非常に単純化させる。本質的に、前記電圧分配器
は、前記信号を都合のよい電圧レベルにレベルシフトす
る。
【００４０】本発明の原理を望ましい実施形態を通して
説明したが、本発明は、前記原理から逸脱しない範囲で
修正されうるということは明白である。本発明について
は、請求項の思想及び範囲内から導き出されるあらゆる
修正例を及び変形例を権利として請求する。
【００４１】
【発明の効果】本発明によるネガティブ電圧発生器は、
安定したネガティブ電圧を供給でき、例えばワードライ
ン等のライン又はノードをプリチャージするために必要
な電荷量を低減することができる。
【図面の簡単な説明】
【図１】従来技術のネガティブ電圧発生器を示す図面で
ある。
【図２】従来技術のレベル検出器を示す図面である。
【図３】従来技術のネガティブ電圧発生器及びレベル検
出器の動作を示す図面である。
【図４】本発明によるネガティブ電圧発生器の実施形態
を示す図面である。
【図５】本発明によるネガティブ電圧発生器の第２実施
形態を示す図面である。
【図６】本発明によるネガティブ電圧発生器の第３実施
形態を示す図面である。
【図７】本発明の実施に適したワードラインプリチャー
ジ命令の例を示すタイミング図である。
【図８】本発明によるレベル検出器の実施形態を示す構
成図である。
【図９】本発明によるレベル検出器の実施形態の動作を
示す図面である。
【図１０】本発明によるネガティブ電圧調整器の実施形
態を示す図面である。
【図１１】本発明によるネガティブ電圧調整器の実施形
態の動作を示す図面である。
【符号の説明】
１０ オシレータ ２０ 第１ネガティブチャージポンプ ３０ レベル検出器 ４０ ＶＮＮ発生器 ５０ 第２ネガティブチャージポンプ ＶＢＢ 出力
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5M024 AA04 AA91 FF05 FF12 FF20 FF22 HH09 PP01 PP02 PP03 PP07

Claims (35)

    【特許請求の範囲】
  1. 【請求項１】 出力を有する第１チャージポンプと、 前記第１チャージポンプの出力に連結された出力を有す
    る第２チャージポンプとを備え、 前記第２チャージポンプが、プリチャージ信号により制
    御されることを特徴とする半導体メモリ装置のネガティ
    ブ電圧発生器。
  2. 【請求項２】 前記第１チャージポンプの出力に連結さ
    れた入力及び前記第２チャージポンプの出力に連結され
    た出力を有するネガティブ電圧調整器をさらに備えるこ
    とを特徴とする請求項１に記載のネガティブ電圧発生
    器。
  3. 【請求項３】 前記第１チャージポンプの出力が、前記
    第２チャージポンプの出力に直接連結されていることを
    特徴とする請求項１に記載のネガティブ電圧発生器。
  4. 【請求項４】 前記第１及び第２チャージポンプの出力
    に連結された入力を有するネガティブ電圧調整器をさら
    に備えることを特徴とする請求項３に記載のネガティブ
    電圧発生器。
  5. 【請求項５】 前記第１チャージポンプの出力に連結さ
    れた入力を有するレベル検出器をさらに備えることを特
    徴とする請求項１に記載のネガティブ電圧発生器。
  6. 【請求項６】 オシレータと、 前記オシレータに連結された入力及び前記オシレータが
    発生するオシレーティング信号に応答して第１ネガティ
    ブ電圧を発生する出力を有する第１チャージポンプと、 前記第１チャージポンプの出力に連結された入力及び前
    記第１ネガティブ電圧に応答して第２ネガティブ電圧を
    発生する出力を有するネガティブ電圧調整器と、 前記ネガティブ電圧調整器の出力に連結された出力を有
    する第２チャージポンプとを備え、 前記第２チャージポンプが、ワードラインプリチャージ
    信号により制御されることを特徴とする半導体メモリ装
    置のネガティブ電圧発生器。
  7. 【請求項７】 前記第１チャージポンプの出力及び前記
    オシレータに連結された出力を有するレベル検出器をさ
    らに備えることを特徴とする請求項６に記載のネガティ
    ブ電圧発生器。
  8. 【請求項８】 前記第２チャージポンプが、前記ワード
    ラインプリチャージ信号に応答して所定の電荷量を前記
    第２ネガティブ電圧にポンプすることを特徴とする請求
    項６に記載のネガティブ電圧発生器。
  9. 【請求項９】 ネガティブ電圧発生器の第１チャージポ
    ンプがネガティブ電圧を発生する段階と、 プリチャージ信号に応答して、前記ネガティブ電圧発生
    器の第２チャージポンプが発生する所定の電荷量が前記
    ネガティブ電圧に供給される段階とを備えることを特徴
    とする半導体メモリ装置の動作方法。
  10. 【請求項１０】 ネガティブ電圧発生器の第１チャージ
    ポンプが第１ネガティブ電圧を発生する段階と、 前記第１ネガティブ電圧を調節して第２ネガティブ電圧
    を発生する段階と、 プリチャージ信号に応答し、前記ネガティブ電圧発生器
    の第２チャージポンプが発生する所定の電荷量が前記第
    ２ネガティブ電圧に供給される段階とを備えることを特
    徴とする半導体メモリ装置の動作方法。
  11. 【請求項１１】 前記プリチャージ信号が、ワードライ
    ンプリチャージ信号であることを特徴とする請求項９ま
    たは１０に記載の半導体メモリ装置の動作方法。
  12. 【請求項１２】 第１入力及び第２入力を有する差動増
    幅器と、 前記差動増幅器の前記第１入力に連結された第１電圧分
    配器と、 前記差動増幅器の前記第２入力に連結され、ネガティブ
    電圧に応答して前記差動増幅器の第２入力を駆動する第
    ２電圧分配器とを備えることを特徴とする半導体装置の
    ネガティブ電圧レベル検出器。
  13. 【請求項１３】 前記第１電圧分配器が、基準電圧に応
    答して前記差動増幅器の第１入力を駆動することを特徴
    とする請求項１２に記載のネガティブ電圧レベル検出
    器。
  14. 【請求項１４】 前記第１電圧分配器が、 前記基準電圧と前記差動増幅器の第１入力との間に連結
    された第１抵抗と、 前記差動増幅器の第１入力と電源端子との間に連結され
    た第２抵抗とを備えることを特徴とする請求項１３に記
    載のネガティブ電圧レベル検出器。
  15. 【請求項１５】 前記第２電圧分配器が、 前記基準電圧と前記差動増幅器の第２入力との間に連結
    された第１抵抗と、 前記差動増幅器の第２入力と前記ネガティブ電圧との間
    に連結された第２抵抗とを備えることを特徴とする請求
    項１３に記載のネガティブ電圧レベル検出器。
  16. 【請求項１６】 前記第１電圧分配器が、 基準電圧と前記差動増幅器の第１入力との間に連結され
    た第１抵抗と、 前記差動増幅器の第１入力と電源端子との間に連結され
    た第２抵抗とを備え、 前記第２電圧分配器が、 前記基準電圧と前記差動増幅器の第２入力との間に連結
    された第３抵抗と、 前記差動増幅器の第２入力と前記ネガティブ電圧との間
    に連結された第４抵抗とを備え、 前記差動増幅器が、 前記第１及び第２入力に連結された入力トランジスタの
    差動対と、 前記入力トランジスタの差動対に連結された電流源と、 前記入力トランジスタの差動対に連結された負荷とを備
    え、 前記ネガティブ電圧レベル検出器が前記差動増幅器の出
    力に連結された入力を有するインバータをさらに備える
    ことを特徴とする請求項１２に記載のネガティブ電圧レ
    ベル検出器。
  17. 【請求項１７】 第１入力及び第２入力を有する差動増
    幅器と、 前記差動増幅器の第１入力に連結され、基準電圧に応答
    して前記差動増幅器の第１入力を駆動してポジティブ電
    圧に前記差動増幅器の第１入力を保持する第１電圧分配
    器と、 前記差動増幅器の第２入力に連結され、ネガティブ電圧
    に応答して前記差動増幅器の第２入力を駆動してポジテ
    ィブ電圧に前記差動増幅器の第２入力を保持する第２電
    圧分配器とを備えることを特徴とする半導体装置のネガ
    ティブ電圧レベル検出器。
  18. 【請求項１８】 前記第１電圧分配器が、 前記基準電圧と前記差動増幅器の第１入力との間に連結
    された第１抵抗と、 前記差動増幅器の第１入力と電源端子との間に連結され
    た第２抵抗とを備えることを特徴とする請求項１７に記
    載のネガティブ電圧レベル検出器。
  19. 【請求項１９】 前記第２電圧分配器が、 前記基準電圧と前記差動増幅器の第２入力との間に連結
    された第１抵抗と、 前記差動増幅器の第２入力と前記ネガティブ電圧との間
    に連結された第２抵抗とを備えることを特徴とする請求
    項１７に記載のネガティブ電圧レベル検出器。
  20. 【請求項２０】 基準電圧を分配して第１分配信号を発
    生する段階と、 ネガティブ電圧を分配して第２分配信号を発生する段階
    と、 前記第１及び第２分配信号の間の差を増幅する段階とを
    備えることを特徴とする半導体装置のネガティブ電圧検
    出方法。
  21. 【請求項２１】 前記基準電圧を分配する段階が、前記
    基準電圧をレベルシフトする段階を備えることを特徴と
    する請求項２０に記載の半導体装置のネガティブ電圧検
    出方法。
  22. 【請求項２２】 前記ネガティブ電圧を分配する段階
    が、前記ネガティブ電圧をレベルシフトする段階を備え
    ることを特徴とする請求項２０に記載の半導体装置のネ
    ガティブ電圧検出方法。
  23. 【請求項２３】 前記第１及び第２分配信号の間の差を
    増幅する段階が、差動増幅器の基準電圧を電源電圧とす
    る段階を備えることを特徴とする請求項２０に記載の半
    導体装置のネガティブ電圧検出方法。
  24. 【請求項２４】 第１入力、第２入力及び出力を有する
    差動増幅器と、 前記差動増幅器の出力に連結され、第１ネガティブ電圧
    から第２ネガティブ電圧を発生させるように配置された
    出力トランジスタと、 前記差動増幅器の第１入力に連結された第１電圧分配器
    と、 前記差動増幅器の第２入力に連結され、前記第２ネガテ
    ィブ電圧に応答して前記差動増幅器の第２入力を駆動す
    る第２電圧分配器とを備えることを特徴とする半導体装
    置のネガティブ電圧調整器。
  25. 【請求項２５】 前記第１電圧分配器が、基準電圧に応
    答して前記差動増幅器の第１入力を駆動することを特徴
    とする請求項２４に記載のネガティブ電圧調整器。
  26. 【請求項２６】 前記第１電圧分配器が、 前記基準電圧と前記差動増幅器の第１入力との間に連結
    された第１抵抗と、 前記差動増幅器の第１入力と電源端子との間に連結され
    た第２抵抗とを備えることを特徴とする請求項２５に記
    載のネガティブ電圧調整器。
  27. 【請求項２７】 前記第２電圧分配器が、 基準電圧と前記差動増幅器の第２入力との間に連結され
    た第１抵抗と、 前記差動増幅器の第２入力と前記第２ネガティブ電圧と
    の間に連結された第２抵抗とを備えることを特徴とする
    請求項２４に記載のネガティブ電圧調整器。
  28. 【請求項２８】 前記第１電圧分配器が、 基準電圧と前記差動増幅器の第１入力との間に連結され
    た第１抵抗と、 前記差動増幅器の第１入力と電源端子との間に連結され
    た第２抵抗とを備え、 前記第２電圧分配器が、 前記基準電圧と前記差動増幅器の第２入力との間に連結
    された第３抵抗と、 前記差動増幅器の第２入力と前記第２ネガティブ電圧と
    の間に連結された第４抵抗とを備え、 前記差動増幅器が、 前記第１及び第２入力に連結された入力トランジスタの
    差動対と、 前記入力トランジスタの差動対に連結された電流源と、 前記入力トランジスタの差動対に連結された負荷とを備
    え、 前記出力トランジスタが前記差動増幅器の出力端子に連
    結された第２端子を含むことを特徴とする請求項２４に
    記載のネガティブ電圧調整器。
  29. 【請求項２９】 第１入力、第２入力及び出力を有する
    差動増幅器と、 前記差動増幅器の出力に連結されて第１ネガティブ電圧
    から第２ネガティブ電圧を発生させるように配置された
    出力トランジスタと、 前記差動増幅器の第１入力に連結され、基準電圧に応答
    して差動増幅器の第１入力を駆動してポジティブ電圧に
    前記差動増幅器の第１入力を保持する第１電圧分配器
    と、 前記差動増幅器の第２入力に連結され、前記第２ネガテ
    ィブ電圧に応答して前記差動増幅器の第２入力を駆動し
    てポジティブ電圧に前記差動増幅器の第２入力を保持す
    る第２電圧分配器とを備えることを特徴とする半導体装
    置のネガティブ電圧調整器。
  30. 【請求項３０】 前記第１電圧分配器が、 前記基準電圧と前記差動増幅器の第１入力との間に連結
    された第１抵抗と、 前記差動増幅器の第１入力と電源端子との間に連結され
    た第２抵抗とを備えることを特徴とする請求項２９に記
    載のネガティブ電圧調整器。
  31. 【請求項３１】 前記第２電圧分配器が、 前記基準電圧と前記差動増幅器の第２入力との間に連結
    された第１抵抗と、 前記差動増幅器の第２入力と前記第２ネガティブ電圧と
    の間に連結された第２抵抗とを備えることを特徴とする
    請求項２９に記載の半導体装置のネガティブ電圧調整
    器。
  32. 【請求項３２】 第２ネガティブ電圧を発生する段階
    と、 基準電圧を分配して第１分配信号を発生する段階と、 第１ネガティブ電圧を分配して第２分配信号を発生する
    段階と、 前記第１及び第２分配信号との間の差を増幅することに
    より駆動信号を発生する段階と、 前記駆動信号に応答し、前記第１ネガティブ電圧及び前
    記第２ネガティブ電圧に連結された出力トランジスタを
    駆動する段階とを備えることを特徴とする半導体装置の
    第１ネガティブ電圧発生方法。
  33. 【請求項３３】 前記基準電圧を分配する段階が、前記
    基準電圧をレベルシフトする段階を備えることを特徴と
    する請求項３２に記載の第１ネガティブ電圧発生方法。
  34. 【請求項３４】 前記第１ネガティブ電圧を分配する段
    階が、前記第１ネガティブ電圧をレベルシフトする段階
    を備えることを特徴とする請求項３３に記載の第１ネガ
    ティブ電圧発生方法。
  35. 【請求項３５】 前記第１及び第２分配信号間の差を増
    幅する段階が、差動増幅器の基準電圧を前記第２ネガテ
    ィブ電圧とする段階を備えることを特徴とする請求項３
    ３に記載の第１ネガティブ電圧発生方法。
JP2002128678A 2001-05-04 2002-04-30 半導体メモリ装置のネガティブ電圧発生器 Expired - Fee Related JP4694089B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US28874601P 2001-05-04 2001-05-04
US60/288746 2001-05-04
US09/901930 2001-07-09
US09/901,930 US7336121B2 (en) 2001-05-04 2001-07-09 Negative voltage generator for a semiconductor memory device

Publications (2)

Publication Number Publication Date
JP2002343082A true JP2002343082A (ja) 2002-11-29
JP4694089B2 JP4694089B2 (ja) 2011-06-01

Family

ID=26965210

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002128678A Expired - Fee Related JP4694089B2 (ja) 2001-05-04 2002-04-30 半導体メモリ装置のネガティブ電圧発生器

Country Status (5)

Country Link
US (1) US7336121B2 (ja)
JP (1) JP4694089B2 (ja)
KR (1) KR100455376B1 (ja)
DE (1) DE10220561B4 (ja)
TW (1) TW556210B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007104673A (ja) * 2005-09-29 2007-04-19 Hynix Semiconductor Inc 内部電圧発生回路
KR100739241B1 (ko) * 2005-06-24 2007-07-12 주식회사 하이닉스반도체 플래시 메모리 장치의 블록 워드라인 프리챠지 회로

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10259054B4 (de) * 2002-12-17 2006-10-26 Infineon Technologies Ag Spannungsgeneratoranordnung
DE10259055B4 (de) * 2002-12-17 2006-11-16 Infineon Technologies Ag Spannungsgeneratoranordnung
KR100542708B1 (ko) 2003-05-28 2006-01-11 주식회사 하이닉스반도체 고전압 발생기
KR100572323B1 (ko) 2003-12-11 2006-04-19 삼성전자주식회사 멀티레벨 고전압 발생장치
KR100576924B1 (ko) * 2004-04-20 2006-05-03 주식회사 하이닉스반도체 고전압 발생 회로
KR100696956B1 (ko) 2005-04-29 2007-03-20 주식회사 하이닉스반도체 내부전원 생성장치
KR100733419B1 (ko) 2005-04-30 2007-06-29 주식회사 하이닉스반도체 내부전원 생성장치
KR100733472B1 (ko) 2005-04-30 2007-06-28 주식회사 하이닉스반도체 내부전원 생성장치
KR100733414B1 (ko) 2005-04-30 2007-06-29 주식회사 하이닉스반도체 내부전원 생성장치
KR100732837B1 (ko) * 2005-12-29 2007-06-27 매그나칩 반도체 유한회사 Ｌｃｄ 구동 ｉｃ의 네거티브 전압 발생기
KR101218604B1 (ko) * 2006-12-08 2013-01-04 에스케이하이닉스 주식회사 반도체 메모리 장치
KR100856061B1 (ko) * 2007-03-02 2008-09-02 주식회사 하이닉스반도체 온도에 의존적인 음전압을 공급하는 공급장치.
TWI328925B (en) 2007-04-11 2010-08-11 Au Optronics Corp Negative voltage converter
KR100940826B1 (ko) 2008-04-18 2010-02-04 주식회사 하이닉스반도체 네거티브 전압 생성 장치
KR100956776B1 (ko) 2008-04-18 2010-05-12 주식회사 하이닉스반도체 네거티브 전압 생성 장치
US8259529B2 (en) * 2008-08-21 2012-09-04 Hynix Semiconductor Inc. Semiconductor memory device and driving method thereof
CN103065667B (zh) * 2011-10-19 2015-06-03 智原科技股份有限公司 存储器装置及其负位线信号产生装置
TWI509610B (zh) * 2012-12-11 2015-11-21 Inventec Corp 電壓產生裝置
EP2980972A1 (en) * 2014-07-31 2016-02-03 Nxp B.V. Charge pump for negative voltage generation
US20190327002A1 (en) * 2018-04-23 2019-10-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Isolation device, isolation sensor package, and method
TWI704438B (zh) * 2018-07-12 2020-09-11 立積電子股份有限公司 電壓控制裝置
KR102581100B1 (ko) * 2019-03-07 2023-09-20 삼성전기주식회사 차지 펌프 기반의 네가티브 전압 회로
US11355173B2 (en) * 2019-12-30 2022-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Power supply generator assist
CN116054795A (zh) * 2022-11-28 2023-05-02 成都仕芯半导体有限公司 一种具有负压产生的射频电路及其控制方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6069896A (ja) * 1983-09-24 1985-04-20 Toshiba Corp ダイナミック型の半導体記憶装置
JPH0660652A (ja) * 1991-05-22 1994-03-04 Samsung Electron Co Ltd 基板電圧発生装置、及びその駆動方法
JPH09161481A (ja) * 1995-10-06 1997-06-20 Mitsubishi Electric Corp 半導体記憶装置
JPH09320288A (ja) * 1996-05-31 1997-12-12 Hitachi Ltd 不揮発性メモリ
JPH11150230A (ja) * 1997-11-17 1999-06-02 Nec Corp 負電圧生成回路
JPH11306756A (ja) * 1998-04-20 1999-11-05 Hitachi Ltd 半導体記憶装置
JPH11339470A (ja) * 1998-05-25 1999-12-10 Hitachi Ltd ダイナミック型ｒａｍ
JP2000011651A (ja) * 1998-06-29 2000-01-14 Fujitsu Ltd 半導体記憶装置
JP2000163964A (ja) * 1998-11-27 2000-06-16 Mitsubishi Electric Corp 電圧発生回路および半導体記憶装置
JP2001332696A (ja) * 2000-05-24 2001-11-30 Nec Corp 基板電位検知回路及び基板電位発生回路

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0817033B2 (ja) * 1988-12-08 1996-02-21 三菱電機株式会社 基板バイアス電位発生回路
JP2870277B2 (ja) 1991-01-29 1999-03-17 日本電気株式会社 ダイナミック型ランダムアクセスメモリ装置
IT1258242B (it) * 1991-11-07 1996-02-22 Samsung Electronics Co Ltd Dispositivo di memoria a semiconduttore includente circuiteria di pompaggio della tensione di alimentazione
KR950006067Y1 (ko) * 1992-10-08 1995-07-27 문정환 반도체 메모리 장치
US5337284A (en) * 1993-01-11 1994-08-09 United Memories, Inc. High voltage generator having a self-timed clock circuit and charge pump, and a method therefor
US6031411A (en) * 1993-06-28 2000-02-29 Texas Instruments Incorporated Low power substrate bias circuit
JPH0721790A (ja) * 1993-07-05 1995-01-24 Mitsubishi Electric Corp 半導体集積回路
US5553295A (en) 1994-03-23 1996-09-03 Intel Corporation Method and apparatus for regulating the output voltage of negative charge pumps
JP3667787B2 (ja) 1994-05-11 2005-07-06 株式会社ルネサステクノロジ 半導体記憶装置
KR0145758B1 (ko) * 1994-08-24 1998-08-01 김주용 반도체 소자의 전압 조정 회로
FR2729762A1 (fr) * 1995-01-23 1996-07-26 Sgs Thomson Microelectronics Circuit de detection de tension compense en technologie et en temperature
US5600551A (en) * 1995-08-02 1997-02-04 Schenck-Accurate, Inc. Isolated power/voltage multiplier apparatus and method
US5856918A (en) * 1995-11-08 1999-01-05 Sony Corporation Internal power supply circuit
KR19980029375A (ko) * 1996-10-25 1998-07-25 김광호 Vpp 펌핑 회로
US5943263A (en) * 1997-01-08 1999-08-24 Micron Technology, Inc. Apparatus and method for programming voltage protection in a non-volatile memory system
KR100264959B1 (ko) * 1997-04-30 2000-10-02 윤종용 반도체 장치의 고전압발생회로
US5933047A (en) * 1997-04-30 1999-08-03 Mosaid Technologies Incorporated High voltage generating circuit for volatile semiconductor memories
JP3763433B2 (ja) * 1997-07-08 2006-04-05 株式会社日立製作所 半導体集積回路装置
US6147914A (en) 1998-08-14 2000-11-14 Monolithic System Technology, Inc. On-chip word line voltage generation for DRAM embedded in logic process
US6055186A (en) * 1998-10-23 2000-04-25 Macronix International Co., Ltd. Regulated negative voltage supply circuit for floating gate memory devices
JP4326049B2 (ja) * 1998-10-27 2009-09-02 富士通マイクロエレクトロニクス株式会社 書き込みを高速化したメモリデバイス
JP3237654B2 (ja) * 1999-05-19 2001-12-10 日本電気株式会社 半導体装置
JP2001078437A (ja) * 1999-06-30 2001-03-23 Toshiba Corp ポンプ回路
JP2001344979A (ja) * 2000-03-30 2001-12-14 Matsushita Electric Ind Co Ltd 半導体記憶装置、半導体集積回路装置、および携帯機器
US6288951B1 (en) * 2000-09-29 2001-09-11 Advanced Micro Devices Method and apparatus for continuously regulating a charge pump output voltage using a capacitor divider

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6069896A (ja) * 1983-09-24 1985-04-20 Toshiba Corp ダイナミック型の半導体記憶装置
JPH0660652A (ja) * 1991-05-22 1994-03-04 Samsung Electron Co Ltd 基板電圧発生装置、及びその駆動方法
JPH09161481A (ja) * 1995-10-06 1997-06-20 Mitsubishi Electric Corp 半導体記憶装置
JPH09320288A (ja) * 1996-05-31 1997-12-12 Hitachi Ltd 不揮発性メモリ
JPH11150230A (ja) * 1997-11-17 1999-06-02 Nec Corp 負電圧生成回路
JPH11306756A (ja) * 1998-04-20 1999-11-05 Hitachi Ltd 半導体記憶装置
JPH11339470A (ja) * 1998-05-25 1999-12-10 Hitachi Ltd ダイナミック型ｒａｍ
JP2000011651A (ja) * 1998-06-29 2000-01-14 Fujitsu Ltd 半導体記憶装置
JP2000163964A (ja) * 1998-11-27 2000-06-16 Mitsubishi Electric Corp 電圧発生回路および半導体記憶装置
JP2001332696A (ja) * 2000-05-24 2001-11-30 Nec Corp 基板電位検知回路及び基板電位発生回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100739241B1 (ko) * 2005-06-24 2007-07-12 주식회사 하이닉스반도체 플래시 메모리 장치의 블록 워드라인 프리챠지 회로
JP2007104673A (ja) * 2005-09-29 2007-04-19 Hynix Semiconductor Inc 内部電圧発生回路

Also Published As

Publication number Publication date
DE10220561B4 (de) 2008-02-21
US7336121B2 (en) 2008-02-26
US20020171470A1 (en) 2002-11-21
JP4694089B2 (ja) 2011-06-01
DE10220561A1 (de) 2002-12-12
TW556210B (en) 2003-10-01
KR100455376B1 (ko) 2004-11-06
KR20020084892A (ko) 2002-11-13

Similar Documents

Publication Publication Date Title
JP4694089B2 (ja) 半導体メモリ装置のネガティブ電圧発生器
JP3124781B2 (ja) 半導体集積回路装置
US7705660B2 (en) Substrate bias voltage generator and method of generating substrate bias voltage
US7023262B2 (en) Negative voltage generator for a semiconductor memory device
KR100956776B1 (ko) 네거티브 전압 생성 장치
US7982530B2 (en) Internal voltage generating apparatus and method for controlling the same
KR20080045526A (ko) 클럭조절회로 및 이를 이용한 전압펌핑장치
US8194476B2 (en) Semiconductor memory device and method for operating the same
JP3494488B2 (ja) 半導体装置
US20060274595A1 (en) Apparatus for supplying internal voltage
KR20120098169A (ko) 반도체 장치의 내부전압 생성회로
JP3869690B2 (ja) 内部電圧レベル制御回路および半導体記憶装置並びにそれらの制御方法
JP4166014B2 (ja) 高電圧感知器
KR100889312B1 (ko) 반도체 소자의 문턱전압 검출부 및 검출방법, 이를 이용한내부전압 생성회로
JP2001126477A (ja) 半導体集積回路
KR20100064171A (ko) 반도체 메모리 장치의 네거티브 워드라인 전압 발생기
KR20050067459A (ko) 반도체 메모리 소자
US20150340998A1 (en) Differential amplifier
KR100940826B1 (ko) 네거티브 전압 생성 장치
US9299413B1 (en) Semiconductor systems
JP2003168298A (ja) 半導体集積回路及び半導体集積回路のテスト方法
JP2005050503A (ja) 昇圧電圧発生回路及び昇圧電圧発生方法
US7772719B2 (en) Threshold voltage control circuit and internal voltage generation circuit having the same
KR20130135702A (ko) 반도체 집적회로 및 그의 구동 방법
KR100702771B1 (ko) 안정적인 내부 전압을 발생하는 반도체 메모리 장치의 내부전압 발생 회로

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050412

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070522

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071102

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080124

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080129

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20080201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080502

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080613

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081028

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090122

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090302

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20090403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101221

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110223

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140304

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees