KR100856061B1 - 온도에 의존적인 음전압을 공급하는 공급장치. - Google Patents

온도에 의존적인 음전압을 공급하는 공급장치. Download PDF

Info

Publication number
KR100856061B1
KR100856061B1 KR1020070020726A KR20070020726A KR100856061B1 KR 100856061 B1 KR100856061 B1 KR 100856061B1 KR 1020070020726 A KR1020070020726 A KR 1020070020726A KR 20070020726 A KR20070020726 A KR 20070020726A KR 100856061 B1 KR100856061 B1 KR 100856061B1
Authority
KR
South Korea
Prior art keywords
negative voltage
voltage
unit
signal
level
Prior art date
Application number
KR1020070020726A
Other languages
English (en)
Inventor
이강설
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070020726A priority Critical patent/KR100856061B1/ko
Priority to US12/000,232 priority patent/US20080186080A1/en
Application granted granted Critical
Publication of KR100856061B1 publication Critical patent/KR100856061B1/ko
Priority to US12/727,018 priority patent/US7990206B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/071—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps adapted to generate a negative voltage output from a positive voltage source

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)
  • Dc-Dc Converters (AREA)

Abstract

본 발명은 온도에 따라 다른 레벨의 음전압을 펌핑하는 음전압 공급장치를 제공하기 위한 것으로, 본 발명에 따른 음전압 공급장치는 온도에 따라 저항값이 변하는 정도가 서로 다른 제1소자와 제2소자를 이용하여 음전압의 레벨을 감지하며, 더 이상 상기 음전압의 펌핑이 필요 없음을 알리는 감지신호를 출력하는 음전압 감지부; 및 상기 감지신호에 응답하여 상기 음전압을 펌핑하는 음전압 펌핑부를 포함한다.
음전압, 차지펌프, 음전압 감지

Description

온도에 의존적인 음전압을 공급하는 공급장치.{Negative Voltage Supplying Unit that supplies Temperature dependent Negative Voltage}
도 1은 종래의 음전압 공급장치의 블록도.
도 2는 도 1의 음전압 감지부(10)의 상세 회로도.
도 3은 도 1의 오실레이터부(20)의 상세 회로도.
도 4는 도 1의 펌프제어부(30)의 상세 회로도이며, 도 5는 펌프제어부(30)의 동작 타이밍도.
도 6은 도 1의 차지펌프부(40)의 상세 회로도.
도 7은 본 발명의 일실시예에 따른 음전압 공급장치의 음전압 감지부의 상세 도면.
도 8은 본 발명의 다른 실시예에 따른 음전압 공급장치의 구성도.
도 9의 (a),(b),(c) 는 도 8의 제1음전압 감지부(810), 제2음전압 감지부(820), 제3음전압 감지부(830)의 일실시예 도면.
도 10은 도 8의 클램핑부(850)의 일실시예 구성도.
도 11은 도 8의 음전압 공급장치가 생성하는 음전압(VBBW)의 레벨을 온도에 따라 도시한 그래프
*도면의 주요 부분에 대한 부호의 설명
P02: 제1소자 N01: 제2소자
810: 제1음전압 감지부 820: 제2음전압 감지부
830: 제3음전압 감지부 840: 클램핑부
850: 음전압 펌핑부
본 발명은 여러 반도체 장치 등에서 접지전압보다 낮은 음전압(Negative Voltage)을 생성하기 위해 사용되는 음전압 공급장치에 관한 것이다.
이하, 음전압 공급장치를 사용하는 메모리장치와 관련하여 음전압 공급장치에 대해 알아본다.
메모리장치가 음전압을 필요로 하는 이유는 네가티브(Negative) 워드라인(Word Line) 구동방식을 사용하기 위해서이다. 네가티브 워드라인 구동방식이란 워드라인 드라이버가 워드라인을 구동하는데 있어서, 워드라인을 인에이블 시킬 때는 워드라인에 고전압 VPP를 공급하고 워드라인을 디스에이블 시킬 때는 워드라인에 접지전압(VSS)보다 낮은 음전압(VBBW)을 공급하는 방식을 말한다.
즉, 일반적으로 워드라인을 구동할 때에는 워드라인 디스에이블 시 워드라인에 접지전압(VSS)을 공급하지만, 네가티브(negative) 워드라인 구동방식에서는 워 드라인 디스에이블시 워드라인에 접지전압(VSS) 보다도 낮은 음전압(VBBW)을 공급한다.
이러한 네가티브 워드라인 구동방식을 사용하게 되면 리프래쉬(refresh) 특성이 향상되고, 다른 AC파라미터들이 개선되는 효과가 있다. 특히, 워드라인이 디스에이블 되는 전위로 접지전압(VSS)보다 낮은 음전압(VBBW)를 사용하게 되어 셀(Cell)의 정보보유 시간(retention time)을 늘려 리프래쉬 주기를 증가시키게 된다. 또한, 낮은 Vcc사용시 VPP버든(burden)을 감소시킬 수 있으며 TWR(write recovery time)을 개선한다는 장점이 있기 때문에 네가티브 워드라인 구동방식이 채용된다.
도 1은 종래의 음전압 공급장치의 블록도이다.
도면에 도시된 바와 같이, 종래의 음전압 공급장치는 음전압의 펌핑여부를 결정하기 위한 음전압 감지부(10)와 음전압을 펌핑하기 위한 음전압 펌핑부(20, 30, 40)로 구성되며, 음전압 펌핑부는 오실레이터부(20), 펌프제어부(30) 및 차지펌프부(40)를 포함하여 구성된다.
음전압 감지부(10)는 음전압(VBBW)의 레벨을 감지하는 부분으로 음전압을 펌핑할 것인지 말 것인지를 결정하는 감지신호(bbweb)를 출력한다. 오실레이터부(20)는 감지신호(bbweb)를 입력받아 주기적인 신호(osc)를 출력하며, 펌프제어부(30)는 오실레이터의 출력신호(osc)에 응답하여 펌프 제어신호들(p1, p2, g1, g2)을 출력한다. 마지막으로 차지펌프부(40)는 펌프제어신호들(p1, p2, g1, g2)에 응답하여 음전압(VBBW)을 펌핑하게 된다. 음전압 펌핑부(20, 30, 40)는 경우에 따라서 펌프 제어부(30)는 생략하고 직접 오실레이터부(20)가 차지펌프부(40)를 제어하게 설계된다든지 여러 가지의 형태로 실시되기도 한다.
즉, 음전압 펌핑부(20, 30, 40)는 음전압 감지부(10)에서 감지한 음전압(VBBW)의 레벨이 충분히 낮은 경우(절대값이 큰 경우)에는 펌핑동작을 중단하고, 음전압 감지부(10)에서 감지한 음전압(VBBW)의 레벨이 높은 경우(절대값이 작은 경우)에는 차지펌프부(40)에서 음전압(VBBW) 펌핑동작을 하게 된다.
도 2는 도 1의 음전압 감지부(10)의 상세 회로도이다.
도면은 보면, 트랜지스터 P01의 게이트에 접지전압(VSS) 트랜지스터 P02의 게이트에 음전압(VBBW)이 각각 인가된다. 트랜지스터 P01과 P02는 선형 영역(linear region)에서 동작하며, 저항 역할을 하여 고전위(VCORE)와 저전위(VSS)의 전압을 분배한다. 예를 들어 음전압(VBBW)이 높아서 (절대값이 작아서) 트랜지스터 P02의 저항이 커지게 되면 DET노드의 전위는 올라가게 되어 인버터 I03에서는 감지신호(bbweb)가 '로우'로 출력될 것이며, 음전압(VBBW)이 낮아서(절대값이 커서) 트랜지스터 P02의 저항이 작아지면 DET노드의 전위는 내려가고 인버터 I03에서는 감지신호(bbweb)가 '하이'로 출력될 것이다.
즉, 음전압 감지부(10)는 접지전압(VSS) 및 음전압(VBBW)을 각각 인가받는 트랜지스터 P01,P02의 전압분배에 의해서 음전압(VBBW)의 레벨을 감지한다.
도 3은 도 1의 오실레이터부(20)의 상세 회로도이다.
도면에 도시된 바와 같이, 오실레이터부(20)는 감지신호(bbweb)를 입력받는 노아게이트(21)와 인버터들(I04~09)로 구성된 링오실레이터(ring oscillator) 형태 구성될 수 있다.
노아게이트(21)에 감지신호(bbweb)가 '하이'로 입력되면 노아게이트(21)는 항상 '로우' 신호를 출력하며, 감지신호(bbweb)가 '로우'로 입력되면 노아게이트(21)는 인버터의 역할을 수행하여 링 형태로 연결된 인버터들(I04~09)에 의해서 일정한 주기를 가진 신호를 출력한다.
도 4는 도 1의 펌프제어부(30)의 상세 회로도이며, 도 5는 펌프제어부(30)의 동작 타이밍도이다.
도면에 도시된 바와 같이, 펌프제어부(30)는 낸드게이트들(31, 32) 및 다수의 인버터들(I10~19)을 구비하여 차지펌프부(40)를 제어할 제어신호들(p1, p2, g1, g2)를 출력한다. 제어신호 p1, p2는 차지펌프부(40)가 펌핑 동작을 하도록 하는 신호들이며, 제어신호 g1, g2는 일종의 프리차지 신호이다.
도 6은 도 1의 차지펌프부(40)의 상세 회로도이다.
차지펌프부(40)는 음전압(VBBW)를 생성하는 역할을 하며, 도면에 도시된 바와 같이, 제어신호들(p1, p2, g1, g2)을 자신의 소스와 드레인이 연결된 노드에 인가받아 캐패시터로 동작하는 PMOS트랜지스터들(41, 42, 43, 44)을 포함하여 구성된다.
그 동작을 간단히 설명하면, p1, p2신호들의 인가에 의해 음전압(VBBW)의 펌핑을 하게되고 g1, g2 신호들의 인가에 의해 a, b노드의 전위를 접지전압(VSS)으로 만든다.
메모리장치에서는 상술한 바와 같이 음전압 공급장치를 구성하여 음전 압(VBBW)을 만들고 이를 셀(Cell)트랜지스터를 오프시키는 전위, 즉 워드라인 디스에이블 전위로 사용하여 네가티브 워드라인 구동을 한다.
셀트랜지스터의 누설(leakage)전류는 온도가 높아질수록 많아지는 특성을 가지기 때문에, 고온(hot temp)에서는 음전압(VBBW)이 많이 낮아야 하지만 상온(room temp) 저온(low temp)으로 갈수록 음전압(VBBW)의 값이 많이 낮을 필요가 없다. 따라서 온도에 상관없이 일정한 음전압(VBBW)을 발생하는 종래의 음전압 공급장치를 사용할 경우 상온 저온에서 음전압(VBBW)의 펌핑에 쓸데없이 많은 전류를 소모하게 되는 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 온도에 따라 다른 레벨의 음전압(VBBW)을 발생하는 음전압 공급장치를 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명의 일실시예에 따른 음전압 공급장치는, 제1소자와 음전압에 응답하여 저항값이 달라지는 제2소자의 전압분배에 의해 음전압의 레벨을 감지해, 더 이상 상기 음전압의 펌핑이 필요 없음을 알리는 감지신호를 출력하며, 상기 제1소자와 상기 제2소자는 온도에 따라 저항값이 변하는 정도가 서로 다른 것을 특징으로 하는 음전압 감지부; 및 상기 감지신호에 응답하여 상기 음전압을 펌핑하는 음전압 펌핑부를 포함한다.
상기 음전압 감지부는, 온도가 높을수록 상기 감지신호가 인에이블 되는 음전압의 레벨이 낮아지는 것을 특징으로 할 수 있다.
또한, 본 발명의 다른 실시예에 따른 음전압 공급장치는, 음전압의 레벨을 감지해 상기 음전압의 레벨이 제1전압 이하임을 알리는 제1감지신호를 출력하는 제1음전압 감지부; 상기 음전압의 레벨을 감지해 상기 음전압의 레벨이 제2전압-상기 제1전압보다 낮은 전압임- 이하임을 알리는 제2감지신호를 출력하는 제2음전압 감지부; 상기 음전압의 레벨을 감지해 상기 음전압의 레벨이 온도에 따라 달라지는 제3전압 이하임을 알리는 제3감지신호를 출력하는 제3음전압 감지부; 상기 제1감지신호, 상기 제2감지신호 및 상기 제3감지신호를 논리 조합해, 상기 제1전압과 상기 제2전압 사이에서 상기 음전압의 레벨이 온도의존성을 가지도록 하는 제4감지신호를 출력하는 클램핑부; 및 상기 제4감지신호에 응답하여 상기 음전압을 펌핑하는 음전압 펌핑부를 포함한다.
상기 제3전압은 온도가 높을수록 낮아지는 것을 특징으로 할 수 있다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
본 발명의 일실시예에 따른 음전압 공급장치는 온도에 따라 감지신호가 출력되는 음전압의 레벨이 달라지는 음전압 감지부와 감지신호에 응답하여 음전압을 펌핑(pumping)하는 음전압 펌핑부를 포함한다. 즉, 도 1에 도시된 종래의 음전압 공 급장치와 그 블록도 면에서는 동일하다.
음전압을 펌핑하는 음전압 펌핑부는 본 발명에서 새로 변경된 부분이 아니다. 음전압 펌핑부는 음전압 감지부에서 출력되는 감지신호에 응답하여 음전압을 펌핑하거나 펌핑하지 아니하거나 하기만 하면, 본 발명에서 새로 변경된 음전압 감지부와 함께 실시될 수 있다. 음전압 펌핑부는 상기 조건을 만족하기만 하면 되고, 이미 종래기술에서 설명하였으므로 여기서는 그 상세한 설명을 생략하기로 한다.
도 7은 본 발명의 일실시예에 따른 음전압 공급장치의 음전압 감지부의 상세 도면이다.
도면에 도시된 바와 같이, 본 발명의 일실시예에 따른 음전압 공급장치의 음전압 감지부는, 온도에 따라 저항값이 변하는 정도가 서로 다른 제1소자(P02)와 제2소자(N01)를 이용하여 음전압의 레벨을 감지하며, 더 이상 음전압(VBBW)의 펌핑(pumping)이 필요 없음을 알리는 감지신호(bbweb)를 출력한다.
상세하게 제1소자(P02)는 풀업저항으로 제2소자(N01)는 풀다운저항으로 동작하며, 제1소자(P02)와 제2소자(N01)의 전압분배에 의해 감지신호(bbweb)를 생성해 낸다. 제1소자(P02)는 소스에 고전압(VCORE)을 게이트에 접지전압(VSS)을 인가받는 PMOS트랜지스터(P02)를 포함하여 실시될 수 있으며, 제2소자(N01)는 소스에 음전압(VBBW)을 게이트에 고전압(VCORE)을 인가받는 NMOS트랜지스터(N01)를 포함하여 실시될 수 있다. 제1소자(P02)와 제2소자(N01)는 서로 직렬로 연결, 즉 서로의 드레인이 접속되어 있다.
제1소자(P02)와 제2소자(N01)에 의한 전압분배(실시예에서는 고전압(VCORE) 과 음전압(VBBW) 사이에서 전압분배)에 의해 생성되는 감지신호(bbweb)는, 제1소자(P02)와 제2소자(N01)의 접속부(DET_T), 즉 드레인 단자(DET_T)의 전압을 인가받는 적어도 하나의 인버터(I20, 21, 22)를 통해 출력된다.
종래의 음전압 감지부에서는 전압분배를 위한 제1소자와 제2소자로 모두 동일한 소자, 즉 PMOS트랜지스터가 사용되었다. 따라서 온도에 따라 두 소자의 저항 변화율이 일정했고, 온도가 변하더라도 감지신호가 출력되는 음전압(VBBW)의 레벨은 일정할 수밖에 없었다.
본 발명에서는 제1소자(P02)와 제2소자(N01)로 온도에 따라 저항값이 변하는 정도가 서로 다른 PMOS트랜지스터(P02)와 NMOS트랜지스터(N01)를 사용한다. 일반적으로, PMOS트랜지스터(P02)의 경우 저온에서 그 특성이 NMOS(N01)에 비해 빨리 퇴화(degradation)하는 특성이 있는 등, 두 트랜지스터(P02, N01)의 동작영역에서의 저항값 변화의 크기는 온도에 따라 서로 다르다. 따라서, 온도에 따라 감지신호(bbweb)가 인에이블 되는 음전압(VBBW)의 레벨이 달라질 수 있다.
동작을 설명하면, PMOS트랜지스터(P02)는 게이트에 접지전압(VSS)을 인가받기 때문에 턴온 상태에서 일정한 저항값을 가지게 된다. NMOS트랜지스터(N01)는 게이트에 고전압(VCORE)을 소스에 음전압(VBBW)을 인가받기 때문에 역시 턴온 상태에서 일정한 저항값을 가지고 있게된다. NMOS트랜지스터(N01)의 소스에 인가되는 음전압(VBBW)의 레벨이 낮아질수록(절대값이 커질수록), NMOS트랜지스터(N01)의 Vgs값은 더 커지기 때문에, NMOS트랜지스터(N01)는 더 강하게 턴온되어 DET_T노드의 전위를 낮추고, 인버터(I22)에서는 감지신호(bbweb)가 '하이'로 출력되어, 음전압 펌핑부가 음전압(VBBW) 펌핑을 중단하게 된다.
온도가 변하는 경우를 보면, 상술한 바와 같이 PMOS트랜지스터(P02)와 NMOS트랜지스터(N01)는 온도에 따른 저항값의 변화 정도가 다르기 때문에, 고온에서는 저온일때보다 DET_T노드의 전위가 상대적으로 높아진다. 즉, 고온에서는 상온 저온일 때보다 음전압(VBBW)의 레벨이 더 낮아져야만 감지신호(bbweb)가 인에이블('하이') 된다. 반대로 저온에서는 고온일 때보다 음전압(VBBW)의 레벨이 상대적으로 더 높아도 감지신호(bbweb)가 인에이블 될 수 있다. 따라서 본 발명의 음전압 감지부를 사용하면, 고온에서는 더 낮은 음전압(VBBW)을(절대값은 더 크다) 펌핑하고, 저온에서는 더 높은 음전압(VBBW)을(절대값은 더 작다) 펌핑하는 것이 가능해진다.
참고로, PMOS트랜지스터(P02)의 벌크(bulk)전압으로는 고전압(VCORE), NMOS트랜지스터(N01)의 벌크전압으로는 음전압(VBBW)이 사용될 수 있으며, 인버터(I20)의 스위칭 레벨은 1/2VCORE정도가 되도록 두 트랜지스터(P02, N01)의 크기를 설정할 수 있다.
또한, 상기 실시예에서 고전압으로 VCORE를 도시한 것은 한가지 예시일 뿐이며, 설계에 따라 여러 가지의 전원이 사용될 수 있다. 상기 고전압은 온도에 따라 흔들리지 않는 안정적인 전압인 것이 바람직하다.
도 8은 본 발명의 다른 실시예에 따른 음전압 공급장치의 구성도이다.
도면에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 음전압 공급장치는 제1음전압 감지부(810); 제2음전압 감지부(820); 제3음전압 감지부(830); 클램핑부(840); 및 음전압 펌핑부(850)를 포함한다.
도 8 이하에서 설명할 본 발명의 다른 실시예에 따른 음전압 공급장치는 상술한 일실시예에 따른 음전압 공급장치처럼 온도에 따라 다른 레벨의 음전압(VBBW)을 공급하지만, 그 음전압(VBBW)의 최고레벨과 최저레벨이 제한되어 있는 경우의 실시예이다. 즉, 온도에 따라 너무 높은 레벨의 음전압(VBBW)이 생성된다든지, 너무 낮은 레벨의 음전압(VBBW)이 생성되는 것을 막아서, 음전압 공급장치 및 이를 사용하는 반도체장치가 안정적으로 동작할 수 있게 하기 위한 것이다.
제1음전압 감지부(810)는 음전압(VBBW)의 레벨을 감지해 음전압(VBBW)이 제1전압 이하일 때 인에이블 되는 제1감지신호(bbweb_1)를 출력한다. 즉, 음전압(VBBW)의 최고레벨이 되는 제1전압보다 음전압(VBBW)이 높을 때는 제1감지신호(bbweb_1)를 디스에이블, 낮은 때에는 제1감지신호(bbweb_1)를 인에이블 시킨다.
제2음전압 감지부(820)는 음전압(VBBW)의 레벨을 감지해 음전압(VBBW)이 제2전압 이하일 때 인에이블 되는 제2감지신호(bbweb_2)를 출력한다. 즉, 음전압(VBBW)의 최저레벨이 되는 제2전압보다 음전압(VBBW)이 높을 때는 제2감지신호(bbweb_2)를 디스에이블, 낮을 때에는 제2감지신호(bbweb_2)를 인에이블 시킨다.
제3음전압 감지부(830)는 음전압(VBBW)의 레벨을 감지해 음전압(VBBW)의 레벨이 온도에 따라 달라지는 제3전압 이하임을 알리는 제3감지신호(bbweb_3)를 출력한다. 즉, 음전압(VBBW)을 감지하는 레벨이 온도에 따라 변한다. 따라서, 상술한 도 7의 음전압 감지부가 그대로 이용될 수 있다.
클램핑부(840)는 제1감지신호(bbweb_1), 제2감지신호(bbweb_2), 제3감지신호(bbweb_3)를 논리 조합해 제1전압과 제2전압 사이에서 음전압(VBBW)의 레벨이 온 도의존성을 가지도록 하는 제4감지신호(bbewb_4)를 출력한다. 클램핑부(840)에 대한 상세한 설명은 도 10과 함께 후술하기로 한다.
음전압 펌핑부(850)는 제4감지신호(bbweb_4)에 응답하여 음전압(VBBW)을 펌핑하거나 음전압(VBBW)을 펌핑하지 않는 역할을 한다. 종래의 음전압 펌핑부는 감지신호(bbweb)에 따라 음전압(VBBW)을 펌핑하지만, 도 8의 음전압 펌핑부는 제4감지신호(bbweb_4)에 따라 음전압(VBBW)을 펌핑한다. 이를 제외하고는 그 구성 및 역할은 종래의 음전압 펌핑부와 동일하기 때문에 여기서는 그 상세한 설명을 생략하기로 한다.
도 9의 (a),(b),(c) 는 도 8의 제1음전압 감지부(810), 제2음전압 감지부(820), 제3음전압 감지부(830)의 일실시예 도면이다.
도면을 참조하면, (a)에 도시된 제1음전압 감지부(810)와 (b)에 도시된 제2음전압 감지부(820)는, 도 2에 도시한 종래의 음전압 감지부와 동일하게 구성된 것을 확인할 수 있다. 따라서 종래의 음전압 감지부와 그 작동원리는 동일하다.
하지만, (a)에 도시된 제1음전압 감지부(810)는 음전압(VBBW)의 레벨이 제1전압(음전압의 범위를 제한하기 위한 최고전압)보다 낮을 때 제1감지신호(bbweb_1)를 인에이블 시키도록 트랜지스터들(P03, P04)의 사이즈가 조절되었고, (b)에 도시된 제2음전압 감지부(820)는 음전압(VBBW)의 레벨이 제2전압(음전압의 범위를 제한하기 위한 최저전압)보다 낮을 때 제2감지신호(bbweb_2)를 인에이블 시키도록 트랜지스터들(P05, P06)의 사이즈가 조절되었다.(감지 레벨이 서로 다르다.)
(c)에 도시된 제3음전압 감지부(830)는 도 7에 도시된 음전압 감지부와 동일 한 구성에 동일한 동작을 한다. 다만, 여기서 출력되는 신호를 제3감지신호(bbweb_3)라고 하였으므로, 이를 도면에 bbweb_3이라고 도시한 점만이 다르다.
(a), (b), (c)의 동작에 대한 설명은 종래기술 및 도 7에 관한 설명과 동일하므로 여기서는 생략하기로 한다.
도 10은 도 8의 클램핑부(850)의 일실시예 구성도이다.
상술한 바와 같이, 클램핑부(850)는 제1, 제2, 제3감지신호(bbweb_1, bbweb_2, bbweb_3)를 논리 조합해 제1전압과 제2전압 사이에서 음전압(VBBW)의 레벨이 온도의존성을 가지도록 하는 제4감지신호(bbweb_4)를 출력한다.
상세하게, 제4감지신호(bbweb_4)는 제3감지신호(bbweb_3)와 동일한 논리 레벨을 갖는 것을 기본으로 한다. 하지만 제4감지신호(bbweb_4)는 제1감지신호(bbweb_1)가 디스에이블 되면(음전압의 레벨이 최고점인 제1전압보다 높아지면) 무조건 디스에이블 되고(음전압 펌핑함), 제2감지신호(bbweb_2)가 인에이블 되면(음전압의 레벨이 최저점인 제2전압보다 낮아지면) 무조건 인에이블 된다.(음전압 펌핑안함)
도면에 도시된 바와 같이, 클램핑부(850)는, 제2감지신호(bbweb_2)와 제3감지신호(bbweb_3)를 논리 조합하는 제1노아게이트(1001); 및 제1감지신호(bbweb_1)를 인버터(I32)에 의해 반전한 신호와 제1노아게이트(1001)의 출력을 논리 조합하여 제4감지신호(bbweb_4)를 출력하는 제2노아게이트(1002)를 포함하여 구성될 수 있다.
동작을 보면, 제1감지신호(bbweb_1)가 디스에이블 되어 '로우'로 인버 터(I32)에 입력되면, 제2노아게이트(1002)에 '하이'가 입력되어 제4감지신호(bbweb_4)는 '로우'로 디스에이블 되어 출력된다.
제2감지신호(bbweb_2)가 인에이블 되어 '하이'일 때는 제1감지신호(bbweb_1)도 인에이블 되어 '하이'가 된다.(제2감지신호를 인에이블 시키는 음전압의 레벨이 제1감지신호를 인에이블 시키는 음전압의 레벨보다 낮기 때문에 당연하다.) 따라서 제2노아게이트(1002)에서는 제4감지신호(bbweb_4)가 '하이'로 인에이블 되어 출력된다.
음전압(VBBW)의 레벨이 제1전압과 제2전압 사이인 경우에는 제1감지신호(bbweb_1)는 '하이' , 제2감지신호(bbweb_2)는 '로우'가 된다. 따라서 제2노아게이트(1002)에서 출력되는 제4감지신호(bbweb_4)의 논리레벨은 제3감지신호(bbweb_3)의 논리레벨과 같게 된다. 따라서 이때는 온도에 따라 변하는 레벨의 음전압(VBBW)을 펌핑하게 된다.
도 11은 도 8의 음전압 공급장치가 생성하는 음전압(VBBW)의 레벨을 온도에 따라 도시한 그래프이다.
제1전압의 레벨을 -0.3V, 제2전압의 레벨을 -0.8V로 설정한 경우를 도시하고 있다.
도면을 참조하면, 음전압 공급장치는 온도가 높아질수록 낮은 레벨의 음전압(VBBW)을 생성하지만 그 최고값 및 최저값은 제1전압(-0.3V)과 제2전압(-0.8V)으로 제한되어 있는 것을 확인할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으 나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.
상술한 본 발명에 따른 음전압 공급장치는 고온에서는 낮은 레벨의 음전압을 공급하고 저온에서는 높은 레벨의 음전압을 공급하는 것이 가능하다.
따라서, 메모리장치에 적용될 경우 고온에서는 충분히 낮은 레벨의 음전압을 공급하여 셀트랜지스터의 누설전류를 막고, 저온에서는 고온보다는 높은 레벨의 음전압을 공급하여 쓸모없는 전류 소모를 막을 수 있다는 장점이 있다.
또한, 음전압을 필요로 하며 필요로 하는 음전압의 레벨이 온도에 따라 변하는 시스템에 적용될 경우에도 그 시스템 전체의 전류 소모를 줄일 수 있다는 장점이 있다.
또한, 도 8에 도시된 바와 같이 실시될 경우에는 온도에 따라 다른 레벨의 음전압을 공급하면서도 공급되는 음전압의 최고값과 최저값을 제한하여, 음전압 공급장치가 사용되는 시스템이 안정적으로 동작하게 할 수 있다는 장점이 있다.

Claims (15)

  1. 제1소자와 음전압에 응답하여 저항값이 달라지는 제2소자의 전압분배에 의해 음전압의 레벨을 감지해, 더 이상 상기 음전압의 펌핑이 필요 없음을 알리는 감지신호를 출력하며, 상기 제1소자와 상기 제2소자는 온도에 따라 저항값이 변하는 정도가 서로 다른 것을 특징으로 하는 음전압 감지부; 및
    상기 감지신호에 응답하여 상기 음전압을 펌핑하는 음전압 펌핑부
    를 포함하는 음전압 공급장치.
  2. 제 1항에 있어서,
    상기 음전압 감지부는,
    온도가 높을수록 상기 감지신호가 인에이블 되는 음전압의 레벨이 낮아지는 것을 특징으로 하는 음전압 공급장치.
  3. 제 1항에 있어서,
    상기 음전압 감지부는,
    상기 제1소자는 풀업저항으로 상기 제2소자는 풀다운저항으로 동작하는 것을 특징으로 하는 음전압 공급장치.
  4. 제 3항에 있어서,
    상기 제1소자는 소스에 고전압을 게이트에 접지전압을 인가받는 PMOS트랜지스터를 포함하며,
    상기 제2소자는 소스에 음전압을 게이트에 고전압을 인가받는 NMOS트랜지스터를 포함하며,
    상기 PMOS트랜지스터와 상기 NMOS트랜지스터는 드레인이 서로 접속되어 있는 것을 특징으로 하는 음전압 공급장치.
  5. 제 4항에 있어서,
    상기 음전압 감지부는,
    상기 드레인 단자의 전압을 입력받는 적어도 하나의 인버터를 통해 상기 감지신호를 출력하는 것을 특징으로 하는 음전압 공급장치.
  6. 제 1항 내지 5항 중 어느 한 항에 있어서,
    상기 음전압 펌핑부는,
    상기 감지신호에 응답하여 주기적인 신호를 출력하는 오실레이터부;
    상기 오실레이터부의 출력신호에 응답하여 펌프 제어신호들을 출력하는 펌프 제어부; 및
    상기 펌프 제어신호들에 응답하여 상기 음전압을 펌핑하는 차지펌프부
    를 포함하는 것을 특징으로 하는 음전압 공급장치.
  7. 음전압의 레벨을 감지해 상기 음전압의 레벨이 제1전압 이하임을 알리는 제1감지신호를 출력하는 제1음전압 감지부;
    상기 음전압의 레벨을 감지해 상기 음전압의 레벨이 제2전압-상기 제1전압보다 낮은 전압임- 이하임을 알리는 제2감지신호를 출력하는 제2음전압 감지부;
    상기 음전압의 레벨을 감지해 상기 음전압의 레벨이 온도에 따라 달라지는 제3전압 이하임을 알리는 제3감지신호를 출력하는 제3음전압 감지부;
    상기 제1감지신호, 상기 제2감지신호 및 상기 제3감지신호를 논리 조합해, 상기 제1전압과 상기 제2전압 사이에서 상기 음전압의 레벨이 온도의존성을 가지도록 하는 제4감지신호를 출력하는 클램핑부; 및
    상기 제4감지신호에 응답하여 상기 음전압을 펌핑하는 음전압 펌핑부
    를 포함하는 음전압 공급장치.
  8. 제 7항에 있어서,
    상기 제3전압은,
    온도가 높을수록 낮아지는 것을 특징으로 하는 음전압 공급장치.
  9. 제 7항에 있어서,
    상기 제3음전압 감지부는,
    온도에 따라 저항값이 변하는 정도가 서로 다른 제1소자와 제2소자를 이용하여 음전압의 레벨을 감지하는 것을 특징으로 하는 음전압 공급장치.
  10. 제 9항에 있어서,
    상기 제3음전압 감지부는,
    상기 제1소자는 풀업저항으로 상기 제2소자는 풀다운저항으로 동작하며, 상기 제1소자와 상기 제2소자의 전압분배에 의해 상기 제3감지신호를 생성해 내는 것을 특징으로 하는 음전압 공급장치.
  11. 제 10항에 있어서,
    상기 제1소자는 소스에 고전압을 게이트에 접지전압을 인가받는 PMOS트랜지스터를 포함하며,
    상기 제2소자는 소스에 음전압을 게이트에 고전압을 인가받는 NMOS트랜지스 터를 포함하며,
    상기 PMOS트랜지스터와 상기 NMOS트랜지스터는 드레인이 서로 접속되어 있는 것을 특징으로 하는 음전압 공급장치.
  12. 제 11항에 있어서,
    상기 제3음전압 감지부는,
    상기 드레인 단자의 전압을 입력받는 적어도 하나의 인버터를 통해 상기 제3감지신호를 출력하는 것을 특징으로 하는 음전압 공급장치
  13. 제 7항에 있어서,
    상기 클램핑부는,
    상기 제4감지신호가 상기 제3감지신호와 동일한 논리 레벨을 갖지만, 상기 제1감지신호가 디스에이블 되면 무조건 상기 제4감지신호가 디스에이블 되게, 상기 제2감지신호가 인에이블 되면 무조건 상기 제4감지신호가 인에이블 되게 하는 것을 특징으로 하는 음전압 공급장치.
  14. 제 13항에 있어서,
    상기 클램핑부는,
    상기 제2감지신호와 상기 제3감지신호를 논리 조합하는 제1노아게이트; 및
    상기 제1감지신호를 반전한 신호와 상기 제1노아게이트의 출력을 논리 조합하여 제4감지신호를 출력하는 제2노아게이트
    를 포함하는 것을 특징으로 하는 음전압 공급장치.
  15. 제 7항 내지 14항 중 어느 한 항에 있어서,
    상기 음전압 펌핑부는,
    상기 제4감지신호에 응답하여 주기적인 신호를 출력하는 오실레이터부;
    상기 오실레이터부의 출력신호에 응답하여 펌프 제어신호들을 출력하는 펌프제어부; 및
    상기 펌프 제어신호들에 응답하여 상기 음전압을 펌핑하는 차지펌프부
    를 포함하는 것을 특징으로 하는 음전압 공급장치.
KR1020070020726A 2007-02-03 2007-03-02 온도에 의존적인 음전압을 공급하는 공급장치. KR100856061B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020070020726A KR100856061B1 (ko) 2007-03-02 2007-03-02 온도에 의존적인 음전압을 공급하는 공급장치.
US12/000,232 US20080186080A1 (en) 2007-02-03 2007-12-11 Device for supplying temperature dependent negative voltage
US12/727,018 US7990206B2 (en) 2007-02-03 2010-03-18 Device for supplying temperature dependent negative voltage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070020726A KR100856061B1 (ko) 2007-03-02 2007-03-02 온도에 의존적인 음전압을 공급하는 공급장치.

Publications (1)

Publication Number Publication Date
KR100856061B1 true KR100856061B1 (ko) 2008-09-02

Family

ID=39675638

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070020726A KR100856061B1 (ko) 2007-02-03 2007-03-02 온도에 의존적인 음전압을 공급하는 공급장치.

Country Status (2)

Country Link
US (2) US20080186080A1 (ko)
KR (1) KR100856061B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101131945B1 (ko) * 2010-07-07 2012-03-29 주식회사 하이닉스반도체 비휘발성 메모리 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060028094A (ko) * 2004-09-24 2006-03-29 주식회사 하이닉스반도체 온도 보상 셀프 리프레쉬 회로
KR20060040393A (ko) * 2004-11-05 2006-05-10 주식회사 하이닉스반도체 반도체 장치의 펌핑 회로

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0158478B1 (ko) * 1994-12-21 1999-02-01 김광호 반도체 메모리장치의 기판전압 조절회로
US5629646A (en) * 1995-03-21 1997-05-13 Texas Instruments Incorporated Apparatus and method for power reduction in dRAM units
JP3031313B2 (ja) * 1997-09-11 2000-04-10 日本電気株式会社 半導体回路
JP2002056678A (ja) * 2000-08-14 2002-02-22 Mitsubishi Electric Corp 基板バイアス電圧発生回路
JP4498633B2 (ja) * 2001-04-06 2010-07-07 富士通マイクロエレクトロニクス株式会社 オシレータ回路、及び内部電源生成回路
US7336121B2 (en) * 2001-05-04 2008-02-26 Samsung Electronics Co., Ltd. Negative voltage generator for a semiconductor memory device
KR100568587B1 (ko) * 2003-11-24 2006-04-07 삼성전자주식회사 승압전압 안정화장치 및 방법, 이를 갖는 승압전압생성장치 및 방법
KR100733407B1 (ko) * 2005-06-30 2007-06-29 주식회사 하이닉스반도체 반도체 메모리 소자의 벌크 바이어스 전압 레벨 검출기
US8098089B2 (en) * 2006-07-28 2012-01-17 Stmicroelectronics S.R.L. Voltage booster

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060028094A (ko) * 2004-09-24 2006-03-29 주식회사 하이닉스반도체 온도 보상 셀프 리프레쉬 회로
KR20060040393A (ko) * 2004-11-05 2006-05-10 주식회사 하이닉스반도체 반도체 장치의 펌핑 회로

Also Published As

Publication number Publication date
US20080186080A1 (en) 2008-08-07
US20100188139A1 (en) 2010-07-29
US7990206B2 (en) 2011-08-02

Similar Documents

Publication Publication Date Title
KR100577560B1 (ko) 온도감지 데이터에 응답하는 내부회로를 갖는 반도체메모리장치
US7474142B2 (en) Internal voltage generating circuit
US8390265B2 (en) Circuit for generating reference voltage of semiconductor memory apparatus
KR20100066479A (ko) 고전압 메모리 교란을 방지하기 위한 방법 및 회로
US20100073078A1 (en) Internal voltage generating circuit
US8896366B2 (en) Internal voltage generation circuit of semiconductor device and method for operating the same
US20120153986A1 (en) Semiconductor device and method for operating the same
KR100757919B1 (ko) 반도체 메모리 장치의 내부 전압 생성 회로 및 방법
JP2009071792A (ja) 集積回路装置の短絡電荷共有技術
KR100856061B1 (ko) 온도에 의존적인 음전압을 공급하는 공급장치.
KR100550637B1 (ko) 저전압 감지기를 내장한 고전압 검출기
US20030122590A1 (en) Low voltage detector
US20130113443A1 (en) Semiconductor device
KR100784909B1 (ko) 반도체 메모리 장치의 내부 전압 생성 회로
US7656222B2 (en) Internal voltage generator
KR100941631B1 (ko) 반도체장치의 고전압제어회로
JP4895867B2 (ja) 内部電圧発生回路
KR100771870B1 (ko) 반도체 메모리장치의 승압전압 검출회로 및 이를 제어하는방법
KR20100026728A (ko) 내부전압 생성회로
KR100728903B1 (ko) 반도체 메모리 장치의 내부 전압 제어 회로
KR100316053B1 (ko) 고전위 발생장치의 Ｖｐｐ 레벨 감지기
KR100818098B1 (ko) 반도체 메모리 소자의 내부전원발생회로
KR101003129B1 (ko) 반도체 메모리 장치의 내부 전압 생성 회로
KR20040095893A (ko) 반도체 메모리의 고전압 발생장치
KR19990006009A (ko) 반도체 메모리 소자의 파워업 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110726

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20120720

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee